CN109032856B - 执行外部环回测试的串行通信接口电路以及电子器件 - Google Patents

执行外部环回测试的串行通信接口电路以及电子器件 Download PDF

Info

Publication number
CN109032856B
CN109032856B CN201810132565.3A CN201810132565A CN109032856B CN 109032856 B CN109032856 B CN 109032856B CN 201810132565 A CN201810132565 A CN 201810132565A CN 109032856 B CN109032856 B CN 109032856B
Authority
CN
China
Prior art keywords
communication interface
circuit
interface circuit
serial
serial communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810132565.3A
Other languages
English (en)
Other versions
CN109032856A (zh
Inventor
金成夏
田正勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sungkyunkwan University School Industry Cooperation
Samsung Electronics Co Ltd
Original Assignee
Sungkyunkwan University School Industry Cooperation
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sungkyunkwan University School Industry Cooperation, Samsung Electronics Co Ltd filed Critical Sungkyunkwan University School Industry Cooperation
Publication of CN109032856A publication Critical patent/CN109032856A/zh
Application granted granted Critical
Publication of CN109032856B publication Critical patent/CN109032856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供执行外部环回测试的串行通信接口电路以及电子器件。一种串行通信接口电路包括：被配置为将第一并行数据转换为第一串行数据并通过输出端口发送所述第一串行数据的发送器；被配置为通过输入端口接收第二串行数据并将所述第二串行数据转换为第二并行数据的接收器；被配置为生成至少一个测试控制信号的测试控制器；以及嵌入式外部环回电路，被配置为在测试模式下响应于所述至少一个测试控制信号，在所述输出端口和所述输入端口之间形成外部环回路径，以接收所述第一串行数据并根据至少一个信道模型输出所述第二串行数据。

Description

执行外部环回测试的串行通信接口电路以及电子器件
相关申请的交叉引用
本申请要求2017年6月8日在韩国知识产权局提交的韩国专利申请第10-2017-071728号的优先权，该韩国专利申请公开的内容通过引用被全部并入本文。
技术领域
本发明涉及串行通信接口，更具体地，涉及测试串行通信接口电路的器件和方法。
背景技术
对具有数据发送和数据接收功能的器件的串行通信接口电路的测试可以包括没有通过模拟信号路径的测试的内部环回测试和通过模拟信号路径的外部环回测试。随着串行通信接口的通信速度的增加，对串行通信接口的测试可能不覆盖串行通信接口的最大通信速度。
发明内容
本发明构思提供了一种测试高速串行通信接口电路的器件和方法，改善了对串行通信接口的覆盖范围。
根据本发明构思的一个方面，提供了一种串行通信接口电路，所述串行通信接口电路包括：发送器，所述发送器被配置为将第一并行数据转换为第一串行数据并通过输出端口发送所述第一串行数据；接收器，所述接收器被配置为通过输入端口接收第二串行数据并将所述第二串行数据转换为第二并行数据；测试控制器，所述测试控制器被配置为生成至少一个测试控制信号；和嵌入式外部环回电路，所述嵌入式外部环回电路被配置为在测试模式下响应于所述至少一个测试控制信号，在所述输出端口和所述输入端口之间形成外部环回路径，以接收所述第一串行数据并根据至少一个信道模型输出所述第二串行数据。
根据本发明构思的一个方面，提供了一种电子器件，所述电子器件包括至少一个串行通信接口电路和控制器，所述控制器被配置为向所述至少一个串行通信接口电路提供测试设置信号，以便根据所述至少一个串行通信接口电路的串行通信要求测试所述至少一个串行通信接口电路，其中，所述至少一个串行通信接口电路包括：输出端口，所述输出端口被配置为输出第一串行数据；输入端口，所述输入端口被配置为接收第二串行数据；测试控制器，所述测试控制器被配置为响应于所述测试设置信号生成至少一个测试控制信号；和嵌入式外部环回电路，所述嵌入式外部环回电路被配置为在测试模式下响应于所述至少一个测试控制信号，在所述输出端口和所述输入端口之间形成外部环回路径，以接收所述第一串行数据并根据至少一个信道模型输出所述第二串行数据。
根据本发明构思的另一个方面，提供了一种串行通信接口电路，所述串行通信接口电路包括：数字电路区域，所述数字电路区域被配置为在所述串行通信接口电路的测试模式下输出至少一个测试控制信号；和模拟电路区域，所述模拟电路区域包括发送第一串行数据的输出端口、接收第二串行数据的输入端口以及在所述输出端口和所述输入端口之间连接的嵌入式外部环回电路，其中，所述嵌入式外部环回电路在所述测试模式下基于所述至少一个测试控制信号，接收所述第一串行数据，并且输出从所述第一串行数据的信号衰减的信号作为所述第二串行数据。
附图说明
通过以下结合附图进行的详细描述，本发明构思的示例性实施例将被更清楚地理解，在附图中：
图1示出了根据示例性实施例的串行通信接口电路；
图2是根据比较例的用于通过测试器件执行外部环回测试的串行通信接口电路的框图；
图3是根据示例性实施例的图1中的嵌入式外部环回电路的示例性框图；
图4是示出了根据示例性实施例的图1的串行通信接口电路在测试模式下执行外部环回测试的操作的流程图；
图5示出了根据示例性实施例的具有差分输出端口和差分输入端口的串行通信接口电路；
图6是根据示例性实施例的图5中的嵌入式外部环回电路的示例性框图；
图7示出了根据示例性实施例的由测试控制信号控制图6的嵌入式外部环回电路的具体操作；
图8A和图8B示出了根据示例性实施例，通过第一差分信号从发送器输出的第一串行数据被提供给嵌入式外部环回电路，并且被转换为第二串行数据，然后通过第二差分信号输入到接收器；
图9A和图9B分别示出了根据示例性实施例的图6和图7中的第一隔离开关和第二隔离开关的结构；
图10A到图10B示出了根据示例性实施例的图7中的信道模型电路的示例性结构；
图11A和图11B示出了根据示例性实施例的图7中的信道模型电路的示例性结构；
图12示出了根据示例性实施例的串行通信接口电路；
图13示出了根据示例性实施例的串行通信接口电路；
图14是根据实施例的图13中的模拟块的示例性框图；
图15A和图15B示出了根据示例性实施例的包括串行通信接口电路的电子器件；
图16示出了根据示例性实施例的包括串行通信接口电路的电子器件；以及
图17是示出了根据示例性实施例的包括串行通信接口电路的系统的示例性框图。
具体实施方式
图1示出了根据示例性实施例的串行通信接口电路10。图2是根据比较例的用于通过测试器件500执行外部环回测试的串行通信接口电路10’的框图。串行通信接口作为以一连串的比特流发送和接收数据的接口，可以是用于以高速发送和接收数据的高速串行接口(HSSI)，例如，PCI Express(PCIe)、串行ATA(SATA)、通用闪存(UFS)等等。
参见图1，串行通信接口电路10可以包括发送器200、接收器400、嵌入式外部环回电路600和测试控制器800。串行通信接口电路10可以包括数字块20。数字块20可以包括测试控制器800。数字块20可以向发送器200发送并行数据格式的第一并行数据P_DAT1，并从接收器400接收并行数据格式的第二并行数据P_DAT2。
发送器200可以从数字块20接收第一并行数据P_DAT1，将第一并行数据P_DAT1转换为串行数据格式的第一串行数据S_DAT1，并且通过输出端口TX_PORT发送第一串行数据S_DAT1。接收器400可以通过输入接口RX_PORT接收串行数据格式的第二串行数据S_DAT2，并且将第二串行数据S_DAT2转换为第二并行数据P_DAT2。
串行通信接口电路10可以工作在各种模式，包括正常模式和测试模式。在正常模式，串行通信接口电路10可以执行正常的串行通信操作。在正常模式，第一并行数据P_DAT1和第一串行数据S_DAT1可以被称为发送正常模式数据，并且第二并行数据P_DAT2和第二串行数据S_DAT2可以被称为接收正常模式数据。测试模式可以是用于测试串行通信接口电路10的模式。串行通信接口电路10可以在芯片电特性拣选(electrical die sorting(EDS))步骤被设置为测试模式，并且即使在完成封装后也可以被设置为测试模式。在测试模式，串行通信接口电路10可以形成不包括发送器200和接收器400的外面(即模拟信号路径)的内部环回路径，也可以形成包括发送器200和接收器400的外面(即模拟信号路径)的外部环回路径。
参考图2，通过串行通信接口电路10’的输出端口TX_PORT’输出的信号可以通过在串行通信接口电路10’外面的测试器件500发送，并且可以输入到串行通信接口电路10’的输入端口RX_PORT’。通过该路径，可以对串行通信接口电路10’执行测试。
如图2所示，引脚电容器C_PIN可能存在于串行通信接口电路10’的输出端口TX_PORT’与外部电路连接的引脚部分。尽管没有在图2中示出，串行通信接口电路10’的输入端口RX_PORT’在与外部电路连接的引脚部分也可能具有引脚电容器。引脚电容器C_PIN可能使在测试过程中传送的信号失真，这可能使得难以在串行通信接口电路10’上进行全速测试。因此，测试覆盖范围较小的问题可能发生。
参考图1，根据示例性实施例的串行通信接口电路10可以包括形成外部环回路径的嵌入式外部环回电路600。嵌入式外部环回电路600可以在发送器200的输出端口TX_PORT和接收器400的输入端口RX_PORT之间以形成外部环回路径。嵌入式外部环回电路600可以基于至少一个测试控制信号EL_CTRL被设置为测试模式或者正常模式，可以在测试模式下形成输出端口TX_PORT和输入端口RX_PORT之间的电信号路径，并且可以在正常模式下阻断输出端口TX_PORT和输入端口RX_PORT之间的电信号路径。而且，在测试模式下，嵌入式外部环回电路600可以基于至少一个测试控制信号EL_CTRL向外部环回路径提供各种信道模型，如下所述。
在测试模式下，测试控制器800可以响应于从串行通信接口电路10的外面接收的测试设置信号TST_SETUP，生成至少一个测试控制信号EL_CTRL，并且可以向嵌入式外部环回电路600传送该至少一个测试控制信号EL_CTRL。测试设置信号TST_SETUP可以控制测试控制器800，使得可以根据要求的串行通信接口电路10的串行通信要求进行合适的测试。测试控制器800可以将指示在测试模式的测试结果的最终结果信号RESULT输出到串行通信接口电路10的外面。
发送器200、接收器400、测试控制器800和嵌入式外部环回电路600可以包含在单芯片中。
图3是根据示例性实施例的图1中的嵌入式外部环回电路600的示例性框图。如参考图1描述的，嵌入式外部环回电路600可以在发送器200的输出端口TX_PORT和接收器400的输入端口RX_PORT之间接收发送器200的第一串行数据S_DAT1，并且可以输出第二串行数据S_DAT2。
参考图3，嵌入式外部环回电路600可以包括第一隔离开关620、第二隔离开关640和信道模型电路660。可以基于输入到嵌入式外部环回电路600的至少一个测试控制信号EL_CTRL控制第一隔离开关620、第二隔离开关640和信道模型电路660。这将在下面参考图7被详细描述。
第一隔离开关620可以耦合到输出端口TX_PORT，并且可以在测试模式接通。第二隔离开关640可以耦合到输入端口RX_PORT，并且可以在测试模式接通。在测试模式，信道模型电路660可以提供外部环回路径的信道模型。具体地，信道模型电路660可以基于至少一个测试控制信号EL_CTRL提供多个信道模型中的一个。这将在下面参考图10A到图11B被详细描述。
图4是示出了根据示例性实施例的图1的串行通信接口电路10在测试模式执行外部环回测试的操作的流程图。如图4所示，执行外部环回测试的操作可以包括：步骤S110，生成第一并行数据P_DAT1，例如，数字块20为环回测试生成第一并行数据P_DAT1；步骤S120，将第一并行数据P_DAT1转换为第一串行数据S_DAT1，例如，发送器200将第一并行数据P_DAT1转换为第一串行数据S_DAT1；步骤S130，设置嵌入式外部环回电路600，例如，测试控制器800基于测试控制信号EL_CTRL设置嵌入式外部环回电路600；步骤S140，将第一串行数据S_DAT1转换为第二串行数据S_DAT2，例如，通过嵌入式外部环回电路600将第一串行数据S_DAT1转换为第二串行数据S_DAT2；步骤S150，将第二串行数据S_DAT2转换为第二并行数据P_DAT2，例如，接收器400将第二串行数据S_DAT2转换为第二并行数据P_DAT2；以及步骤S160，比较第一并行数据P_DAT1和第二并行数据P_DAT2，例如，数字块20比较第一并行数据P_DAT1和第二并行数据P_DAT2。
在图4所示的示例性实施例中，设置嵌入式外部环回电路600的步骤S130可以先于将第一并行数据P_DAT1转换为第一串行数据S_DAT1的步骤S120和/或生成第一并行数据P_DAT1的步骤S110。
图5示出了根据示例性实施例的具有差分输出端口TXP、TXN以及差分输入端口RXP、RXN的串行通信接口电路10。
类似于图1，串行通信接口电路10可包括发送器200、接收器400、嵌入式外部环回电路600和测试控制器800。与图1不同的是，发送器200可以输出差分信号，接收器400可以接收差分信号。换言之，由发送器200发送的第一串行数据S_DAT1可以是作为第一差分信号DSIG1_P和DSIG1_N发送的串行数据，以及由接收器400接收的第二串行数据S_DAT2可以是作为第二差分信号DSIG2_P和DSIG2_N接收的串行数据。为此，发送器200的输出端口TX_PORT可以是差分输出端口TXP、TXN，接收器400的输入端口RX_PORT可以是差分输入端口RXP、RXN。将省略与图1的描述重复的图5的描述。
通过发送器200的差分输出端口TXP和TXN输出的第一差分信号DSIG1_P和DSIG1_N可以是彼此互补的。通过接收器400的差分输入端口RXP和RXN输入的第二差分信号DSIG2_和DSIG2_N可以是彼此互补的。
图6是根据示例性实施例的图5中的嵌入式外部环回电路600的示例性框图。类似于图3，嵌入式外部环回电路600可以包括第一隔离开关620、第二隔离开关640和信道模型电路660。与图3不同的是，由发送器200发送的第一串行数据S_DAT1可以是作为第一差分信号DSIG1_P和DSIG1_N发送的串行数据，以及由接收器400接收的第二串行数据S_DAT2可以是作为第二差分信号DSIG2_P和DSIG2_N接收的串行数据。为此，发送器200的输出端口TX_PORT可以是差分输出端口TXP、TXN，以及接收器400的输入端口RX_PORT可以是差分输入端口RXP、RXN。图6的嵌入式外部环回电路600可以形成包括在差分信号的两条信号线上具有对称结构的信道模型的外部环回路径。
图7示出了根据示例性实施例的由测试控制信号EL_CTRL控制图6的嵌入式外部环回电路600的具体操作。如参考图3和图6所描述的，嵌入式外部环回电路600中的第一隔离开关620、第二隔离开关640和信道模型电路660可以被输入至嵌入式外部环回电路600的至少一个测试控制信号EL_CTRL控制。如图7所示，测试控制信号EL_CTRL可以包括第一开关切换信号SW_TOG1、第二开关切换信号SW_TOG2和信道模型控制信号CM_CTRL。
具体地，在测试模式下，第一开关切换信号SW_TOG1可以通过接通第一隔离开关620将信道模型电路660连接到差分输出端口TXP和TXN，以及在正常模式下，第一开关切换信号SW_TOG1可以通过断开第一隔离开关620解除在信道模型电路660与差分输出端口TXP和TXN之间的连接。
类似地，在测试模式下，第二开关切换信号SW_TOG2可以通过接通第二隔离开关640将信道模型电路660连接到差分输入端口RXP和RXN，以及在正常模式下，第二开关切换信号SW_TOG2可以通过断开第二隔离开关640解除在信道模型电路660与差分输入端口RXP和RXN之间的连接。
如参考图3所述，在测试模式下，信道模型电路660可以提供外部环回路径的信道模型。具体地，信道模型电路660可以基于信道模型控制信号CM_CTRL提供多个信道模型中的一个。这将在下面参考附图10A至图11B被详细描述。
图8A和图8B示出了根据示例性实施例，作为第一差分信号DSIG1_P和DSIG1_N从发送器200输出的第一串行数据S_DAT1被提供给嵌入式外部环回电路600，并被转换为作为第二差分信号DSIG2_P和DSIG2_N输入到接收器400的第二串行数据S_DAT2。
为了通过外部环回路径测试串行通信接口电路10，输入到接收器400的第二差分信号DSIG2_P和DSIG2_N可以必要地具有接收器400可以处理的最坏的情况。最坏的情况被称为最坏的令人惊奇的情况。
参考图8A，在测试模式下，从发送器200输出的第一差分信号DSIG1_P和DSIG1_N可以穿过根据直流损失方法设置的嵌入式外部环回电路600，并且可以被转换为具有降低的直流水平的第二差分信号DSIG2_P和DSIG2_N，因此可以建立最坏的令人惊奇的情况并且可以执行高度可靠的测试。为了如图8A中所示在外部环回测试中利用直流损失方法，嵌入式外部环回电路600中的信道模型电路660可以包括电阻器，该电阻器可以根据分压器原理降低第一差分信号DSIG1_P和DSIG1_N的直流水平。下面将参考图10A描述针对直流损失方法的信道模型电路660的具体配置。
参考图8B，在测试模式下，从发送器200输出的第一差分信号DSIG1_P和DSIG1_N可以穿过根据交流损失方法设置的嵌入式外部环回电路600，并且可以被转换为失真的第二差分信号DSIG2_P和DSIG2_N，因此可以建立最坏的令人惊奇的情况并且可以执行高度可靠的测试。为了如图8B所示在外部环回测试中利用交流损失方法，嵌入式外部环回电路600中的信道模型电路660可以包括电容器，该电容器可以根据电容器的特性使第一差分信号DSIG1_P和DSIG1_N失真。下面将参考图10B详细描述针对交流损失方法的信道模型电路660的配置。
不仅图8A和图8B的示例性实施例而且信道模型电路660可以结合在图8A中揭示的直流损失方法和在图8B中揭示的交流损失方法，以降低第一差分信号DSIG1_P和DSIG1_N的直流水平并同时使该信号失真，因此建立第二差分信号DSIG2_P和DSIG2_N的最坏的令人惊奇的情况。为了利用这样的方法，嵌入式外部环回电路600中的信道模型电路660可以包括电阻器和电容器。将参考图11A和图11B详细描述信道模型电路660的具体配置。
图9A和图9B分别示出了根据示例性实施例的图6和图7中的第一隔离开关620和第二隔离开关640的结构。
参考图9A，第一隔离开关620可以包括分别位于两条信号线中的两个开关SW11和SW12。开关SW11和SW12中的每个可以基于第一开关切换信号SW_TOG1确定是否将信道模型电路660连接到差分输出端口TXP、TXN。具体地，在正常模式下，第一开关切换信号SW_TOG1可以断开开关SW11和SW12以使差分输出端口TXP、TXN和信道模型电路660开路，以及在测试模式下，第一开关切换信号SW_TOG1可以接通开关SW11和SW12以在差分输出端口TXP、TXN和信道模型电路660之间连接。
开关SW11和SW12中的每个可以是用作开关的晶体管例如N型金属氧化物半导体场效应晶体管(N型MOSFET)、P型金属氧化物半导体场效应晶体管(P型MOSFET)、NPN双极结型晶体管(NPN BJT)、PNP双极结型晶体管(PNP BJT)等等之一。
参考图9B，第二隔离开关640可以包括分别位于两条信号线中的两个开关SW21和SW22。开关SW21和SW22中的每个可以基于第二开关切换信号SW_TOG2确定是否将信道模型电路660连接到差分输入端口RXP和RXN。具体地，在正常模式下，第二开关切换信号SW_TOG2可以断开开关SW21和SW22以使差分输入端口RXP、RXN和信道模型电路660开路，以及在测试模式下，第二开关切换信号SW_TOG2可以接通开关SW21和SW22以在差分输入端口RXP、RXN和信道模型电路660之间连接。
开关SW21和SW22中的每个可以是用作开关的晶体管例如N型MOSFET、P型MOSFET、NPN BJT、PNP BJT等等之一。
图10A到图10B示出了根据示例性实施例的图7中的信道模型电路660的示例性结构。如上面参考图3和图7所述，在测试模式下，信道模型电路660可以提供外部环回路径的信道模型。具体地，信道模型电路660可以基于信道模型控制信号CM_CTRL提供多个信道模型中的一个。参考图10A到图10B，信道模型电路660可以包括多个无源元件，并且可以包括分别耦合到所述多个无源元件的一端的多个开关。所述多个无源元件可以包括电阻器和/或电容器。
参考图10A，信道模型电路660a可以包括：与两条信号线中的每条信号线的外部环回路径并联连接的k个(这里k是等于或大于1的自然数)电阻器R_1到R_k；分别连接到电阻器R_1到R_k的一端的多个开关SW_1到SW_k；以及连接到第一隔离开关620和第二隔离开关640的开关SW_0。根据信道模型控制信号CM_CTRL，分别与电阻器R_1到R_k连接的多个开关SW_1到SW_k中的每个可以将分别与多个开关SW_1到SW_k连接的电阻器R_1到R_k中相应的电阻器包括在外部环回路径中或从外部环回路径中排除。并联连接的电阻器R_1到R_k的值可以都相同，可以一些相同，或可以都不相同。
信道模型控制信号CM_CTRL可以包括：信道模型开关控制信号CM_CTRL_0，用于确定是接通还是断开连接到第一隔离开关620和第二隔离开关640的开关SW_0；以及信道模型开关控制信号CM_CTRL_1到CM_CTRL_k，用于分别确定是接通还是断开分别连接到电阻器R_1到R_k的一端的开关SW_1到SW_k。参考图10A，信道模型电路660a可以形成包括在两条信号线上具有对称结构的信道模型的外部环回路径。
为了检查该信道模型的具体操作，假设当信号“1”作为信道模型开关控制信号CM_CTRL_0到CM_CTRL_k中的每个被输入到开关SW_0到SW_k中的每个时，每个开关接通，而当输入信号“0”时，每个开关断开。如果信号1,0,...,0作为信道模型开关控制信号CM_CTRL_0,CM_CTRL_1,...,CM_CTRL_k分别输入到开关SW_0到SW_k，则第一隔离开关620和第二隔离开关640会基本上通过导线连接。作为另一个例子，如果k是2以上的自然数，并且信号0,1,0,...,0作为信道模型开关控制信号CM_CTRL_0,CM_CTRL_1,CM_CTRL_2,...,CM_CTRL_k分别输入到开关SW_0到SW_k，则只有电阻器R_1会连接在第一隔离开关620和第二隔离开关640之间。作为另一个例子，如果k是3以上的自然数，并且信号0,1,1,0,...,0作为信道模型开关控制信号CM_CTRL_0,CM_CTRL_1,CM_CTRL_2,CM_CTRL_3,...,CM_CTRL_k分别输入到开关SW_0到SW_k，则电阻器R_1和电阻器R_2会并联连接在第一隔离开关620和第二隔离开关640之间。这样，信道模型电路660a可以通过信道模型开关控制信号CM_CTRL_0到CM_CTRL_k的组合提供多个信道模型中的一个。
参考图10A和图7，经由根据图10A的信道模型电路660a，根据分压器原理，可以将第一差分信号DSIG1_P和DSIG1_N转换为具有降低的直流水平的第二差分信号DSIG2_P和DSIG2_N，因此可以建立根据如图8A中示出的直流损失方法的最坏的令人惊奇的情况。
参考图10B，信道模型电路660b可以包括分别通过多个开关SW_1到SW_k与两条信号线中的每条信号线的外部环回路径连接的k个(这里k是大于或等于1的自然数)电容器C_1到C_k，其中，多个开关SW_1到SW_k分别连接到电容器C_1到C_k的一端。根据信道模型控制信号CM_CTRL，分别与电容器C_1到C_k连接的多个开关SW_1到SW_k中的每个可以将与其连接的电容器C_1到C_k中相应的电容器包括在外部环回路径中或从外部环回路径中排除。电容器C_1到C_k的值可以相同，可以一些相同，或可以都不相同。
信道模型控制信号CM_CTRL可以包括用于分别确定是接通还是断开分别与电容器C_1到C_k耦合的开关SW_1到SW_k的信道模型开关控制信号CM_CTRL_1到CM_CTRL_k。参考图10B，信道模型电路660b可以形成包括在两条信号线上具有对称结构的信道模型的外部环回路径。
为了检查该信道模型的具体操作，假设当信号“1”作为信道模型开关控制信号CM_CTRL_1到CM_CTRL_k中的每个被输入到开关SW_1到SW_k中的每个时，每个开关接通，而当输入信号“0”时，每个开关断开。如果信号0,...,0作为信道模型开关控制信号CM_CTRL_1,...,CM_CTRL_k分别输入到开关SW_1到SW_k，则第一隔离开关620和第二隔离开关640会基本上通过导线连接。作为另一个例子，如果k是2以上的自然数，并且信号1,0,...,0作为信道模型开关控制信号CM_CTRL_1,CM_CTRL_2,...,CM_CTRL_k分别输入到开关SW_1到SW_k，则只有电容器C_1会连接在第一隔离开关620和第二隔离开关640之间。作为另一个例子，如果k是3以上的自然数，并且信号1,1,0,...,0作为信道模型开关控制信号CM_CTRL_1,CM_CTRL_2,CM_CTRL_3,...,CM_CTRL_k分别输入到开关SW_1到SW_k，则电容器C_1和电容器C_2会并联连接在第一隔离开关620和第二隔离开关640之间。这样，信道模型电路660b可以通过信道模型开关控制信号CM_CTRL_1到CM_CTRL_k的组合提供多个信道模型中的一个。
图11A和图11B示出了根据示例性实施例的图7中的信道模型电路660的示例性结构。图11A示出了包括信道模型的等效电路的信道模型电路660c。图11B示出了通过使用无源元件和开关从信道模型电路660c具体实现的信道模型电路660d。
参考图11A，信道模型电路660c可以包括与两条信号线中的每条信号线的外部环回路径连接的可变电阻器R_CM、连接在可变电阻器R_CM的一端与地之间的可变电容器C_CM。基于信道模型控制信号CM_CTRL，可变电阻器R_CM的值和可变电容器C_CM的值可以改变。
参考图11B，信道模型电路660d可以包括：与两条信号线中的每条信号线的外部环回路径并联连接的n个(n是1以上的自然数)电阻器R_1到R_n；分别连接到电阻器R_1到R_n的一端的多个开关SW_R1到SW_Rn；连接到第一隔离开关620和第二隔离开关640的开关SW_R0；连接在两条信号线中的每条信号线的外部环回路径与地之间的m个(m是1以上的自然数)电容器C_1到C_m；以及分别连接到电容器C_1到C_m的一端的多个开关SW_C1到SW_Cm。根据信道模型控制信号CM_CTRL，分别连接到电阻器R_1到R_n的多个开关SW_R1到SW_Rn中的每个可以将分别连接到多个开关SW_R1到SW_Rn的电阻器R_1到R_n中相应的电阻器包括在外部环回路径中或从外部环回路径中排除。根据信道模型控制信号CM_CTRL，分别连接到电容器C_1到C_m的多个开关SW_C1到SW_Cm中的每个可以将分别连接到多个开关SW_C1到SW_Cm的电容器C_1到C_m中相应的电容器包括在外部环回路径中或从外部环回路径中排除。电阻器R_1到R_n的值可以相同，可以一些相同，或者可以都不相同。电容器C_1到C_m的值可以相同，可以一些相同，或者可以都不相同。
信道模型控制信号CM_CTRL可以包括用于确定是接通还是断开与第一隔离开关620和第二隔离开关640连接的开关SW_R0的信道模型电阻开关控制信号CM_CTRL_R0，以及用于分别确定是接通还是断开与相应电阻器连接的开关SW_R1到SW_Rn的信道模型电阻开关控制信号CM_CTRL_R1到CM_CTRL_Rn。此外，信道模型控制信号CM_CTRL还可以包括用于分别确定是接通还是断开与相应电容器连接的开关SW_C1到SW_Cm的信道模型电容器开关控制信号CM_CTRL_C1到CM_CTRL_Cm。因此，参考图11B，信道模型电路660d可以形成包括在两条信号线上具有对称结构的信道模型的外部环回路径。
为了检查该信道模型的具体操作，假设当将信号“1”作为信道模型电阻开关控制信号CM_CTRL_R0到CM_CTRL_Rn中的每个输入到开关SW_R0到SW_Rn中的每个，并且将信号“1”作为信道模型电容器开关控制信号CM_CTRL_C1到CM_CTRL_Cm中的每个输入到开关SW_C1到SW_Cm中的每个时，每个开关接通，而当输入信号“0”时，每个开关断开。如果信号1,0,...,0作为相应的信道模型电阻开关控制信号CM_CTRL_R0,CM_CTRL_R1,...,CM_CTRL_Rn输入到开关SW_R0到SW_Rn，并且信号0,...,0作为相应的信道模型电容器开关控制信号CM_CTRL_C1,...,CM_CTRL_Cm输入到开关SW_C1到SW_Cm，则第一隔离开关620和第二隔离开关640会基本上通过导线彼此连接。作为另一个例子，如果n是3以上的自然数，并且信号0,1,1,0,...,0作为相应的信道模型电阻开关控制信号CM_CTRL_R0,CM_CTRL_R1,CM_CTRL_R2,CM_CTRL_R3,...,CM_CTRL_Rn输入到开关SW_R0到SW_Rn，而信号0,...,0作为相应的信道模型电容器开关控制信号CM_CTRL_C1,...,CM_CTRL_Cm输入到开关SW_C1到SW_Cm，则电阻器R_1和电阻器R_2会并联连接在第一隔离开关620和第二隔离开关640之间。作为另一个例子，如果信号1,0,...,0作为相应的信道模型电阻开关控制信号CM_CTRL_R0,CM_CTRL_R1,...,CM_CTRL_Rn输入到开关SW_R0到SW_Rn，m是3以上的自然数，并且信号1,1,0,...,0作为相应的信道模型电容器开关控制信号CM_CTRL_C1,CM_CTRL_C2,CM_CTRL_C3,...,CM_CTRL_Cm输入到开关SW_C1到SW_Cm，则电容器C_1和电容器C_2会并联连接在连接第一隔离开关620和第二隔离开关640的导线与地之间。作为另一个例子，如果n是2以上的自然数，信号0,1,0,...,0作为相应的信道模型电阻开关控制信号CM_CTRL_R0,CM_CTRL_R1,CM_CTRL_R2,...,CM_CTRL_Rn输入到开关SW_R0到SW_Rn，并且m是2以上的自然数，信号1,0,...,0作为相应的信道模型电容器开关控制信号CM_CTRL_C1,CM_CTRL_C2,...,CM_CTRL_Cm输入到开关SW_C1到SW_Cm，则电阻器R_1会连接在第一隔离开关620和第二隔离开关640之间，以及电容器C_1会连接在电阻器R_1的一端与地之间。这样，信道模型电路660d可以通过相应的信道模型开关控制信号CM_CTRL_R0到CM_CTRL_Rn和CM_CTRL_C1到CM_CTRL_Cm的组合，提供多个信道模型中的一个。
图12示出了根据示例性实施例的串行通信接口电路10。
串行通信接口电路10可以包括发送器200、接收器400、嵌入式外部环回电路600和测试控制器800(类似于图5)，并且可以包括图案发生器700和图案比较器900。图案发生器700和图案比较器900可以与测试控制器800一起被包括在串行通信接口电路10的数字块20中。将省略与图1和图5的描述重复的图12的描述。
基于测试设置信号TST_SETUP，串行通信接口电路10可以被设置为正常模式或测试模式。串行通信接口电路10的测试模式可以在芯片电特性拣选(EDS)步骤中被设置，或者可以在完成封装后被设置。当串行通信接口电路10工作在各种模式时，数字块20还可以包括复用器(MUX)720，以便根据其它信号来区分针对各种模式数字块20发送给发送器200的第一并行数据P_DAT1。复用器720可以接收正常模式数据NORM_DAT和测试模式数据TST_DAT。可以通过模式选择信号MOD_SEL选择正常模式数据NORM_DAT和测试模式数据TST_DAT之一作为第一并行数据P_DAT1。模式选择信号MOD_SEL可以由测试控制器800生成。具体地，在正常模式，通过模式选择信号MOD_SEL，正常模式数据NORM_DAT可以作为第一并行数据P_DAT1被发送到发送器200，而在测试模式，通过模式选择信号MOD_SEL，测试模式数据TST_DAT可以作为第一并行数据P_DAT1被发送到发送器200。
图案发生器700可以响应于从测试控制器800发送的图案生成信号PAT_GEN确定测试图案，并且可以基于测试图案生成并行数据格式的测试模式数据TST_DAT。所生成的测试模式数据TST_DAT也可以发送给图案比较器900。
在测试模式，可以将生成的测试模式数据TST_DAT作为第一并行数据P_DAT1发送给发送器200。发送器200可以将第一并行数据P_DAT1转换为第一串行数据S_DAT1，并通过差分输出端口TXP和TXN将第一串行数据S_DAT1作为第一差分信号DSIG1_P和DSIG1_N输出。可以经由嵌入式外部环回电路600将第一差分信号DSIG1_P和DSIG1_N转换为第二差分信号DSIG2_P和DSIG2_N。可以通过差分输入端口RXP和RXN，将第二差分信号DSIG2_P和DSIG2_N作为第二串行数据S_DAT2输入到接收器400并转换为第二并行数据P_DAT2。
图案比较器900可以通过比较在测试模式下输入的第二并行数据P_DAT2和测试模式数据TST_DAT，生成测试结果信号TST_RESULT。可以将测试结果信号TST_RESULT发送到测试控制器800。测试控制器800可以基于测试结果信号TST_RESULT向串行通信接口电路10的外面发送最终结果信号RESULT。
图13示出了根据示例性实施例的串行通信接口电路10。
类似于图12，串行通信接口电路10可以包括发送器200、接收器400、嵌入式外部环回电路600、测试控制器800、图案发生器700和图案比较器900。发送器200可以包括并串变换器220和驱动器240。接收器400可以包括串并变换器420和接收模拟前端(RX AFE)440。将省略与图12的描述重复的图13的描述。
并串变换器220可以将发送到发送器200的并行数据格式的第一并行数据P_DAT1转换为发送串行数据S_DAT_T，并可以将该发送串行数据S_DAT_T发送到驱动器240。驱动器240可以基于从并串变换器220接收到的发送串行数据S_DAT_T生成作为第一差分信号DSIG1_P和DSIG1_N的第一串行数据S_DAT1，并且可以通过差分输出端口TXP和TXN输出第一差分信号DSIG1_P和DSIG1_N。
接收模拟前端440可以通过差分输入端口RXP和RXN，接收经由嵌入式外部环回电路600从第一差分信号DSIG1_P和DSIG1_N转换成的第二差分信号DSIG2_P和DSIG2_N，并且可以基于作为第二差分信号DSIG2_P和DSIG2_N接收的第二串行数据S_DAT2，向串并变换器420传送接收串行数据S_DAT_R。串并变换器420可以将从接收模拟前端440接收的接收串行数据S_DAT_R转换为并行数据格式的第二并行数据P_DAT2。
参考图13，串行通信接口电路10可以包括数字块20和模拟块30。数字块20可以被称为数字电路区域20。模拟块30可以被称为模拟电路区域30。数字块20可以包括测试控制器800、图案发生器700和图案比较器900。模拟块30可以包括发送器200、接收器400和嵌入式外部环回电路600。
图14是根据实施例的图13中的模拟块30的示例性框图。如参考图13所述，模拟块30可以包括发送器200、接收器400和嵌入式外部环回电路600。发送器200可以包括并串变换器220和驱动器240。接收器400可以包括串并变换器420和接收模拟前端440。
参考图14，驱动器240可以包括发送缓冲器242。发送缓冲器242可以接收由并串变换器220转换的发送串行数据S_DAT_T，并且可以经由差分输出端口TXP和TXN输出作为第一差分信号DSIG1_P和DSIG1_N的第一串行数据S_DAT1，第一串行数据S_DAT1是基于发送串行数据S_DAT_T生成的。
接收模拟前端440可以包括接收缓冲器442和复用器(MUX)444。接收缓冲器442可以通过差分输入端口RXP和RXN接收作为第二差分信号DSIG2_P和DSIG2_N的第二串行数据S_DAT2，并且可以基于第二串行数据S_DAT2向复用器444发送接收串行数据S_DAT_R。
复用器444可以接收发送串行数据S_DAT_T和接收串行数据S_DAT_R。可以由测试模式选择信号TSTMOD_SEL选择发送串行数据S_DAT_T和接收串行数据S_DAT_R之一输入到串并变换器420。
在正常模式，复用器444可以基于测试模式选择信号TSTMOD_SEL向串并变换器420传送接收串行数据S_DAT_R，以使串并变换器420接收外部信号。
测试模式可以分为没有模拟信号步骤而通过内部环回路径测试电路的第一测试模式、经由模拟信号步骤通过外部环回路径测试电路的第二测试模式。在第一测试模式下，复用器444可以基于测试模式选择信号TSTMOD_SEL向串并变换器420发送发送串行数据S_DAT_T，以便串并变换器420接收没有经过外部路径的发送串行数据S_DAT_T。另一方面，在第二测试模式下，复用器444可以基于测试模式选择信号TSTMOD_SEL向串并变换器420发送接收串行数据S_DAT_R，以便串并变换器420接收通过外部路径的接收串行数据S_DAT_R。
图15A和图15B示出了根据示例性实施例的包括串行通信接口电路1200的电子器件1000。例如，电子器件1000可以是数据存储器件(例如通用闪存(UFS)和固态硬盘(SSD))，或者半导体器件(例如应用处理器(AP)和中央处理器(CPU))。
电子器件1000可以包括控制器1400和至少一个串行通信接口电路1200。至少一个串行通信接口电路1200可以包括用于输出第一串行数据的输出端口、用于接收第二串行数据的输入端口、测试控制器1220和嵌入式外部环回电路1240。输出端口可以是差分输出端口TXP或TXN。第一串行数据可以是作为第一差分信号DSIG1_P和DSIG1_N经由差分输出端口TXP和TXN输出的串行数据。输入端口可以是差分输入端口RXP或RXN。第二串行数据可以是作为第二差分信号DSIG2_P和DSIG2_N经由差分输入端口RXP和RXN输入的串行数据。
控制器1400可以向串行通信接口电路1200提供测试设置信号TST_SETUP，以根据串行通信接口电路1200的串行通信要求进行测试。串行通信接口电路1200可以向控制器1400提供指示测试模式下的测试结果的最终结果信号RESULT。
该串行通信要求可以是根据要求的串行通信接口电路1200的规格确定的要求、根据要求的串行通信接口电路1200的等级确定的要求、或者根据其它因素确定的要求。例如，要求的串行通信接口电路1200的规格可以包括根据差分输入端口RXP和RXN可以处理的第二差分信号DSIG2_P和DSIG2_N的最低幅度值确定的最坏的令人惊奇的情况。此外，例如，要求的串行通信接口电路1200的等级可以包括根据串行通信接口电路1200的测试标准的严格程度而分的等级。
作为要求的串行通信接口电路1200的等级的具体示例，要求的串行通信接口电路1200的等级可以根据测试标准的严格程度分为第一等级、第二等级和第三等级。例如，第一等级的串行通信接口电路1200可以是通过了最严格标准的测试的串行通信接口电路1200。当根据最严格标准测试串行通信接口电路1200时，嵌入式外部环回电路1240可以形成用来产生与最坏的令人惊奇的情况对应的第二差分信号DSIG2_P、DSIG2_N的外部环回路径1260。另一方面，第三等级的串行通信接口电路1200可以是通过了最宽松的标准的测试的串行通信接口电路1200。当根据最宽松的标准测试串行通信接口电路1200时，嵌入式外部环回电路1240可以形成用来产生比与最坏的令人惊奇的情况对应的信号有更大幅度的第二差分信号DSIG2_P、DSIG2_N的外部环回路径1260。
串行通信接口电路1200可以包括形成外部环回路径1260的嵌入式外部环回电路1240。嵌入式外部环回电路1240可以在差分输出端口TXP、TXN和差分输入端口RXP、RXN之间，并且可以在测试模式下形成外部环回路径1260。基于至少一个测试控制信号EL_CTRL，嵌入式外部环回电路1240可以在测试模式下形成差分输出端口TXP、TXN和差分输入端口RXP、RXN之间的电信号路径，并且可以在正常模式下阻断差分输出端口TXP、TXN和差分输入端口RXP、RXN之间的电信号路径。而且，在测试模式，嵌入式外部环回电路1240可以基于至少一个测试控制信号EL_CTRL向外部环回路径1260提供各种信道模型。
嵌入式外部环回电路1240可以包括第一隔离开关、第二隔离开关和信道模型电路。可以基于至少一个测试控制信号EL_CTRL控制第一隔离开关、第二隔离开关和信道模型电路。
嵌入式外部环回电路1240中的第一隔离开关可以连接到差分输出端口TXP、TXN并且可以在测试模式接通。第二隔离开关可以连接到差分输入端口RXP、RXN并且可以在测试模式接通。信道模型电路可以在测试模式下提供外部环回路径1260的信道模型。特别地，信道模型电路可以基于至少一个测试控制信号EL_CTRL提供多个信道模型中的一个。
嵌入式外部环回电路1240中的信道模型电路可以包括多个无源元件，并且可以包括分别连接到所述多个无源元件的一端的多个开关。多个开关中的每个可以根据至少一个测试控制信号EL_CTRL将与其连接的无源元件包括在外部环回路径1260中或从外部环回路径1260中排除。多个无源元件中的每个可以包括电阻器，并且可以包括电容器。具体地，多个无源元件可以包括与外部环回路径1260并联连接的一个或多个电阻器。可选地，多个无源元件可以包括在外部环回路径1260与地之间连接的一个或多个电容器。另外，嵌入式外部环回电路1240还可以包括图10A到10B和图11A到11B中揭示的信道模型电路中的一个。
参考图15A，串行通信接口电路1200的差分输出端口TXP和TXN以及差分输入端口RXP和RXN可以存在于电子器件1000的内部。而且，参考图15B，串行通信接口电路1200的差分输出端口TXP和TXN以及差分输入端口RXP和RXN可以暴露在电子器件1000的外面。
图16示出了根据示例性实施例的包括串行通信接口电路1200的电子器件1000。电子器件1000可以包括k个(这里k是2以上的自然数)串行通信接口电路1200_1到1200_k，并且可以包括控制器1400。
控制器1400可以向串行通信接口电路1200_1到1200_k分别提供测试设置信号TST_SETUP_1到TST_SETUP_k，以根据相应的串行通信要求分别测试串行通信接口电路1200_1到1200_k。每个串行通信要求可以是根据要求的相应的串行通信接口电路的规格确定的要求、根据要求的相应的串行通信接口电路的等级确定的要求或者根据其它因素确定的要求。串行通信接口电路1200_1到1200_k中的每个可以向控制器1400提供指示在测试模式下的测试结果的最终结果信号RESULT_1到RESULT_k。
串行通信接口电路1200_1到1200_k中的每个可以包括形成外部环回路径1260_1到1260_k中相应的外部环回路径的嵌入式外部环回电路。对该嵌入式外部环回电路的配置和操作的描述可以理解为与参考图3、图7和图9A到图11B描述的相同。
另外，串行通信接口电路1200_1到1200_k中的每个还可以包括与参考图12描述的类似的发送器、接收器、图案发生器和图案比较器，对它们的描述可以理解为与参考图12描述的相同。
图17是示出了根据示例性实施例的包括串行通信接口电路2462的系统2000的示例性框图。
参考图17，系统2000可以包括主机2200和存储设备2400。存储设备2400可以被称为存储器系统或存储系统，并且可以包括信号连接器2001、多个非易失性存储器(NVM)2420_1到2420_n、缓冲存储器2440和控制器2460。例如，控制器2460可以被称为存储器控制器或存储控制器。
存储设备2400可以经由信号连接器2001向/从主机2200发送/接收信号SIG。主机2200与存储设备2400可以经由电信号和/或光信号通信，并且可以通过作为非限制性示例的下列方式通信：通用闪存(UFS)、串行高级技术附件(SATA)、SATAe(SATA express)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、外设部件互连-快速(PCIe)、非易失性存储器-快速(NVMe)、高级主机控制器接口(AHCI)或其组合。
控制器2460可以响应于从主机2200接收的信号SIG控制多个非易失性存储器2420_1到2420_n。控制器2460可以包括用于数据发送和接收的串行通信接口电路2462。串行通信接口电路2462可以包括在测试模式下形成外部环回路径的嵌入式外部环回电路。例如，串行通信接口电路2462可以提供例如UFS、SATA、SATAe、SCSI、SAS、PCIe、NVMe、AHCI等通信接口，并且同时可以包括在该通信接口中形成外部环回路径的嵌入式外部环回电路。缓冲存储器2440可以用作存储设备2400的缓冲存储器。
非易失性存储器2420_1到2420_n中的每个可以包括存储单元阵列。存储单元阵列可以包括存储块，每个存储块可以被分成页面，每个页面可以是非易失性存储单元，例如，至少一个NAND闪存单元。
上述的方法或算法的操作或步骤可以被体现为在计算机可读记录介质中或者要通过传输介质传输的计算机可读代码。计算机可读记录介质是可以存储之后可被计算机系统读取的数据的任何数据存储设备。计算机可读记录介质的示例包括只读存储器(ROM)、随机存储器(RAM)、只读光盘(CD-ROM)、数字多功能光盘(DVD)、磁带、软磁盘和光数据存储设备，但不限于此。传输介质可以包括通过因特网或各种类型的通信信道传输的载波。计算机可读记录介质还可以分布在网络耦合计算机系统上，以便计算机可读代码以分布方式存储和执行。
根据示例性实施例，由在附图中示出的块代表的组件、元件、模块或单元中的至少一个可以体现为执行如上描述的相应的功能的不同数量的硬件、软件和/或固件结构。例如，这些组件、元件、模块或单元中的至少一个可以使用直通电路结构，例如，可以通过控制一个或多个微处理器或其它控制装置执行相应功能的存储器、处理器、逻辑电路、查阅表等。而且，这些组件、元件、模块或单元中的至少一个可以具体由包含用于执行指定的逻辑功能的一个或多个可执行指令的模块、程序、部分代码体现，并且由一个或多个微处理器或其它控制装置执行。而且，这些组件、元件、模块或单元中的至少一个可以还包括处理器或可以由处理器实施，该处理器例如为执行相应功能的中央处理器(CPU)、微处理器或类似物。这些组件、元件、模块或单元中的两个或更多个可以合并成单个组件、元件、模块或单元，其执行合并的两个或更多个组件、元件、模块或单元的所有操作或功能。而且，这些组件、元件、模块或单元中至少一个的至少部分功能可以由这些组件、元件、模块或单元中的另一个执行。此外，尽管总线没有在上述框图中示出，这些组件、元件、模块或单元之间的通信可以通过总线执行。上述示例性实施例的功能方面可以以在一个或多个处理器上执行的算法实施。此外，由块或处理步骤代表的组件、元件、模块或单元可以使用任何数量的相关技术手段进行电子设备配置、信号处理和/或控制、数据处理等。
虽然本发明构思已经参考其示例性实施例被详细示出和描述，但是应该可以理解，在不偏离本发明构思的精神和范围的情况下，可以对其中的形式和细节做出各种改变。

Claims (20)

1.一种串行通信接口电路，包括：
发送器，所述发送器被配置为将第一并行数据转换为第一串行数据，并通过输出端口发送所述第一串行数据；
接收器，所述接收器被配置为通过输入端口接收第二串行数据，并将所述第二串行数据转换为第二并行数据；
测试控制器，所述测试控制器被配置为生成至少一个测试控制信号；和
嵌入式外部环回电路，所述嵌入式外部环回电路被配置为在测试模式下响应于所述至少一个测试控制信号，在所述输出端口和所述输入端口之间形成外部环回路径，以接收所述第一串行数据并根据至少一个信道模型输出从所述第一串行数据的信号衰减的信号作为所述第二串行数据。
2.如权利要求1所述的串行通信接口电路，其中，所述嵌入式外部环回电路包括：
与所述输出端口连接的第一隔离开关，所述第一隔离开关被配置为在所述测试模式接通；
与所述输入端口连接的第二隔离开关，所述第二隔离开关被配置为在所述测试模式接通；和
与所述第一隔离开关和所述第二隔离开关连接的信道模型电路，所述信道模型电路被配置为提供所述信道模型。
3.如权利要求2所述的串行通信接口电路，其中，所述信道模型电路提供基于所述至少一个测试控制信号选择的多个信道模型之一，以及
其中，当在所述输出端口和所述输入端口之间所述第一串行数据改变为所述第二串行数据时，所述第一串行数据的电平按照选择的信道模型而被不同地改变。
4.如权利要求3所述的串行通信接口电路，其中，响应于从所述串行通信接口电路的外面接收的测试设置信号，所述测试控制器生成所述至少一个测试控制信号，使得所述信道模型电路提供所述多个信道模型之一。
5.如权利要求2所述的串行通信接口电路，其中，所述信道模型电路包括：
多个无源元件；和
分别与所述多个无源元件的一端连接的多个开关，
其中，所述多个开关中的每个将与其连接的无源元件包括在所述外部环回路径中或者从所述外部环回路径中排除。
6.如权利要求5所述的串行通信接口电路，其中，所述多个无源元件包括与所述外部环回路径并联连接的至少一个电阻器。
7.如权利要求5所述的串行通信接口电路，其中，所述多个无源元件包括连接在所述外部环回路径与地之间的至少一个电容器。
8.如权利要求1所述的串行通信接口电路，还包括：
图案发生器，所述图案发生器被配置为在所述测试模式下基于测试图案生成所述第一并行数据并且向所述发送器提供所述第一并行数据；和
图案比较器，所述图案比较器被配置为在所述测试模式下通过比较所述第二并行数据和基于所述测试图案生成的所述第一并行数据，生成测试结果信号。
9.如权利要求8所述的串行通信接口电路，
其中，所述串行通信接口电路包括数字块和模拟块，
其中，所述测试控制器、所述图案发生器和所述图案比较器被包含在所述数字块内，以及
其中，所述发送器、所述接收器和所述嵌入式外部环回电路被包含在所述模拟块内。
10.如权利要求1所述的串行通信接口电路，
其中，所述输出端口是差分输出端口，
其中，所述发送器包括通过所述差分输出端口将所述第一串行数据作为差分信号输出的驱动器，
其中，所述输入端口是差分输入端口，
其中，所述接收器包括通过所述差分输入端口将所述第二串行数据作为差分信号接收的接收模拟前端，以及
其中，所述嵌入式外部环回电路形成包括在所述差分信号的两条信号线上具有对称结构的信道模型的所述外部环回路径。
11.如权利要求1所述的串行通信接口电路，其中，所述嵌入式外部环回电路包括提供多个信道模型的信道模型电路，以及
其中，当在所述输出端口和所述输入端口之间所述第一串行数据改变为所述第二串行数据时，每个所述信道模型提供降低的直流水平或交流水平。
12.一种电子器件，包括：
至少一个串行通信接口电路；和
控制器，所述控制器被配置为向所述至少一个串行通信接口电路提供测试设置信号，以便根据所述至少一个串行通信接口电路的串行通信要求测试所述至少一个串行通信接口电路，
其中，所述至少一个串行通信接口电路包括：
输出端口，所述输出端口被配置为输出第一串行数据；
输入端口，所述输入端口被配置为接收第二串行数据；
测试控制器，所述测试控制器被配置为响应于所述测试设置信号生成至少一个测试控制信号；和
嵌入式外部环回电路，所述嵌入式外部环回电路被配置为在测试模式下响应于所述至少一个测试控制信号，在所述输出端口和所述输入端口之间形成外部环回路径，以接收所述第一串行数据并根据至少一个信道模型输出从所述第一串行数据的信号衰减的信号作为所述第二串行数据。
13.如权利要求12所述的电子器件，其中，所述嵌入式外部环回电路包括：
与所述输出端口连接的第一隔离开关，所述第一隔离开关被配置为在所述测试模式下接通；
与所述输入端口连接的第二隔离开关，所述第二隔离开关被配置为在所述测试模式下接通；和
与所述第一隔离开关和所述第二隔离开关连接的信道模型电路，所述信道模型电路被配置为提供所述信道模型。
14.如权利要求13所述的电子器件，其中，所述信道模型电路包括：
多个无源元件；和
分别与所述多个无源元件的一端连接的多个开关，
其中，所述多个开关中的每个将与其连接的无源元件包括在所述外部环回路径中或者从所述外部环回路径中排除。
15.如权利要求12所述的电子器件，其中，所述嵌入式外部环回电路包括提供多个信道模型的信道模型电路，以及
其中，当在所述输出端口和所述输入端口之间所述第一串行数据改变为所述第二串行数据时，每个所述信道模型提供降低的直流水平或交流水平。
16.如权利要求12所述的电子器件，其中，所述串行通信要求是根据所述至少一个串行通信接口电路的规格或要求的所述至少一个串行通信接口电路的等级确定的要求。
17.一种串行通信接口电路，包括：
数字电路区域，所述数字电路区域被配置为在所述串行通信接口电路的测试模式下输出至少一个测试控制信号；和
模拟电路区域，所述模拟电路区域包括发送第一串行数据的输出端口、接收第二串行数据的输入端口以及连接在所述输出端口和所述输入端口之间的嵌入式外部环回电路，
其中，所述嵌入式外部环回电路在所述测试模式下基于所述至少一个测试控制信号，接收所述第一串行数据，并且输出从所述第一串行数据的信号衰减的信号作为所述第二串行数据。
18.如权利要求17所述的串行通信接口电路，其中，所述数字电路区域在所述测试模式下通过比较与所述第一串行数据对应的第一并行数据和与所述第二串行数据对应的第二并行数据，生成最终结果信号，并且向所述串行通信接口电路的外面输出所述最终结果信号。
19.如权利要求17所述的串行通信接口电路，其中，所述嵌入式外部环回电路包括用于衰减所述第一串行数据的所述信号的多个无源元件。
20.如权利要求17所述的串行通信接口电路，其中，所述串行通信接口电路根据通用闪存UFS标准协议发送所述第一串行数据和接收所述第二串行数据。
CN201810132565.3A 2017-06-08 2018-02-09 执行外部环回测试的串行通信接口电路以及电子器件 Active CN109032856B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170071728A KR102264159B1 (ko) 2017-06-08 2017-06-08 외부 루프백 테스트를 수행하는 직렬 통신 인터페이스 회로 및 이를 포함하는 전자 장치
KR10-2017-0071728 2017-06-08

Publications (2)

Publication Number Publication Date
CN109032856A CN109032856A (zh) 2018-12-18
CN109032856B true CN109032856B (zh) 2023-09-26

Family

ID=64562313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810132565.3A Active CN109032856B (zh) 2017-06-08 2018-02-09 执行外部环回测试的串行通信接口电路以及电子器件

Country Status (3)

Country Link
US (1) US10567124B2 (zh)
KR (1) KR102264159B1 (zh)
CN (1) CN109032856B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6912926B2 (ja) * 2017-04-25 2021-08-04 ラピスセミコンダクタ株式会社 通信回路、通信システム及び通信回路の自己診断方法
KR102349415B1 (ko) * 2017-08-07 2022-01-11 삼성전자주식회사 펄스 진폭 변조 송신기 및 펄스 진폭 변조 수신기
WO2019062275A1 (zh) * 2017-09-27 2019-04-04 成都忆芯科技有限公司 PCIe控制器与使用PCIe控制器的环回数据通路
CN110554939A (zh) * 2019-08-01 2019-12-10 深圳亿智时代科技有限公司 一种调试嵌入式设备的方法、系统及终端
US11313904B2 (en) * 2019-11-24 2022-04-26 Global Unichip Corporation Testing device and testing method
KR102211981B1 (ko) * 2019-12-18 2021-02-04 한국항공우주연구원 직렬통신 시뮬레이터
DE112020006359T5 (de) * 2019-12-27 2022-11-17 Microchip Technology Incorporated Autonome sendungsfehlererkennung serieller kommunikationsverbindungs-sender-empfänger und mikrocontrollersystem-peripheriegeräte, welche diese implementieren
KR20220023605A (ko) * 2020-08-21 2022-03-02 삼성전자주식회사 인터페이스 회로 및 이를 포함하는 시스템
KR20220083914A (ko) 2020-12-11 2022-06-21 삼성전자주식회사 내부 루프백 테스트를 수행하는 송수신기 및 그것의 동작 방법
CN113868044B (zh) * 2021-09-01 2024-05-31 中科可控信息产业有限公司 信号测试方法、装置、计算机设备和存储介质
CN114336197B (zh) * 2022-01-20 2024-03-08 深圳宏芯宇电子股份有限公司 接口转换装置、测试板和读卡器
CN116192706B (zh) * 2022-12-20 2024-01-26 珠海妙存科技有限公司 一种基于ufs的自检测与自复位方法及系统

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040041783A (ko) * 2002-11-11 2004-05-20 삼성전자주식회사 루프백 테스트 장치 및 그 방법
CN1500246A (zh) * 2000-12-29 2004-05-26 ̩ 串行器件的改进型环回检测
CN101158707A (zh) * 2006-10-04 2008-04-09 富士通株式会社 半导体集成电路和测试方法
CN101206601A (zh) * 2006-12-19 2008-06-25 鸿富锦精密工业（深圳）有限公司 I/o端口测试装置
CN101238691A (zh) * 2005-08-03 2008-08-06 阿尔特拉公司 高速串行数据接收器结构
CN101394678A (zh) * 2008-11-07 2009-03-25 烽火通信科技股份有限公司 一种通用于gepon/gpon的串行化/反串行化接口模块
JP2009294164A (ja) * 2008-06-09 2009-12-17 Renesas Technology Corp 半導体装置
CN103140768A (zh) * 2010-08-13 2013-06-05 阿尔特拉公司 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统
CN103581713A (zh) * 2012-08-01 2014-02-12 三星电子株式会社 图像处理设备及其检查方法
CN105190336A (zh) * 2013-03-13 2015-12-23 吉林克斯公司 模拟块及用于测试其的测试块
CN105959068A (zh) * 2016-04-25 2016-09-21 浙江工业大学 一种用于数字收发信机射频测试的系统及测试方法
US9548809B1 (en) * 2013-07-11 2017-01-17 Inphi Corporation Built-in self test for loopback on communication system on chip

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2671817B2 (ja) * 1994-08-26 1997-11-05 日本電気株式会社 半導体集積回路の検査方法
US5586123A (en) * 1994-10-04 1996-12-17 Hewlett-Packard Co Interface and loopback circuit for character based computer peripheral devices
US5774476A (en) * 1997-02-03 1998-06-30 Motorola, Inc. Timing apparatus and timing method for wrapper cell speed path testing of embedded cores within an integrated circuit
EP1764803A1 (en) * 2005-09-09 2007-03-21 STMicroelectronics S.r.l. Memory architecture with serial peripheral interface
US7992058B2 (en) 2008-12-16 2011-08-02 Hewlett-Packard Development Company, L.P. Method and apparatus for loopback self testing
US8386867B2 (en) 2009-07-02 2013-02-26 Silicon Image, Inc. Computer memory test structure
KR20110052205A (ko) 2009-11-12 2011-05-18 삼성전자주식회사 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법
JP2012023254A (ja) 2010-07-16 2012-02-02 Toshiba Corp 半導体装置
US8943256B1 (en) * 2013-08-08 2015-01-27 Cypress Semiconductor Corporation Serial data intermediary device, and related systems and methods

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1500246A (zh) * 2000-12-29 2004-05-26 ̩ 串行器件的改进型环回检测
KR20040041783A (ko) * 2002-11-11 2004-05-20 삼성전자주식회사 루프백 테스트 장치 및 그 방법
CN101238691A (zh) * 2005-08-03 2008-08-06 阿尔特拉公司 高速串行数据接收器结构
CN101158707A (zh) * 2006-10-04 2008-04-09 富士通株式会社 半导体集成电路和测试方法
CN101206601A (zh) * 2006-12-19 2008-06-25 鸿富锦精密工业（深圳）有限公司 I/o端口测试装置
JP2009294164A (ja) * 2008-06-09 2009-12-17 Renesas Technology Corp 半導体装置
CN101394678A (zh) * 2008-11-07 2009-03-25 烽火通信科技股份有限公司 一种通用于gepon/gpon的串行化/反串行化接口模块
CN103140768A (zh) * 2010-08-13 2013-06-05 阿尔特拉公司 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统
CN103581713A (zh) * 2012-08-01 2014-02-12 三星电子株式会社 图像处理设备及其检查方法
CN105190336A (zh) * 2013-03-13 2015-12-23 吉林克斯公司 模拟块及用于测试其的测试块
US9548809B1 (en) * 2013-07-11 2017-01-17 Inphi Corporation Built-in self test for loopback on communication system on chip
CN105959068A (zh) * 2016-04-25 2016-09-21 浙江工业大学 一种用于数字收发信机射频测试的系统及测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李仁刚.一种收发逻辑环回测试方法的设计与实现.《科学技术与工程》.2010,第1-5页. *

Also Published As

Publication number Publication date
CN109032856A (zh) 2018-12-18
KR20180134178A (ko) 2018-12-18
US10567124B2 (en) 2020-02-18
US20180359060A1 (en) 2018-12-13
KR102264159B1 (ko) 2021-06-11

Similar Documents

Publication Publication Date Title
CN109032856B (zh) 执行外部环回测试的串行通信接口电路以及电子器件
US10719476B2 (en) Apparatus and methods for providing a reconfigurable bidirectional front-end interface
KR102684579B1 (ko) 캘리브레이션 동작을 수행하는 반도체 장치 및 시스템
US7420375B2 (en) Method for digital bus testing
CN104583791B (zh) 用于测试装置的接口电路
US20180239856A1 (en) Field-programmable gate array based emulation system and method therefor
EP4016318A1 (en) Translation device, test system including the same, and memory system including the translation device
WO2019091138A1 (zh) 传输参数配置信息的确定方法、装置及通信系统
US11637903B2 (en) Memory device with a multi-mode communication mechanism
CN112997532A (zh) 用于选择通信协议传输频率的设备、系统和方法
WO2005066821A2 (en) Using feedback to select transmitting voltage
US20150019772A1 (en) Signal processing apparatus
US20140362932A1 (en) Communication apparatus, communication system, communication method, and storage medium
CN103995791B (zh) 电子装置的信号传输电路及信号传输接口的检测方法
US20230084654A1 (en) Semiconductor integrated circuits that support enhanced signal multiplexing operations for i/o buffers
US10846085B2 (en) Multi-lane data processing circuit and system
KR20180134177A (ko) 반도체 테스트 시스템 및 테스트 방법
CN116500506B (zh) 一种线缆接线关系检测方法及装置
TWI472928B (zh) 訊號傳輸電路及訊號傳輸介面的偵測方法
US20240330227A1 (en) Communication system and communication method
CN110908945B (zh) 用于隔离地的收发转换器以及其操作方法
US20230089955A1 (en) Pin assignments based on voltage ranges
CN113721136A (zh) 一种基于fpga的同步422接口的测试激励实现系统及方法
US9641362B2 (en) N-wire two-level digital interface
GB2554744A (en) Control panel for a security alarm system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant