KR100768050B1

KR100768050B1 - 주파수 측정 회로

Info

Publication number: KR100768050B1
Application number: KR1020027004893A
Authority: KR
Inventors: 오이시가즈아키; 이시다히데키
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 1999-10-21
Filing date: 2000-08-18
Publication date: 2007-10-17
Also published as: EP1227591B1; JP3691310B2; WO2001029969A1; CN1168212C; US6674277B1; KR20030074113A; EP1227591A4; US6917191B2; CN1379929A; DE60025732T2; US20040100245A1; EP1227591A1; JP2001119291A; DE60025732D1

Abstract

본 발명은 짧은 카운트 기간 또는 낮은 주파수의 기준 클록이라도 측정 정밀도를 높게 할 수 있는 주파수 측정 회로를 제공하는 것을 목적으로 한다. 입력 신호(Cin)의 소정 파동수를 갖는 카운트 기간에 기준 클록(Cb)을 카운트하는 주파수 측정 유닛(10, 20, K0)을 복수개 설치하고, 각 주파수 측정 유닛은 각각의 카운트 기간을 어긋나게 하여 기준 클록을 카운트하는 것을 특징으로 하는 주파수 측정 회로이다. 그리고, 복수의 주파수 측정 유닛의 카운트수를 가산하는 가산기(14)가 설치된다. 카운트 기간을 어긋나게 함으로써 하나의 주파수 측정 유닛에 있어서, 입력 신호와 기준 클록의 위상이 카운트 개시와 종료에서 일치할지라도, 다른 주파수 측정 유닛에서도 일치할 가능성은 거의 없다. 따라서, 이 가산된 카운트수를 이용함으로써 높은 정밀도의 주파수 측정이 가능하게 된다. 또한, 카운트 기간을 어긋나게 한 것만으로 서로 중첩되도록 함으로써, 총 측정 기간을 길게 할 필요가 없다.

Description

주파수 측정 회로{FREQUENCY MEASUREMENT CIRCUIT}

본 발명은 입력 신호의 파동수를 일정 기간 카운트함으로써 입력 신호의 주파수를 측정할 수 있는 주파수 측정 회로에 관한 것으로, 특히, 종래예보다도 고정밀도로 주파수를 측정할 수 있는 주파수 측정 회로에 관한 것이다. 본 발명의 주파수 측정 회로는 반도체 집적 회로 장치 등에 탑재되는 시정수 조정 회로 등에 적용된다.

발진기나 필터 등의 시정수를 갖는 회로를 반도체 집적 회로에 탑재하면, 반도체 집적 회로의 프로세스 변동이나 동작 조건에 따라 그 시정수가 변동해 버리는 경우가 있다. 이들 회로의 시정수(예컨대, 발진 주파수나 특정 주파수 등)가 어떤 특정 범위 내에 있도록 하기 위해서 시정수 조정 장치가 사용된다.

시정수 조정 장치는, 예컨대, 본원 출원인이 1998년 8월 6일에 특허 출원한 「필터 특성 조정 방법 및 장치」(1998년 특허원 제222198호)에 필터의 특성 주파수를 조정하는 필터 특성 조정 장치로서 개시되어 있다. 이러한 시정수 조정 장치는, 예컨대 필터에 넓은 주파수 대역의 신호를 포함하는 계단 신호를 입력하고, 필터의 특성 주파수에 대응한 출력 신호를 출력시켜, 그 출력 신호의 주파수를 측정하며, 그 얻어진 주파수가 원하는 특성 주파수가 되도록 제어 신호를 필터에 공급 한다. 일반적으로 주파수 측정은 출력 신호의 소정 사이클 사이에 있어서의 기준 클록의 파동수를 카운트함으로써 행해지는 것이 일반적이다.

이러한 시정수 조정 장치의 조정 정밀도는 그 구성 요소인 주파수 측정 회로의 정밀도에 크게 영향을 받는다. 전술한 바와 같이 계단 신호를 입력하여 그 출력 신호의 주파수를 측정하는 경우, 출력 신호의 파형이 단시간에 감쇠해 버리기 때문에 단시간에 기준 클록의 파동수를 카운트하는 것이 요구된다. 더욱이, 기준 클록의 주파수는 다른 회로로부터의 요구에 따라 너무 자유도를 갖고 설정하는 것은 불가능하다.

도 11은 종래의 주파수 측정 회로의 구성도이다. 또한, 도 12는 그 동작 파형도이다. 도 11에 도시된 주파수 측정 회로는 입력 신호(Cin)의 주파수를 측정하는 회로로서, 입력 신호(Cin)보다 주기가 짧고 기지(旣知)의 주파수를 갖는 기준 클록(Cb)을 이용하여 입력 신호(Cin)의 주기를 측정한다. 주파수 측정 회로는 입력 신호(Cin)를 입력받아 그 입력 신호(Cin)의 소정 펄스수(또는 파동수)를 카운트하며, 그 동안 셀렉트 신호(SEL)를 생성하는 셀렉트 신호 생성 회로(1)와, 셀렉트 신호(SEL)가 H 레벨인 동안 기준 클록(Cb)을 통과시키는 셀렉터 회로(2)와, 공급되는 기준 클록(Cb)의 펄스수(파동수)를 카운트하는 기준 클록 파동수 측정 회로(3)를 구비한다. 또한, 함께 파동수 측정 기능을 갖는 셀렉트 신호 생성 회로(1)와 기준 클록 파동수 측정 회로(3)에는 리셋 신호(Rst)가 공급된다.

도 12에 도시된 바와 같이, 측정 대상인 입력 신호(Cin)의 주기를 tm, 기준 클록(Cb)의 주기를 tB라고 하면, 입력 신호(Cin)의 M 주기의 기간에 있어서 기준 클록(Cb)을 카운트함으로써 입력 신호(Cin)의 주기를 측정할 수 있고, 입력 신호(Cin)의 주파수(fm)를 얻을 수 있다. 도 12의 동작 파형도에 도시된 바와 같이, 최초에 리셋 신호(Rst)가 L 레벨이 됨으로써 셀렉트 신호 생성 회로(1)와 기준 클록 파동수 측정 회로(3)가 리셋된다. 그리고, 시간 t0에서 tB까지 대응하는 입력 신호(Cin)의 M 주기 동안, 셀렉트 신호(SEL)를 H 레벨로 하고, 기준 클록 파동수 측정 회로(3)에 기준 클록(Cb)을 공급한다. 기준 클록 파동수 측정 회로(3)는 그 동안의 기준 클록(Cb)의 예컨대 상승 엣지의 수를 카운트하여 최종적인 카운트값을 주파수 측정 결과(OUT)로서 출력한다.

통상적으로, 입력 신호(Cin)의 위상과 기준 클록(Cb)의 위상이 완전히 일치하는 경우는 적다. 따라서, 입력 신호(Cin)의 상승 엣지(t0)에서 M번째의 상승 엣지(tM)까지의 기간에 있어서, 기준 클록(Cb)의 상승 엣지(또는 하강 엣지, 또는 양 엣지)를 카운트함으로써 기준 클록 파동수 측정 회로(3)는 정밀하게 기준 클록(Cb)의 파동수(N)를 카운트할 수 있다. 카운트하는 기간은 입력 신호(Cin)의 상승 또는 하강의 어느 한쪽 엣지에서 엣지까지로 할 수도 있다.

그러나, 도면에서 화살표로 표시한 측정 개시 또는 종료 시각에 양 파동수 측정 회로(1, 3)의 동작 주기를 결정하고 있는 입력 신호와 기준 클록의 엣지가 일치했을 때에, 기준 클록 파동수 측정 회로(3)에서는 계측 오차를 일으킬 가능성이 있다. 즉, 도 12에 도시된 바와 같이, 파동수 카운트 개시 시간 t0과 파동수 카운트 종료 시간 tM에서, 입력 신호(Cin)와 기준 클록(Cb)과의 위상이 일치하는 경우가 있다. 이러한 최악의 경우에는, 기준 클록 파동수 측정 회로(3)내의 파동수 측 정 회로가 기준 클록(Cb)의 상승 엣지를 시간 t0과 tM에서 미스 카운트하는 경우가 있다. 그 가능성은 (1) 양 시간 t0, tM에서 함께 기준 클록(Cb)의 상승 엣지를 카운트하지 않은 경우와, (2) 양 시간 t0, tM에서 함께 기준 클록(Cb)의 상승 엣지를 카운트한 경우가 있다. 상기 (1)의 경우, 합계 카운트수는 N-1이 되고, (2)의 경우, 합계 카운트수는 N+1이 된다. 또한, 양 시간 t0, tM 중 어느 한쪽에서, 기준 클록의 상승 엣지가 카운트된 경우는, 통상시의 카운트수와 동일하게 되기 때문에 문제는 없다.

통상의 경우에, 입력 신호(Cin)의 측정 파동수(M)에 대하여, 기준 클록 파동수 측정 회로(3)에 의한 기준 클록의 카운트 파동수(N)의 경우, 기준 클록의 주파수를 fB라고 하면, 입력 신호의 주파수(fm)는 하기 수학식 1이 된다.

fm=(M/N)fB

한편, 상기 위상이 일치한 경우에, 입력 신호의 측정 파동수(M)에 대하여 기준 클록의 카운트 파동수가 N ±1라면, 입력 신호의 주파수(fm)는 하기 수학식 2가 된다.

fm = (M/(N ±1))fB

따라서, 계측 오차는 하기 수학식 3과 같다.

종래예에 있어서, 측정 주파수 정밀도를 높이기 위해서는 상기 수학식 3보다, 측정 파동수(M)를 크게 하여 카운트 파동수(N)를 크게 하거나, 또는 파동수 측정 회로(3)가 카운트하는 기준 클록(Cb)의 주파수(fB)를 높게 하여 카운트 파동수(N)를 크게 하는 것을 생각할 수 있다. 그러나, 측정 파동수(M)를 크게 하면 측정 시간이 길어진다.

전술한 바와 같이, 필터에 계단 신호를 입력하여 거기에서 출력되는 출력 파형의 주파수를 측정하는 경우, 출력 신호는 단시간에 감쇠하기 때문에 측정 시간이 길어지는 것은 바람직하지 못하다. 또한, 기준 클록을 높게 하면, 소비 전류의 증대를 생각할 수 있고, 또한 기준 클록은 반도체 집적 회로를 사용하는 형편상 임의로 설정할 수 없는 경우가 많기 때문에 함부로 높게 설정하는 것이 불가능하다.

그래서, 본 발명의 목적은 측정 시간이 짧아도 주파수 측정 정밀도를 높일 수 있는 주파수 측정 회로를 제공하는 것에 있다.

또한, 본 발명의 다른 목적은 기준 클록 주파수를 높게 하지 않고서, 주파수측정 정밀도를 높일 수 있는 주파수 측정 회로를 제공하는 것에 있다.

상기 목적을 달성하기 위해서, 본 발명의 하나의 측면은 입력 신호의 소정 파동수를 갖는 카운트 기간에 있어서, 기준 클록을 카운트하는 주파수 측정 유닛을 복수개 설치하고, 각 주파수 측정 유닛은 각각의 카운트 기간을 어긋나게 하여 기준 클록을 카운트하는 것을 특징으로 하는 주파수 측정 회로이다. 또, 복수의 주파수 측정 유닛의 카운트수를 가산하는 가산기가 설치된다. 카운트 기간을 어긋나게 함으로써, 하나의 주파수 측정 유닛에 있어서, 입력 신호와 기준 클록의 위상이 카운트 개시와 종료시에 일치할지라도, 다른 주파수 측정 유닛에서도 일치할 가능성은 거의 없다. 따라서, 이 가산된 카운트수를 이용함으로써, 높은 정밀도의 주파수 측정이 가능하게 된다. 또한, 카운트 기간을 어긋나게 한 것만으로 서로 중첩되도록 함으로써, 총 측정 기간을 길게 할 필요는 없다.

상기 목적을 달성하기 위해서, 본 발명의 제2 측면은 입력 신호의 주파수를 측정하는 주파수 측정 회로에 있어서,

상기 입력 신호의 소정 파동수를 갖는 제1 카운트 기간에 기준 클록을 카운트하는 제1 주파수 측정 유닛과,

상기 입력 신호의 소정 파동수를 갖는 제2 카운트 기간에 기준 클록을 카운트하는 제2 주파수 측정 유닛 및

상기 제1 및 제2 주파수 측정 유닛의 카운트수를 가산하는 가산기를 구비하며,

상기 제1 및 제2 카운트 기간이 서로 시프트하여 겹치고 있는 것을 특징으로 한다.

상기 제1 및 제2 주파수 측정 유닛은 필요에 따라 3 유닛 이상으로 하여도 된다. 그 경우, 각각의 카운트 기간도 서로 어긋나 있는 것이 바람직하다.

상기 목적을 달성하기 위해서, 본 발명의 제3 측면은 입력 신호의 주파수를 측정하는 주파수 측정 회로에 있어서,

상기 입력 신호의 소정 파동수를 갖는 카운트 기간에 기준 클록을 카운트하는 주파수 측정 유닛을 구비하며, 상기 주파수 측정 유닛은 상기 카운트 기간의 개시시와 종료시의 카운트의 가중치를 다른 때보다 낮게 하여 상기 카운트를 하는 것을 특징으로 한다.

제3 측면의 경우는 주파수 측정 유닛을 복수개 설치하는 일없이 고정밀도로 주파수 측정을 가능하게 한다.

도 1은 실시 형태의 원리도.

도 2는 제1 실시 형태예에 따른 주파수 측정 회로의 구성도.

도 3은 제1 실시 형태예에 따른 주파수 측정 회로의 동작 파형도.

도 4는 입력 신호와 기준 클록의 주기가 7:3인 경우의 예를 도시한 동작 파형도.

도 5는 입력 신호와 기준 클록의 주기가 3:1인 경우의 예를 도시한 동작 파형도.

도 6은 제2 실시 형태예에 따른 주파수 측정 회로의 구성도.

도 7은 제2 실시 형태예에 따른 주파수 측정 회로의 동작 파형도.

도 8은 가중 파동수 측정 회로의 구성도.

도 9는 주파수 측정 회로의 응용예인 필터 특성 조정 회로의 구성도.

도 10은 도 9의 필터 특성 조정 회로의 동작 파형도.

도 11은 종래의 주파수 측정 회로의 구성도.

도 12는 종래의 주파수 측정 회로의 동작 파형도.

이하, 도면을 참조하여 본 발명의 실시 형태예를 설명한다. 그러나, 이러한 실시 형태예가 본 발명의 기술적 범위를 한정하는 것은 아니다.

도 1은 본 실시 형태의 원리도이다. 도 1의 원리도에 따르면, 주파수 측정 회로는 복수의 주파수 측정 유닛(10, 20 …K0)을 구비한다. 주파수 측정 유닛(10)은 종래예와 마찬가지로 입력 신호(Cin)를 파동수 측정 기능을 갖는 셀렉트 신호 생성 회로(11)에 입력하고, 특정 파동수(=M)인 동안 셀렉터 회로(12)를 통과 상태로 하는 셀렉트 신호(SEL1)를 생성한다. 그리고, 기준 클록 파동수 측정 회로(13)로 셀렉터 회로(12)를 통과해 온 기준 클록(Cb)의 파동수를 카운트한다. 다른 주파수 측정 유닛도 동일한 구성이다. 단, 각 주파수 측정 유닛의 카운트 기간은 각각 어긋나 있어 일부 중첩된다. 따라서, 각 유닛의 카운트의 개시와 종료 시간은 다르다.

여기서, 카운트 기간의 측정 파동수를 M이라고 하면, 셀렉트 신호 생성 회로(11)가 입력 신호(Cin)의 상승 엣지 또는 하강 엣지, 또는 상승과 하강 엣지에 동기하여 이들 엣지수 M을 카운트하는 기간 동안 셀렉트 신호를 H 레벨로 한다. 그 결과, 입력 신호의 파동수(M)의 기간 동안 기준 클록(Cb)은 기준 클록 파동수 측정 회로(13)에 의해 카운트된다. 이 파동수 측정 회로(13)는 기준 클록(Cb)의 상승 또 는 하강 엣지, 또는 상승 및 하강 엣지를 카운트한다. 즉, 셀렉터 신호 생성 회로(11)는 입력 신호(Cin)의 주기(tm)에 동기하여 동작하고, 기준 클록 파동수 측정 회로(13)는 기준 클록(Cb)의 주기(tB)에 동기하여 동작한다. 그 경우, 각 주파수 유닛(10, 20, K0)으로 측정되는 주파수(fm)는, 기준 클록(Cb)의 주파수를 fB라고 하면 하기 수학식 4가 된다.

fm = (M/N)fB

본 실시 형태에서는 주파수 측정 유닛을 복수개 설치하고, 각각의 측정 개시 시각을 입력 신호(Cin)의 1주기 tm(또는 복수 주기)분 어긋나게 하는 구성을 취한다. 여기서, 셀렉트 신호 생성 회로(11)와 기준 클록 파동수 측정 회로(13)의 동작 주기(tm, tB)가 딱 떨어지게 나누어질 수 없는 관계에 있는 경우, 제1 주파수 측정 유닛(10)에서의 입력 신호(Cin)[주파수(fm)] 및 기준 클록(Cb)[주파수(fB)]의 위상 관계와, 제2 주파수 측정 유닛(20)에서의 입력 신호(Cin)[주파수(fm)] 및 기준 클록(Cb)[주파수(fB)]의 위상 관계가 서로 어긋나게 된다. 따라서, 혹시 제1 주파수 측정 유닛(10)에서의 측정 개시 또는 종료 시각에 입력 신호(Cin)와 기준 클록(Cb)의 엣지 타이밍이 일치할지라도 제2 주파수 측정 유닛(20)에서는 그 엣지 타이밍이 일치하지 않게 된다.

따라서, 복수개(=K) 존재하는 모든 주파수 측정 유닛에 있어서, 입력 신호(Cin)[주파수(fm)]와 기준 클록(Cb)[주파수(fB)]의 위상 관계가 다를 경우, 어떤 유닛에서는 위상이 일치하여도, 다른 K-1개의 유닛에서는 위상이 일치하지 않게 된다. 즉, K-1개의 유닛에서는 기준 클록의 카운트 미스가 발생하지 않는다. 도 1에 도시된 바와 같이, 각 유닛의 카운트수가 연산기(14)에서 가산되고, 그 합계 카운트수에 따라 입력 신호의 주파수가 측정된다.

상기 경우에서 주파수 측정 오차는 하기 수학식 5와 같다.

즉, 상기 수학식 3과 5를 비교하면, 본 실시 형태는 종래 방식에 대하여 주파수 측정 오차가 (N+1)/(KN+1)배로 감소하는 것을 이해할 수 있다.

도 2는 제1 실시 형태예에 따른 주파수 측정 회로의 구성도이다. 도 3은 그 동작 파형도이다. 이 예는 도 1의 원리도에 있어서, 주파수 측정 유닛수를 K=2로 한 예이다. 그리고, 카운트 기간의 파동수를 M, 셀렉트 신호 생성 회로(11, 21) 및 기준 클록 파동수 측정 회로(13, 23)는 모두 입력의 상승 엣지에 동기하여 동작한다. 즉, 셀렉트 신호는 입력 신호(Cin)의 상승 엣지로부터 M번째의 상승 엣지까지의 기간에 H 레벨로 된다. 또한, 기준 클록(Cb)의 상승 엣지수가 파동수로서 카운트된다.

도 3에 도시된 바와 같이, 이 실시 형태예에서는 입력 신호(Cin)와 기준 클록(Cb)의 주기 tm과 tB의 관계가 tm:tB=3.5:1이다. 따라서, 도 3의 시간 t0, t2, t4 …(짝수 파형일 때)에서 입력 신호(Cin)와 기준 클록(Cb)의 위상(상승 엣지, 0°)이 일치한다. 단, 시간 t1, t3, t5 …(홀수 파형일 때)에서는 입력 신호(Cin)와 기준 클록(Cb)의 위상이 일치하지 않는다.

제1 리셋 신호(Rst1)는 제1 주파수 측정 유닛(10)의 셀렉트 신호 생성 회로(11)와 기준 클록 파동수 측정 회로(13)에 부여된다. 또한, 제1 리셋 신호(Rst1)는 추가로 제2 주파수 측정 유닛(20)의 기준 클록 파동수 측정 회로(23)에 부여되어도 좋다. 이 리셋 신호(Rst1)에 응답하여 셀렉트 신호 생성 회로(11)는 다음 입력 신호(Cin)의 상승 엣지(t0)에서부터 M개의 상승 엣지를 카운트하고, 시간 tM까지의 동안에, H 레벨의 셀렉트 신호(SE12)를 생성한다. 셀렉트 신호(SEL1)에 응답하여 셀렉트 회로(12)는 기준 클록(Cb)의 통과를 허가하고 기준 클록 파동수 측정 회로(13)에 기준 클록(Cb)을 공급한다.

제1 리셋 신호(Rst1)에 응답하여 카운트수가 리셋되어 있던 기준 클록 파동수 측정 회로(13)는 기준 클록(Cb)의 상승 엣지수(파동수)를 카운트한다.

한편, 셀렉트 신호 생성 회로(11)는 제1 리셋 신호(Rst1)에 응답하여 입력 신호(Cin)의 다음 상승 엣지(t0)에 동기하여 제2 리셋 신호(Rst2)를 생성한다. 이 제2 리셋 신호(Rst2)에 응답하여 다음 입력 신호(Cin)의 상승 엣지(t1)에서부터 M 개의 상승 엣지를 카운트하여 시간 tM+1까지의 기간 동안, H 레벨의 셀렉트 신호(SEL2)를 생성한다. 이 셀렉트 신호(SEL2)에 응답하여 제2 주파수 측정 유닛내의 기준 클록 파동수 측정 회로(23)가 기준 클록(Cb)의 상승 엣지를 카운트한다.

그리고, 양 유닛(10, 20)의 카운트수가 가산기(14)에 의해 가산되고, 가산된 카운트수가 주파수 측정 결과(OUT)로서 출력된다. 이 카운트수를 2M으로 나누어 역수를 취함으로써 입력 신호(Cin)의 주파수를 구할 수 있다.

그런데, 제1 주파수 측정 유닛(10)에서는, 카운트 기간의 개시 t0과 종료 tM에서 입력 신호(Cin) 및 기준 클록(Cb)의 위상이 일치하고 양 상승 엣지의 타이밍이 일치하고 있다. 따라서, 기준 클록의 파동수 측정의 개시점과 종료점에서 카운트 오차를 일으킬 가능성이 있다. 즉, 입력 신호의 M 주기 동안에, 카운트수가 N이 되는 경우와 N ±1이 되는 경우가 있다.

그런데, 제2 주파수 측정 유닛(20)에서는, 카운트 기간이 제1 유닛의 카운트 기간으로부터 입력 신호의 1주기분 어긋나 있다. 따라서, 입력 신호와 기준 클록의 주기 또는 주파수가 딱 떨어지지 않는 관계에 있는 경우 제2 유닛(20)의 카운트 기간의 최초 t1과 종료 tM+1에서 입력 신호와 기준 클록의 상승 엣지가 일치하는 일은 없다. 따라서, 제2 주파수 측정 유닛(20)에서는 카운트 오차가 생길 가능성이 없고, 입력 신호의 M 주기의 기간에 따른 기준 클록의 파동수의 카운트수는 N이 된다.

제1 및 제2 주파수 측정 유닛이 구한 카운트수를 가산한 합계 카운트수는 도 3에 도시된 바와 같이, 2N, 2N-1 또는 2N+1 중 어느 하나이다. 따라서, 올바른 카운트수 2N에 대하여 잘못된 카운트수 2N ±1이 되는 경우가 존재하기 때문에, 주파수 측정 오차 Δf는 하기 수학식 6이 된다.

즉, 종래예에 비하여 주파수 측정 오차는 (N+1)/(2N+1)배가 되는 것을 이해할 수 있다.

상기 실시 형태예에 있어서, 수학식 5와 수학식 6에서 알 수 있는 바와 같이, 주파수 측정 유닛의 수를 늘림으로써 수학식 5의 K를 크게 할 수 있고, 주파수 측정 오차를 작게 할 수 있다. 단, 단순히 주파수 측정 유닛의 수를 늘리는 것만으로는 집적 회로 규모의 증대를 초래할 뿐이며 바람직하지 못하다. 그래서, 최소의 주파수 측정 오차를 얻을 수 있는 최소 규모의 주파수 측정 회로에 대해서 설명한다.

도 4는 입력 신호와 기준 클록의 주기가 7:3인 경우의 예를 도시한 동작 파형도이다. 입력 신호(Cin)와 기준 클록(Cb)의 주기가 tm:tB=7:3인 경우는 도 4에 도시된 바와 같이, 시간 t0에서 양 클록의 상승 엣지가 일치한다고 하면, 입력 신호의 3주기 후의 시간 t3에서 재차 상승 엣지가 일치하게 된다. 그리고, 시간 t3 이후는 이 입력 신호의 3주기의 관계가 단순히 반복된다.

이러한 경우에 카운트 기간은, 예컨대 시간 t0에서 t3까지의 T1과, 그 다음 에 1주기 지연된 시간 t1에서 t4까지의 T2와, 그리고, 1주기 더 지연된 시간 t2에서부터의 T3으로 설정함으로써 최소의 오차를 실현할 수 있다. 즉, 카운트 기간 T1에서는 카운트 오차가 생길 가능성이 있어도, 카운트 기간 T2, T3에서는 카운트 오차가 생기지 않는다. 그리고, 시간 t3에서 시작되는 카운트 기간 T4는 재차 카운트 오차가 생길 가능성이 있다.

따라서, 카운트 기간 T1과 T2의 2개의 주파수 측정 유닛을 설치하는 것보다도, 카운트 기간 T1, T2, T3의 3개의 주파수 측정 유닛을 설치하는 편이 상기 수학식 4의 K의 값으로부터, 보다 작은 측정 오차가 되는 것을 이해할 수 있다. 단, 카운트 기간 T4를 갖는 주파수 측정 유닛을 추가하면, 2개의 유닛에서 카운트 오차가 생길 가능성이 있게 되고, 2개의 주파수 측정 유닛을 갖는 경우와 동일한 측정 오차가 된다.

즉, 도 4의 tm:tB=7:3인 경우는, 적어도 3개의 주파수 측정 유닛을 설치함으로써 측정 오차를 최소로 할 수 있다. 달리 말하면, 3N개(N은 양의 정수)의 주파수 측정 유닛을 갖는 경우에 이 최소의 측정 오차를 유지할 수 있다. 단, 6 유닛, 9 유닛으로 측정 유닛을 늘리면, 회로 규모의 증대와 함께 소비 전력의 증대를 초래할 뿐이며 바람직하지 못하다.

그래서, 입력 신호의 주기 tm과 기준 클록의 주기 tB에 대하여, 주파수 측정 유닛이 적어도 tm과 tB의 최소 공배수를 tm으로 나눈 수만큼 설치되는 것이 최소의 측정 오차 또는 최대의 측정 정밀도로 하는 요건이다. 또는, tm과 tB의 최소 공배수를 tm으로 나눈 수의 정수배의 유닛수로 하여도 최소 오차를 유지할 수 있다.

따라서, 본 실시 형태예의 주파수 측정 회로가 대상으로 하는 입력 신호와 기준 클록의 주기에 따라, 전술한 최소 오차가 실현되는 주파수 측정 유닛수로 하는 것이 바람직하다.

도 5는 입력 신호와 기준 클록의 주기가 3:1인 경우의 예를 도시한 동작 파형도이다. 입력 신호(Cin)와 기준 클록(Cb)의 주기가 tm:tB=3:1인 경우는 주기가 딱 떨어지게 나누어지는 관계가 되기 때문에, 도 5에 도시된 바와 같이, 시간 t0에서 양 클록의 상승 엣지가 일치한다고 하면, 입력 신호의 상승 엣지마다 기준 클록의 상승 엣지와 일치하게 된다. 따라서, 카운트 기간을 시간 t0에서 t1까지로, 시간 t1에서 t2까지로 어긋나게 하여도 어느 쪽 측정 유닛에서도 카운트 오차가 발생할 가능성이 있다.

따라서, 도 5와 같은 예의 경우는, 입력 신호(Cin)의 상승 엣지와 하강 엣지의 양쪽을 이용하여 셀렉트 신호를 생성한다. 즉, 제1 측정 유닛내의 셀렉트 신호 생성 회로는 시간 t0에서 t1까지의 제1 카운트 기간 T1에서 H 레벨이 되는 셀렉트 신호를 생성한다. 또한, 제2 측정 유닛내의 셀렉트 신호 생성 회로는 시간 t0.5에서 t1.5까지의 제2 카운트 기간 T2에서 H 레벨이 되는 셀렉트 신호를 생성한다. 즉, 입력 신호(Cin)의 주기를 tm/2로 설정함으로써 그 재설정한 주기 tm/2와 기준 클록(Cb)의 주기 tB는 tm:tB=1.5:1로 딱 떨어지는 관계가 되지 않기 때문에, 시간 t0.5에서는 기준 클록의 상승 엣지가 일치하는 일은 없다.

이와 같이, 도 5와 같은 입력 신호와 기준 클록과의 관계에 있는 경우는, 입력 신호의 양쪽 엣지를 이용함으로써 양 클록의 주기를 딱 떨어지지 않는 관계로 하여 복수의 카운트 주기를 이용한 오차 정밀도가 낮은 주파수 측정 회로를 실현할 수 있다.

또한, 도 4의 경우에, 기준 클록(Cb)의 상승 엣지와 하강 엣지의 양쪽을 기준 클록 파동수 측정 회로(13, 23)가 카운트하는 것도 가능하다. 그 이유는, 도 3의 경우와 달리 시간 t1과 t2에서, 기준 클록의 하강 엣지가 입력 신호의 상승 엣지에 일치하지 않기 때문이다. 기준 클록의 양 엣지를 카운트하는 경우는, 동일한 카운트 기간에 있어서, 카운트수를 2배로 할 수 있고, 오차를 보다 작게 할 수 있다.

입력 신호나 기준 클록의 양 엣지를 이용하는 경우는, 상기 정의한 주기 tm, tB는 반주기로 대체된다. 따라서, 도 5의 경우는 입력 신호의 반주기 tm과 기준 클록의 주기 tB의 관계로부터, 최소 정밀도가 되는 경우의 측정 유닛의 수가 특정된다.

도 6은 제2 실시 형태예에 따른 주파수 측정 회로의 구성도이다. 제2 실시 형태예에서는 제1 실시 형태예와 같이 복수의 주파수 측정 유닛을 설치하는 것이 아니라 단일 주파수 측정 유닛을 갖는다. 그리고, 카운트 기간의 개시시와 종료시의 카운트의 가중치를 다른 때보다 낮게 하여 카운트함으로써 실질적으로 복수의 어긋난 카운트 기간에서 기준 클록의 파동수를 카운트하는 경우와 동일한 결과를 얻을 수 있다.

도 6에 도시된 주파수 측정 회로에서는 입력 신호(Cin)가 공급되고, 그 파동수를 측정하는 입력 신호 파동수 측정 회로(16)가 설치된다. 이 입력 신호 파동수 측정 회로(16)는 리셋 신호(Rst)에 응답하여 입력 신호(Cin)의 파동수를 카운트하고, 그 카운트값을 파동수 측정 결과 신호(S16)로서 출력한다. 셀렉트 신호 생성기(17)는 그 파동수 측정 결과 신호(S16)에 응답하여 카운트 1에서 소정의 카운트(예컨대 M+1)까지의 동안, 셀렉트 신호(SEL)를 H 레벨로 한다. 셀렉트 회로(12)는 셀렉트 신호(SEL)가 H 레벨인 동안 기준 클록(Cb)을 통과시켜 가중 파동수 측정 회로(15)에 그 기준 클록을 공급한다.

가중 파동수 측정 회로(15)는 파동수 측정 결과 신호(S16)에 따른 가중치로, 기준 클록(Cb)의 파동수를 카운트한다. 그 가중치는 카운트 개시시와 카운트 종료시의 가중치가 그 이외일 때의 가중치보다 작게 설정된다.

도 7은 제2 실시 형태예에 따른 주파수 측정 회로의 동작 파형도이다. 이 예도 기준 클록(Cb)의 상승 엣지가 입력 신호(Cin)의 상승 엣지 가운데 시간 t0, t2, t4 …에서 일치하는 예이다. 그리고, 카운트 기간은 시간 t0에서 시간 tM+1의 M+1 주기의 기간이다.

전술한 바와 같이, 입력 신호 파동수 측정 회로(16)는 리셋 신호(Rst)에 응답하여 입력 신호(Cin)의 파동수를 카운트하기 시작한다. 따라서, 시간 t0에서 카운트값 S16은 「1」로, 시간 t1에서 카운트값 S16은 「2」로 하도록, 카운트값 S16이 증대한다. 시간 t0에서부터 셀렉터 신호(SEL)가 H 레벨이 되기 때문에, 기준 클록(Cb)이 시간 tO에서부터 가중 파동수 측정 회로(15)에 공급되기 시작된다.

가중 파동수 측정 회로(15)는 파동수 측정 결과 신호(카운트값) S16에 기초하여 카운트하는 가중치를 변경한다. 도 7에 도시된 바와 같이, 시간 t0의 주기에 서는 가중치를 1로 하여 카운트하고, 시간 t1의 주기에서부터 시간 tM의 주기까지는 가중치를 2로 하여 카운트하며, 더욱이 시간 tM+1의 주기에서는 재차 가중치를 1로 하여 카운트한다. 그 결과, 가중 파동수 측정 회로(15)는 시간 t0에서 tM까지의 카운트 기간에 기준 클록의 파동수를 카운트한 값과, 시간 t1에서 tM+1까지의 카운트 기간에 기준 클록의 파동수를 카운트한 값을 합계한 값을 카운트하게 된다. 즉, 도 2에 도시된 제1 실시 형태예와 동일한 카운트 결과가 된다.

도 8은 가중 파동수 측정 회로의 구성도이다. 도 8의 가중 파동수 측정 회로(15)는 가산기(100)와, 그 출력을 기준 클록(Cb)에 동기하여 유지하는 카운트 레지스터(102)와, 가산기(100)의 한쪽 입력에 가중치(S1O4)를 공급하는 가중치 발생 회로(104)를 갖는다. 카운트 레지스터(102)의 출력(OUT)은 가산기(100)의 다른 쪽 입력에 공급된다. 가중치 발생 회로(104)는 공급되는 파동수 측정 결과 신호(S16)에 따라 가중치(S104)를 생성한다. 가중치는 도 7에서 설명한 바와 같이, 예컨대 카운트 기간의 개시시에 최소치인 1로 하고, 그 후 파동수 측정 결과 S16이 2∼M인 동안은 2로 하며, 카운트 기간의 최후의 주기에서 최소치인 1로 한다. 혹은, 1, 2, 3, 3 …3, 2, 1이 되도록 할 수도 있다. 이 경우는 도 1에 있어서 K=3으로 한 경우와 같아진다.

도 8의 가중 파동수 측정 회로는 기준 클록(Cb)에 동기하여 가산기(100)가 가중치(S104)를 카운트 레지스터(102)내의 카운트값에 가산한다. 그 가산한 값이 카운트 레지스터(102)에 유지된다.

도 7에 도시된 바와 같이, 제2 실시 형태예에서는, 시간 t0과 tM에서, 입력 신호와 기준 클록의 상승 엣지가 일치하는 경우에도, 시간 t0에서 카운트 미스가 생겨 카운트 오차가 -1이 될 가능성이 있고, 또한, 시간 tM에서 가중치가 2 또는 1이 되므로 카운트 오차가 +1이 될 가능성이 있기 때문에, 카운트값은 2N, 2N-1, 또는 2N+1 중 어느 하나가 된다. 따라서, 오차 정밀도는 상기 수학식 6과 같아진다.

그런데, 제1 실시 형태예에서, 주파수 측정 유닛을, 입력 신호와 기준 클록의 주기의 최소 공배수를 입력 신호의 주기로 나눈 수로 함으로써 최소의 오차로 할 수 있는 것을 설명하였다. 제2 실시 형태예에서는, 가중치의 설정을 바꿈으로써 실질적으로 도 1의 주파수 측정 유닛의 수를 변경 설정할 수 있다. 예컨대, 외부로부터의 설정 신호(S105)에 의해 가중치를

(1) 1, 2, 2 …2, 1로 하면, K=2

(2) 1, 2, 3, 3 …3, 2, 1로 하면, K=3

(3) 1, 2, 3 …L, L …L …3, 2, 1로 하면, K=L

의 주파수 측정 유닛을 설치한 경우와 동일한 측정 결과를 얻을 수 있다. 따라서, 이러한 가중치의 설정을 외부로부터 행할 수 있도록 하면, 범용의 주파수 측정 회로를 실현할 수 있다.

따라서, 입력 신호의 주기 tm과 기준 클록의 주기 tB에 대하여, 최대의 정밀도를 얻기 위한 가중치는 적어도 tm과 tB의 최소 공배수를 tm으로 나눈 수의 종류만큼 가질 필요가 있다. 즉, 전술한 L 값을 tm과 tB의 최소 공배수를 tm으로 나눈 수로 설정하면 좋다.

전술한 가중치는 반드시 양수일 필요는 없다. 음수도 되며, 그 경우에는 그 절대수가 카운트 개시시와 종료시에 최소치가 되어 서서히 증가 또는 감소하면 된다.

도 9는 주파수 측정 회로의 응용예인 필터 특성 조정 회로의 구성도이다. 도 10은 그 동작 파형도이다. 이 예에서는, 반도체 집적 회로로 구성된 필터 장치(110)의 특성 주파수를 측정하고, 그 주파수를 조정 가능하게 한다. 도 10에서 제어 장치(115)는 특성 주파수 제어 신호(S115A)와, 셀렉터 제어 신호(S115B)와, 계단 제어 신호(S115C)와, 측정 제어 신호(S115D)를 생성한다. 조정 공정에서는, 계단 신호 생성 장치(112)가 도 10에 도시된 계단 신호(S112)를 발생하여 셀렉터 회로(113)를 통해 필터 장치(110)에 공급한다. 계단 신호(S112)에는 넓은 주파수대의 신호가 포함된다. 따라서, 필터 장치(110)의 특성 주파수에 대응한 주파수의 신호가 필터 장치의 출력 신호(OUT)로서 출력된다. 필터 장치(110)가 대역 필터인 경우에 특성 주파수는 그 통과 대역의 중심 주파수이다. 필터 장치(110)를 통과한 응답 파형(OUT)은 도 10에 도시된 바와 같이 단시간에 감쇠하는 신호이다.

응답 파형 주기 측정 장치(114)는 본 실시 형태예의 주파수 측정 장치에 대응한다. 응답 파형 주파수 측정 장치(114)내에는 응답 파형(OUT)과 측정 기준 레벨(Vref)을 비교하여 도 10에 도시된 펄스 신호(PULS)를 생성하는 비교기 기능을 갖는다. 이 펄스 신호(PULS)가 본 실시 형태예의 주파수 측정 장치의 입력 신호로서 공급된다. 그리고, 짧은 기간에서 기준 클록을 카운트함으로써 이 펄스 신호의 주파수(주기)가 측정된다.

응답 파형 주기 측정 장치(114)는 측정 결과(S114)를 제어 장치(115)에 부여 하고, 제어 장치(115)는 측정 결과에 따라 특성 주파수 제어 신호(S115A)를 필터 장치(110)에 공급하여 그 특성 주파수를 조정한다. 조정이 종료되면, 프로세스의 차이나 동작 환경에 따른 특성 주파수차가 제거된다. 그 후에는 셀렉터 장치(113)나 입력 신호(IN)측으로 전환하여 휴대 전화의 수신 신호 등을 필터 장치(110)에 공급하고, 필터 장치(110)의 출력 신호(OUT)를 취득한다. 전술한 응용예는 어디까지나 일례이다.

이상, 본 발명의 보호 범위는 상기 실시 형태예에 한정되는 것이 아니라, 특허 청구범위에 기재된 발명과 그 균등물에까지 미치는 것이다.

이상, 본 발명에 따르면, 주파수 측정 장치에 있어서, 측정 시간을 길게 잡는 일없이 측정 오차를 적게(정밀도 향상)할 수 있다. 또한, 본 발명에 따르면, 주파수 측정 장치에 있어서, 기준 클록의 주파수를 높게 하는 일없이 주파수 측정 정밀도를 향상시킬 수 있다.

Claims

입력 신호의 주파수를 측정하는 주파수 측정 회로에 있어서,

상기 입력 신호의 소정 파동수를 갖는 제1 카운트 기간에 기준 클록을 카운트하는 제1 주파수 측정 유닛과,

상기 입력 신호의 소정 파동수를 갖는 제2 카운트 기간에 기준 클록을 카운트하는 제2 주파수 측정 유닛 및

상기 제1 및 제2 주파수 측정 유닛의 카운트수를 가산하는 가산기

를 구비하며,

상기 제1 및 제2 카운트 기간이 서로 시프트하여 겹치고 있고,

상기 입력 신호가 클록 신호이고, 상기 카운트 기간은 상기 입력 클록 신호의 상승 엣지 또는 하강 엣지에서부터 시작되고 종료하는 것이고,

상기 입력 신호의 소정 파동수는 상기 입력 클록 신호의 상승 엣지수, 하강 엣지수 또는 양 엣지수 중 어느 하나인 것을 특징으로 하는 주파수 측정 회로.
제1항에 있어서, 상기 제1 및 제2 주파수 측정 유닛은 상기 입력 신호의 소정 파동수를 카운트하여 상기 카운트 기간에 셀렉트 신호를 생성하는 셀렉트 신호 생성 회로와, 상기 셀렉트 신호에 응답하여 상기 기준 클록의 공급을 허가하는 셀렉트 회로와, 상기 셀렉트 회로로부터 공급되는 기준 클록을 카운트하는 기준 클록 파동수 측정 회로를 구비한 것을 특징으로 하는 주파수 측정 회로.
제1항에 있어서, 상기 입력 신호의 주기 tm과 상기 기준 클록의 주기 tB에 대하여, 상기 주파수 측정 유닛은 적어도 tm과 tB의 최소 공배수를 tm으로 나눈 수 만큼 설치되는 것을 특징으로 하는 주파수 측정 회로.
삭제
삭제
입력 신호의 주파수를 측정하는 주파수 측정 회로에 있어서,

상기 입력 신호의 소정 파동수를 갖는 카운트 기간에 기준 클록을 카운트하는 주파수 측정 유닛을 구비하며, 상기 주파수 측정 유닛은 상기 카운트 기간의 개시시와 종료시의 카운트의 가중치를 다른 때보다 낮게 하여 상기 카운트를 행하는 것을 특징으로 하는 주파수 측정 회로.