JPH10170614A - 機能テストパターン有効性確認装置 - Google Patents
機能テストパターン有効性確認装置Info
- Publication number
- JPH10170614A JPH10170614A JP8333377A JP33337796A JPH10170614A JP H10170614 A JPH10170614 A JP H10170614A JP 8333377 A JP8333377 A JP 8333377A JP 33337796 A JP33337796 A JP 33337796A JP H10170614 A JPH10170614 A JP H10170614A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test pattern
- lsi
- logic
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 論理ＬＳＩのテストパターンの有効性の確認
を短時間で行える方法を提供する。 【解決手段】 論理回路を基に故障を設定し、故障回路
を生成する（１０１）。正常回路と故障回路をそれぞれ
論理回路書き換え可能なＬＳＩ１０６、１０８に書き込
む（１０３）（１０４）。テストパターンを印加する
（１０７）。正常回路と故障回路を書いた論理回路書き
換え可能なＬＳＩ１０６、１０８の出力信号を比較する
（１０９）。全故障設定を完了したか判定する（１１
２）。
を短時間で行える方法を提供する。 【解決手段】 論理回路を基に故障を設定し、故障回路
を生成する（１０１）。正常回路と故障回路をそれぞれ
論理回路書き換え可能なＬＳＩ１０６、１０８に書き込
む（１０３）（１０４）。テストパターンを印加する
（１０７）。正常回路と故障回路を書いた論理回路書き
換え可能なＬＳＩ１０６、１０８の出力信号を比較する
（１０９）。全故障設定を完了したか判定する（１１
２）。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩの良品選別に
使用するテストパターンの有効性の確認方法に関する。
使用するテストパターンの有効性の確認方法に関する。
【０００２】
【従来の技術】通常、テストパターンの有効性の確認
は、故障シミュレーションを使用して行う。自動生成ツ
ールを使って有効性の高いテストパターンを作成し、故
障シミュレーションを使用しない方法もある。しかし、
自動生成ツールを論理ＬＳＩの全回路に適用した場合
は、チップ面積が約２０％増加し、回路内部の遅延時間
も増大するのが一般である。このため、大規模・超高速
の論理ＬＳＩには、一部の回路だけに自動生成ツールを
適用するか、あるいは全く適用しない。人手作成のテス
トパターンの有効性を故障シミュレーションで確認する
ことは、必要不可欠である。
は、故障シミュレーションを使用して行う。自動生成ツ
ールを使って有効性の高いテストパターンを作成し、故
障シミュレーションを使用しない方法もある。しかし、
自動生成ツールを論理ＬＳＩの全回路に適用した場合
は、チップ面積が約２０％増加し、回路内部の遅延時間
も増大するのが一般である。このため、大規模・超高速
の論理ＬＳＩには、一部の回路だけに自動生成ツールを
適用するか、あるいは全く適用しない。人手作成のテス
トパターンの有効性を故障シミュレーションで確認する
ことは、必要不可欠である。
【０００３】一般に使われている故障シミュレーション
は、ソフトウェアで実現したものが大半である。常に、
正常回路と故障回路について同時にシミュレーションす
るため、論理シミュレーションに比べ膨大な処理時間と
リソースを必要とする。ハードウェアで実現した故障シ
ミュレータは、ソフトウェアのものよりは高速処理可能
であるが、本発明の様な論理回路書き換え可能なＬＳＩ
（以下ＲＷ ＬＳＩ）を使ってはいない。
は、ソフトウェアで実現したものが大半である。常に、
正常回路と故障回路について同時にシミュレーションす
るため、論理シミュレーションに比べ膨大な処理時間と
リソースを必要とする。ハードウェアで実現した故障シ
ミュレータは、ソフトウェアのものよりは高速処理可能
であるが、本発明の様な論理回路書き換え可能なＬＳＩ
（以下ＲＷ ＬＳＩ）を使ってはいない。
【０００４】
【発明が解決しようとする課題】一般に、故障シミュレ
ータを使ったテストパターンの有効性確認は、同じテス
トパターンを使った論理シミュレーションより数倍以上
のリソースと処理時間が必要である。発明者は、故障シ
ミュレータの処理時間を短縮できるテストパターンの有
効性確認装置を考えた。
ータを使ったテストパターンの有効性確認は、同じテス
トパターンを使った論理シミュレーションより数倍以上
のリソースと処理時間が必要である。発明者は、故障シ
ミュレータの処理時間を短縮できるテストパターンの有
効性確認装置を考えた。
【０００５】本発明の目的は短時間でテストパターンの
有効性を確認できる装置を提供することにある。
有効性を確認できる装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、正常回路を書
き込んだＲＷ ＬＳＩと故障回路を書き込んだＲＷＬＳ
Ｉの出力信号を比較してテストパターン有効性を確認す
る装置が提供される。
き込んだＲＷ ＬＳＩと故障回路を書き込んだＲＷＬＳ
Ｉの出力信号を比較してテストパターン有効性を確認す
る装置が提供される。
【０００７】本発明によれば、正常回路を書いたＲＷ
ＬＳＩと故障回路を書いたＲＷ ＬＳＩの両方に確認し
たいテストパターンを同時に印加して、それぞれが出力
した信号を比較することにより、書き込んだ故障を発見
できるテストパターンか否かを短時間で判定できる。故
障を発見できるテストパターンならばそれぞれが出力し
た信号に不一致が生じる。
ＬＳＩと故障回路を書いたＲＷ ＬＳＩの両方に確認し
たいテストパターンを同時に印加して、それぞれが出力
した信号を比較することにより、書き込んだ故障を発見
できるテストパターンか否かを短時間で判定できる。故
障を発見できるテストパターンならばそれぞれが出力し
た信号に不一致が生じる。
【０００８】さらに、本発明によれば故障回路を書き込
むＲＷ ＬＳＩの数を増やせば、同時に複数の故障につ
いて、故障を発見できるテストパターンか否かを短時間
で判定できる。
むＲＷ ＬＳＩの数を増やせば、同時に複数の故障につ
いて、故障を発見できるテストパターンか否かを短時間
で判定できる。
【０００９】
【発明の実施の形態】図１は本発明のテストパターン有
効性確認装置の一実施例をフローチャートで示してい
る。テストパターンの有効性を確認する対象の論理ＬＳ
Ｉの論理回路１００を正常回路書き込み装置１０３でＲ
Ｗ ＬＳＩ１０６に書き込む。故障設定機能１０１にテ
ストパターンの有効性を確認する対象の論理ＬＳＩの論
理回路１００を入力し、回路の一部に故障を設定する。
故障設定機能１０１で故障を設定した故障回路１０２を
故障回路書き込み装置１０４でＲＷ ＬＳＩ１０８に書
き込む。テストパターン１０５は、テストパターン印加
装置１０７に入力して、正常回路を書いたＲＷ ＬＳＩ
１０６と故障回路を書いたＲＷ ＬＳＩ１０８に同時に
印加する。正常回路を書いたＲＷ ＬＳＩ１０６と故障
回路を書いたＲＷ ＬＳＩ１０８とを同時に、全く同じ
テストパターン１０５で動作させた結果が、正常回路を
書いたＲＷ ＬＳＩ１０６の出力ピンと故障回路を書い
たＲＷ ＬＳＩ１０８の出力ピンに出力される。出力信
号比較１０９は、正常回路を書いたＲＷ ＬＳＩ１０６
の出力信号と故障回路を書いたＲＷ ＬＳＩ１０８の出
力信号とを比較する。故障を発見できるテストパターン
１０５ならば、正常回路を書いたＲＷＬＳＩ１０６の出
力信号値と故障回路を書いたＲＷ ＬＳＩ１０８の出力
信号値とは不一致になる。出力信号比較結果記録１１０
は、正常回路を書いたＲＷ ＬＳＩ１０６の出力信号と
故障回路を書いたＲＷ ＬＳＩ１０８の出力信号とを比
較した結果を、出力信号比較結果１１１に書き込む。出
力信号比較結果記録１１０が終了したら、対象の論理Ｌ
ＳＩの論理回路１００の故障を全て設定したか判定する
（１１２）。判定１１２の結果、全故障終了の場合は、
出力信号比較結果１１１を基に出力信号比較結果集計１
１３を行い対象のテストパターン１０５について有効性
の確認を終了する。判定１１２の結果、全故障について
終了していない場合は、別の故障を論理回路１００に設
定するために、故障設定機能１０１を再度実行する。
効性確認装置の一実施例をフローチャートで示してい
る。テストパターンの有効性を確認する対象の論理ＬＳ
Ｉの論理回路１００を正常回路書き込み装置１０３でＲ
Ｗ ＬＳＩ１０６に書き込む。故障設定機能１０１にテ
ストパターンの有効性を確認する対象の論理ＬＳＩの論
理回路１００を入力し、回路の一部に故障を設定する。
故障設定機能１０１で故障を設定した故障回路１０２を
故障回路書き込み装置１０４でＲＷ ＬＳＩ１０８に書
き込む。テストパターン１０５は、テストパターン印加
装置１０７に入力して、正常回路を書いたＲＷ ＬＳＩ
１０６と故障回路を書いたＲＷ ＬＳＩ１０８に同時に
印加する。正常回路を書いたＲＷ ＬＳＩ１０６と故障
回路を書いたＲＷ ＬＳＩ１０８とを同時に、全く同じ
テストパターン１０５で動作させた結果が、正常回路を
書いたＲＷ ＬＳＩ１０６の出力ピンと故障回路を書い
たＲＷ ＬＳＩ１０８の出力ピンに出力される。出力信
号比較１０９は、正常回路を書いたＲＷ ＬＳＩ１０６
の出力信号と故障回路を書いたＲＷ ＬＳＩ１０８の出
力信号とを比較する。故障を発見できるテストパターン
１０５ならば、正常回路を書いたＲＷＬＳＩ１０６の出
力信号値と故障回路を書いたＲＷ ＬＳＩ１０８の出力
信号値とは不一致になる。出力信号比較結果記録１１０
は、正常回路を書いたＲＷ ＬＳＩ１０６の出力信号と
故障回路を書いたＲＷ ＬＳＩ１０８の出力信号とを比
較した結果を、出力信号比較結果１１１に書き込む。出
力信号比較結果記録１１０が終了したら、対象の論理Ｌ
ＳＩの論理回路１００の故障を全て設定したか判定する
（１１２）。判定１１２の結果、全故障終了の場合は、
出力信号比較結果１１１を基に出力信号比較結果集計１
１３を行い対象のテストパターン１０５について有効性
の確認を終了する。判定１１２の結果、全故障について
終了していない場合は、別の故障を論理回路１００に設
定するために、故障設定機能１０１を再度実行する。
【００１０】図２は、図１の故障設定１０１の一実施例
について説明している。故障設定機能１０１にテストパ
ターンの有効性を確認する対象の論理ＬＳＩの論理回路
１００を入力する。論理回路１００を構成する各素子
（２０１〜２１５）の入力ピン、出力ピンそれぞれに
は、電源ショート、グランドショートの故障を設定出来
る。故障設定機能１０１は、１回処理する毎に一つの故
障だけを設定し、故障回路２００−１を作成する。故障
回路１００−１は、素子２０１の入力ピン２１６を電源
に短絡２１７させている。故障設定１０１を繰り返し行
う場合は、一度設定した故障以外の故障を逐次設定す
る。これによって、対象の論理ＬＳＩの論理回路１００
で想定できる故障を網羅する。
について説明している。故障設定機能１０１にテストパ
ターンの有効性を確認する対象の論理ＬＳＩの論理回路
１００を入力する。論理回路１００を構成する各素子
（２０１〜２１５）の入力ピン、出力ピンそれぞれに
は、電源ショート、グランドショートの故障を設定出来
る。故障設定機能１０１は、１回処理する毎に一つの故
障だけを設定し、故障回路２００−１を作成する。故障
回路１００−１は、素子２０１の入力ピン２１６を電源
に短絡２１７させている。故障設定１０１を繰り返し行
う場合は、一度設定した故障以外の故障を逐次設定す
る。これによって、対象の論理ＬＳＩの論理回路１００
で想定できる故障を網羅する。
【００１１】上述の例では、故障回路を書き込むＲＷ
ＬＳＩ１０８は１個しか使っていない。このため、Ｎ個
の故障を想定できる論理回路１００については、故障設
定１０１、故障回路書き込み１０４、出力信号比較１０
９、出力信号比較結果記録１１０および全故障終了判定
１１２の各処理はＮ回行う必要がある。図３に、故障回
路を書き込むＲＷ ＬＳＩを２個以上にした一実施例を
示す故障回路を書き込むＲＷ ＬＳＩ１０８の他に、Ｒ
Ｗ ＬＳＩ３０８を用意する。また、ＲＷ ＬＳＩ１０８
とＲＷ ＬＳＩ３０８の処理系統を独立にするために、
ＲＷ ＬＳＩ３０８用の故障設定３０１、故障回路書き
込み３０４、出力信号比較３０９、出力信号比較結果記
録３１０および全故障終了判定３１２を用意する。
ＬＳＩ１０８は１個しか使っていない。このため、Ｎ個
の故障を想定できる論理回路１００については、故障設
定１０１、故障回路書き込み１０４、出力信号比較１０
９、出力信号比較結果記録１１０および全故障終了判定
１１２の各処理はＮ回行う必要がある。図３に、故障回
路を書き込むＲＷ ＬＳＩを２個以上にした一実施例を
示す故障回路を書き込むＲＷ ＬＳＩ１０８の他に、Ｒ
Ｗ ＬＳＩ３０８を用意する。また、ＲＷ ＬＳＩ１０８
とＲＷ ＬＳＩ３０８の処理系統を独立にするために、
ＲＷ ＬＳＩ３０８用の故障設定３０１、故障回路書き
込み３０４、出力信号比較３０９、出力信号比較結果記
録３１０および全故障終了判定３１２を用意する。
【００１２】これにより、図１の例では、Ｎ個の故障に
ついてＮ回処理していたものが、図３の例では、Ｎ／２
回に半減できる。
ついてＮ回処理していたものが、図３の例では、Ｎ／２
回に半減できる。
【００１３】
【発明の効果】本発明によれば、複数のＲＷ ＬＳＩを
使って正常回路と不良回路の動作比較を行えば、テスト
パターンの検証時間を節約できる。
使って正常回路と不良回路の動作比較を行えば、テスト
パターンの検証時間を節約できる。
【図１】本発明のテストパターン有効性の確認する装置
の一実施例をフローチャート。
の一実施例をフローチャート。
【図２】論理回路に対して、故障を設定する方法の一例
を示した説明図。
を示した説明図。
【図３】本発明のテストパターン有効性を確認する装置
において、故障回路を書き込むＲＷ ＬＳＩを複数使っ
た一実施例をフローチャート。
において、故障回路を書き込むＲＷ ＬＳＩを複数使っ
た一実施例をフローチャート。
Claims (3)
- 【請求項１】論理回路書き換え可能なＬＳＩを複数個用
意、その一つには、ＲＷ ＬＳＩに正常な論理回路を書
き込み、一方、残りのＬＳＩには、正常な論理回路の一
部にそれぞれ異なる不良を入れた回路を書き込み、ＬＳ
Ｉの入力ピンに良品選別用テストパターンを印刷するこ
とを特徴とする正常回路の出力ピンと不良を入れ込んだ
回路の出力ピンとの信号値の比較方法。 - 【請求項２】用意した論理回路書き換え可能なＬＳＩの
数では、一度に対象の不良を扱えない場合は、逐次不良
回路の書き換えを行い対象の不良を全て網羅する方法。 - 【請求項３】正常な論理回路内に完全独立な部分回路が
複数有る場合、同時にそれらの部分回路毎に不良を入れ
込み、請求項１に記載の比較方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8333377A JPH10170614A (ja) | 1996-12-13 | 1996-12-13 | 機能テストパターン有効性確認装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8333377A JPH10170614A (ja) | 1996-12-13 | 1996-12-13 | 機能テストパターン有効性確認装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10170614A true JPH10170614A (ja) | 1998-06-26 |
Family
ID=18265441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8333377A Withdrawn JPH10170614A (ja) | 1996-12-13 | 1996-12-13 | 機能テストパターン有効性確認装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10170614A (ja) |
-
1996
- 1996-12-13 JP JP8333377A patent/JPH10170614A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4601034A (en) | Method and apparatus for testing very large scale integrated memory circuits | |
| JP2002174669A (ja) | Ｄｕｔ間及びｄｕｔ内比較を用いる、集積回路デバイスの同時テスト | |
| US5291495A (en) | Method for designing a scan path for a logic circuit and testing of the same | |
| WO2000052703A1 (en) | Parallel testing of integrated circuit devices using cross-dut and within-dut comparisons | |
| WO2002029824A2 (en) | System and method for testing integrated circuit devices | |
| JP3811528B2 (ja) | 多重ビットテスト用のメモリテストシステム | |
| JP2680259B2 (ja) | 自動開放検出方法 | |
| US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
| US7337103B2 (en) | Method and apparatus for the automatic correction of faulty wires in a logic simulation hardware emulator / accelerator | |
| JPH10170614A (ja) | 機能テストパターン有効性確認装置 | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JP2004317221A (ja) | Ｆｐｇａ搭載ボードのテスト方法とテスト装置 | |
| JP2002042485A (ja) | 半導体メモリ試験装置 | |
| JP3873586B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JPH0540151A (ja) | スキヤン経路故障診断法 | |
| JPH10207787A (ja) | 記憶装置試験システム | |
| KR100505613B1 (ko) | 반도체 메모리 장치의 번인 테스트용 인쇄회로기판 | |
| JPH02140678A (ja) | 集積回路のテスト方法 | |
| JPH02248877A (ja) | 論理回路パッケージ | |
| JP2008089340A (ja) | 回路試験装置 | |
| JPS6320543A (ja) | 論理シミユレ−シヨン方式 | |
| JPH0714033B2 (ja) | 複合集積回路の検査装置 | |
| JPH08272843A (ja) | Ｌｓｉテストパターン設計方法 | |
| JPH06324117A (ja) | 故障検出率算出方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |