JPH06132401A - レイアウト検証装置 - Google Patents
レイアウト検証装置Info
- Publication number
- JPH06132401A JPH06132401A JP4304514A JP30451492A JPH06132401A JP H06132401 A JPH06132401 A JP H06132401A JP 4304514 A JP4304514 A JP 4304514A JP 30451492 A JP30451492 A JP 30451492A JP H06132401 A JPH06132401 A JP H06132401A
- Authority
- JP
- Japan
- Prior art keywords
- data
- extraction
- cell
- layout pattern
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 疑似エラーの発生を抑制して正確なレイアウ
トパターンデータの検証が可能なレイアウト検証装置を
得る。 【構成】 階層毎にかつレイヤ毎にレベル分けするため
の情報が付加されたレイアウトパターンデータより抽出
した抽出データを入力し、検証ルールを用いてレイアウ
トパターンデータの配線幅、配線間隔等の検証を行い、
また、検証対象となる下位セルのセル名及びレイヤ名
と、上位セルのセル名及びレイヤ名との情報を区別して
認識し、まず、上位セルのレイヤのレイアウトパターン
データを検証し、次に上位セルの検証、及び上位セル抽
出データ内に下位セルのレイアウトパターンデータがあ
る場合の、下位セルと上位セルとの関係の検証を行う。
トパターンデータの検証が可能なレイアウト検証装置を
得る。 【構成】 階層毎にかつレイヤ毎にレベル分けするため
の情報が付加されたレイアウトパターンデータより抽出
した抽出データを入力し、検証ルールを用いてレイアウ
トパターンデータの配線幅、配線間隔等の検証を行い、
また、検証対象となる下位セルのセル名及びレイヤ名
と、上位セルのセル名及びレイヤ名との情報を区別して
認識し、まず、上位セルのレイヤのレイアウトパターン
データを検証し、次に上位セルの検証、及び上位セル抽
出データ内に下位セルのレイアウトパターンデータがあ
る場合の、下位セルと上位セルとの関係の検証を行う。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路のレ
イアウトパターンデータの設計検証を行うレイアウト検
証装置に関するものである。
イアウトパターンデータの設計検証を行うレイアウト検
証装置に関するものである。
【０００２】
【従来の技術】図７は従来のレイアウト検証装置を示す
ブロック図である。図において、１は半導体集積回路の
構造を定義したレイアウトパターンデータであり、４は
このレイアウトパターンデータより階層を持たないフラ
ット状態のレイアウトパターンデータを抽出データとし
て抽出するデータ抽出部、５はこのデータ抽出部４によ
って抽出された抽出データである。６はレイアウトパタ
ーンデータ１の各配線の幅やそれら相互の間隔等が定義
された検証ルールであり、７はデータ抽出部４で抽出さ
れた抽出データ５を入力し、この検証ルール６を用いて
レイアウトパターンデータ１の配線幅、配線間隔等の検
証を行う検証部、８はこの検証部７の検証の結果、エラ
ーがあればエラーリストおよびエラーデータを抽出して
出力するエラー抽出部である。
ブロック図である。図において、１は半導体集積回路の
構造を定義したレイアウトパターンデータであり、４は
このレイアウトパターンデータより階層を持たないフラ
ット状態のレイアウトパターンデータを抽出データとし
て抽出するデータ抽出部、５はこのデータ抽出部４によ
って抽出された抽出データである。６はレイアウトパタ
ーンデータ１の各配線の幅やそれら相互の間隔等が定義
された検証ルールであり、７はデータ抽出部４で抽出さ
れた抽出データ５を入力し、この検証ルール６を用いて
レイアウトパターンデータ１の配線幅、配線間隔等の検
証を行う検証部、８はこの検証部７の検証の結果、エラ
ーがあればエラーリストおよびエラーデータを抽出して
出力するエラー抽出部である。
【０００３】次に動作について説明する。データ抽出部
４は半導体集積回路の構造を定義したレイアウトパター
ンデータ１を、階層を持たないフラット状態にして抽出
データ５として抽出する。このデータ抽出部４によって
抽出された抽出データ５は検証部７に入力され、検証部
７はレイアウトパターンデータ１の各配線幅や配線間隔
等を定義した検証ルール６を用いて、レイアウトパター
ンデータ１の配線幅、配線間隔等を検証する。この検証
部７による検証部の結果、エラーがあれば、エラー抽出
部８によって当該エラーのエラーリストおよびエラーデ
ータが抽出されて出力される。
４は半導体集積回路の構造を定義したレイアウトパター
ンデータ１を、階層を持たないフラット状態にして抽出
データ５として抽出する。このデータ抽出部４によって
抽出された抽出データ５は検証部７に入力され、検証部
７はレイアウトパターンデータ１の各配線幅や配線間隔
等を定義した検証ルール６を用いて、レイアウトパター
ンデータ１の配線幅、配線間隔等を検証する。この検証
部７による検証部の結果、エラーがあれば、エラー抽出
部８によって当該エラーのエラーリストおよびエラーデ
ータが抽出されて出力される。
【０００４】
【発明が解決しようとする課題】従来のレイアウト検証
装置は以上のように構成されているので、全てのレイア
ウトパターンデータ（全てのレイヤ、図形等）を検証対
象としなければならず、レイアウトパターンデータ（レ
イヤ、図形等）の区別を行うためにさまざまな論理演算
（図形処理）を検証ルール６に定義することが必要とな
り、また、さまざまな論理演算（図形処理）を行うこと
で予期せぬ箇所に疑似エラーが発生するなどの問題点が
あった。
装置は以上のように構成されているので、全てのレイア
ウトパターンデータ（全てのレイヤ、図形等）を検証対
象としなければならず、レイアウトパターンデータ（レ
イヤ、図形等）の区別を行うためにさまざまな論理演算
（図形処理）を検証ルール６に定義することが必要とな
り、また、さまざまな論理演算（図形処理）を行うこと
で予期せぬ箇所に疑似エラーが発生するなどの問題点が
あった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、レイアウトパターンデータの検
証を行う前にレイアウトパターンデータ（レイヤ、図形
等）の切り分けができ、疑似エラーを削減することが可
能なレイアウト検証装置を得ることを目的とする。
ためになされたもので、レイアウトパターンデータの検
証を行う前にレイアウトパターンデータ（レイヤ、図形
等）の切り分けができ、疑似エラーを削減することが可
能なレイアウト検証装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】請求項１に記載の発明に
係るレイアウト検証装置は、半導体集積回路のレイアウ
トパターンデータを入力し、そのレイアウトパターンデ
ータを階層毎にかつレイヤ毎にレベル分けを行い、レベ
ル分けしたレイアウトパターンデータの抽出を行うため
の抽出ルールを用いて、前記階層毎にかつレイヤ毎にレ
ベル分けするための情報をレイアウトパターンデータに
付加する階層情報付加部を設けたものである。
係るレイアウト検証装置は、半導体集積回路のレイアウ
トパターンデータを入力し、そのレイアウトパターンデ
ータを階層毎にかつレイヤ毎にレベル分けを行い、レベ
ル分けしたレイアウトパターンデータの抽出を行うため
の抽出ルールを用いて、前記階層毎にかつレイヤ毎にレ
ベル分けするための情報をレイアウトパターンデータに
付加する階層情報付加部を設けたものである。
【０００７】また、請求項２に記載の発明に係るレイア
ウト検証装置は、検証対象のセル名およびレイヤ名を定
義した下位セル抽出ルールおよび上位セル抽出ルールを
用意し、それらを用いて半導体集積回路のレイアウトパ
ターンデータより抽出した下位セルのレイヤおよび上位
セルのレイヤのレイアウトパターンデータをそれぞれ下
位セル抽出データおよび上位セル抽出データとして抽出
し、その下位セル抽出データより下位セルのレイヤのレ
イアウトパターンデータの配線幅、配線間隔を検証する
下位セル検証部と、上位セル抽出データより上位セルの
レイヤのレイアウトパターンデータの配線幅、配線間隔
を検証するとともに、上位セル抽出データ内に下位セル
のレイアウトパターンデータがある場合には、下位セル
抽出データを用いて上位セル抽出データと下位セル抽出
データとの関係を検証する上位セル検証部を設けたもの
である。
ウト検証装置は、検証対象のセル名およびレイヤ名を定
義した下位セル抽出ルールおよび上位セル抽出ルールを
用意し、それらを用いて半導体集積回路のレイアウトパ
ターンデータより抽出した下位セルのレイヤおよび上位
セルのレイヤのレイアウトパターンデータをそれぞれ下
位セル抽出データおよび上位セル抽出データとして抽出
し、その下位セル抽出データより下位セルのレイヤのレ
イアウトパターンデータの配線幅、配線間隔を検証する
下位セル検証部と、上位セル抽出データより上位セルの
レイヤのレイアウトパターンデータの配線幅、配線間隔
を検証するとともに、上位セル抽出データ内に下位セル
のレイアウトパターンデータがある場合には、下位セル
抽出データを用いて上位セル抽出データと下位セル抽出
データとの関係を検証する上位セル検証部を設けたもの
である。
【０００８】
【作用】請求項１に記載の発明における検証部は、階層
情報付加部によって階層毎にかつレイヤ毎にレベル分け
するための情報が付加されたレイアウトパターンデータ
より、データ抽出部が抽出した抽出データを入力し、検
証ルールを用いてレイアウトパターンデータの配線幅、
配線間隔等の検証を行うことにより、レイアウトパター
ンデータの検証を実施する前にレイアウトパターンデー
タ（レイヤ、図形等）を切り分けることを可能として、
疑似エラーの発生を抑制する。
情報付加部によって階層毎にかつレイヤ毎にレベル分け
するための情報が付加されたレイアウトパターンデータ
より、データ抽出部が抽出した抽出データを入力し、検
証ルールを用いてレイアウトパターンデータの配線幅、
配線間隔等の検証を行うことにより、レイアウトパター
ンデータの検証を実施する前にレイアウトパターンデー
タ（レイヤ、図形等）を切り分けることを可能として、
疑似エラーの発生を抑制する。
【０００９】また、請求項２に記載の発明におけるレイ
アウト検証装置は、検証対象となる下位セルのセル名お
よびレイヤ名と、上位セルのセル名およびレイヤ名との
情報をそれぞれ区別して認識し、まず、下位セルのレイ
ヤのレイアウトパターンデータの配線の幅や間隔等の検
証を行い、次いで、上位セルのレイヤのレイアウトパタ
ーンデータの配線の幅や間隔等の検証、また上位セル抽
出データ内に下位セルのレイアウトパターンデータがあ
れば、下位セルと上位セルとの関係の検証を行うことに
より、同一のレイアウトパターンデータについて配線幅
や配線間隔等の検証が上位セルと下位セルとで重複して
実施されるのを防止する。
アウト検証装置は、検証対象となる下位セルのセル名お
よびレイヤ名と、上位セルのセル名およびレイヤ名との
情報をそれぞれ区別して認識し、まず、下位セルのレイ
ヤのレイアウトパターンデータの配線の幅や間隔等の検
証を行い、次いで、上位セルのレイヤのレイアウトパタ
ーンデータの配線の幅や間隔等の検証、また上位セル抽
出データ内に下位セルのレイアウトパターンデータがあ
れば、下位セルと上位セルとの関係の検証を行うことに
より、同一のレイアウトパターンデータについて配線幅
や配線間隔等の検証が上位セルと下位セルとで重複して
実施されるのを防止する。
【００１０】
【実施例】実施例１．以下、この発明の実施例１を図に
ついて説明する。図１は請求項１に記載した発明の一実
施例を示すブロック図である。図において、１はレイア
ウトパターンデータ、６は検証ルール、７は検証部、８
はエラー抽出部であり、図７に同一符号を付した従来の
それらと同一、あるいは相当部分であるため詳細な説明
は省略する。また、２はレイアウトパターンデータ１を
階層毎にかつレイヤ毎にレベル分けし、レベル分けした
レイアウトパターンデータの抽出を行うための抽出ルー
ルであり、３はこの抽出ルール２を用いてレベル分けの
ための情報を付加し、レイアウトパターンデータ１を階
層毎にかつレイヤ毎にレベル分けする階層情報付加部で
ある。なお、データ抽出部４はこの付加された階層毎の
レイヤ情報に基づいてレベル分けを認識したレイアウト
パターンデータ１の抽出を行う点で、抽出データ５はそ
の階層毎のレイヤ情報を持っている点で、それぞれ図７
に同一符号を付した従来のものとは異なっている。
ついて説明する。図１は請求項１に記載した発明の一実
施例を示すブロック図である。図において、１はレイア
ウトパターンデータ、６は検証ルール、７は検証部、８
はエラー抽出部であり、図７に同一符号を付した従来の
それらと同一、あるいは相当部分であるため詳細な説明
は省略する。また、２はレイアウトパターンデータ１を
階層毎にかつレイヤ毎にレベル分けし、レベル分けした
レイアウトパターンデータの抽出を行うための抽出ルー
ルであり、３はこの抽出ルール２を用いてレベル分けの
ための情報を付加し、レイアウトパターンデータ１を階
層毎にかつレイヤ毎にレベル分けする階層情報付加部で
ある。なお、データ抽出部４はこの付加された階層毎の
レイヤ情報に基づいてレベル分けを認識したレイアウト
パターンデータ１の抽出を行う点で、抽出データ５はそ
の階層毎のレイヤ情報を持っている点で、それぞれ図７
に同一符号を付した従来のものとは異なっている。
【００１１】次に動作について説明する。ここで、図２
はこの実施例１における処理の流れを示すフローチャー
トであり、図３はそのレイアウトパターンデータの一例
を示す説明図である。階層情報付加部３は半導体集積回
路の構造を定義したレイアウトパターンデータ１を入力
とし、レイアウトパターンデータ１を階層毎にかつレイ
ヤ毎にレベル分けを行い、レベル分けしたレイアウトパ
ターンデータ１の抽出を行うための抽出ルール２を用い
て、階層毎にかつレイヤ毎にレベル分けの認識を行っ
て、前記階層毎にかつレイヤ毎にレベル分けするための
階層情報をレイアウトパターンデータ１に付加する（ス
テップＳＴ１）。データ抽出部４はこの階層情報が付加
されて階層毎にかつレイヤ毎にレベル分けされたレイア
ウトパターンデータを抽出データ５として抽出する（ス
テップＳＴ２）。
はこの実施例１における処理の流れを示すフローチャー
トであり、図３はそのレイアウトパターンデータの一例
を示す説明図である。階層情報付加部３は半導体集積回
路の構造を定義したレイアウトパターンデータ１を入力
とし、レイアウトパターンデータ１を階層毎にかつレイ
ヤ毎にレベル分けを行い、レベル分けしたレイアウトパ
ターンデータ１の抽出を行うための抽出ルール２を用い
て、階層毎にかつレイヤ毎にレベル分けの認識を行っ
て、前記階層毎にかつレイヤ毎にレベル分けするための
階層情報をレイアウトパターンデータ１に付加する（ス
テップＳＴ１）。データ抽出部４はこの階層情報が付加
されて階層毎にかつレイヤ毎にレベル分けされたレイア
ウトパターンデータを抽出データ５として抽出する（ス
テップＳＴ２）。
【００１２】検証部７はこのデータ抽出部４にて抽出さ
れた抽出データ５を入力とし、各配線の幅や相互の間隔
等を定義した検証ルール６を用いて、レイアウトパター
ンデータ１の配線幅、配線間隔等を検証する（ステップ
ＳＴ３）。この場合、図３に示した、階層が１であるセ
ルＡのデータは検証ルールＡで、階層が２であるセルＢ
のデータは検証ルールＢで、階層が３であるセルＣのデ
ータは検証ルールＣでそれぞれ検証するというように、
各データの階層によって検証ルールを区別することが可
能となっている。また、階層が１であるセルＡのポリゴ
ンと、階層が２であるセルＢのポリゴン等、セル間同士
の検証も可能となっている。この検証部７による検証の
結果、エラーがあれば、エラー抽出部８によって当該エ
ラーのエラーリストおよびエラーデータが抽出されて出
力される（ステップＳＴ４）。
れた抽出データ５を入力とし、各配線の幅や相互の間隔
等を定義した検証ルール６を用いて、レイアウトパター
ンデータ１の配線幅、配線間隔等を検証する（ステップ
ＳＴ３）。この場合、図３に示した、階層が１であるセ
ルＡのデータは検証ルールＡで、階層が２であるセルＢ
のデータは検証ルールＢで、階層が３であるセルＣのデ
ータは検証ルールＣでそれぞれ検証するというように、
各データの階層によって検証ルールを区別することが可
能となっている。また、階層が１であるセルＡのポリゴ
ンと、階層が２であるセルＢのポリゴン等、セル間同士
の検証も可能となっている。この検証部７による検証の
結果、エラーがあれば、エラー抽出部８によって当該エ
ラーのエラーリストおよびエラーデータが抽出されて出
力される（ステップＳＴ４）。
【００１３】実施例２．次に、この発明の実施例２を図
について説明する。図４は請求項２に記載した発明の一
実施例を示すブロック図である。図において、１は実施
例１のそれと同等のレイアウトパターンデータであり、
９ａは検証対象の下位セルのセル名およびレイヤ名を定
義した下位セル抽出ルールである。４ａはこの下位セル
抽出ルール９ａを用いて、レイアウトパターンデータ１
より下位セルのレイヤのレイアウトパターンデータを下
位セル抽出データとして抽出する下位セルデータ抽出部
であり、５ａはこの下位セルデータ抽出部４ａにて抽出
された下位セル抽出データである。６ａは実施例１にお
ける検証ルール６と同等の下位セル検証ルール、７ａは
下位セルデータ抽出部４ａの抽出した下位セル抽出デー
タ５ａを入力し、この下位セル検証ルール６ａを用いて
下位セルのレイヤのレイアウトパターンデータの配線
幅、配線間隔等を検証する下位セル検証部であり、８ａ
は下位セル検証部７ａによる検証の結果、エラーがあっ
た場合にはエラーリストおよびエラーデータを抽出して
出力する下位セルエラー抽出部である。
について説明する。図４は請求項２に記載した発明の一
実施例を示すブロック図である。図において、１は実施
例１のそれと同等のレイアウトパターンデータであり、
９ａは検証対象の下位セルのセル名およびレイヤ名を定
義した下位セル抽出ルールである。４ａはこの下位セル
抽出ルール９ａを用いて、レイアウトパターンデータ１
より下位セルのレイヤのレイアウトパターンデータを下
位セル抽出データとして抽出する下位セルデータ抽出部
であり、５ａはこの下位セルデータ抽出部４ａにて抽出
された下位セル抽出データである。６ａは実施例１にお
ける検証ルール６と同等の下位セル検証ルール、７ａは
下位セルデータ抽出部４ａの抽出した下位セル抽出デー
タ５ａを入力し、この下位セル検証ルール６ａを用いて
下位セルのレイヤのレイアウトパターンデータの配線
幅、配線間隔等を検証する下位セル検証部であり、８ａ
は下位セル検証部７ａによる検証の結果、エラーがあっ
た場合にはエラーリストおよびエラーデータを抽出して
出力する下位セルエラー抽出部である。
【００１４】また、９ｂは検証対象の上位セルのセル名
およびレイヤ名を定義した上位セル抽出ルールであり、
４ｂはこの上位セル抽出ルール９ｂを用いて、レイアウ
トパターンデータ１より上位セルのレイヤのレイアウト
パターンデータを上位セル抽出データとして抽出する上
位セルデータ抽出部、５ｂはこの上位セルデータ抽出部
４ｂによって抽出された上位セル抽出データである。６
ｂは実施例１の検証ルール６と同等の下位セル検証ルー
ルである。７ｂは上位セルデータ抽出部４ｂの抽出した
上位セル抽出データ５ｂおよび前記下位セルデータ抽出
部４ａの抽出した下位セル抽出データ５ａを入力し、上
位セル検証ルール６ｂを用いて上位セルのレイヤのレイ
アウトパターンデータの配線幅、配線間隔等を検証する
とともに、前記上位セル抽出データ５ｂ内に下位セルの
レイアウトパターンデータがあれば、下位セル抽出デー
タ５ａを用いて下位セル抽出データ５ｂと下位セル抽出
データ５ａとの関係を検証する上位セル検証部である。
８ｂは上位セル検証部７ｂによる検証の結果、エラーが
あった場合にエラーリストおよびエラーデータを抽出し
て出力する上位セルエラー抽出部である。
およびレイヤ名を定義した上位セル抽出ルールであり、
４ｂはこの上位セル抽出ルール９ｂを用いて、レイアウ
トパターンデータ１より上位セルのレイヤのレイアウト
パターンデータを上位セル抽出データとして抽出する上
位セルデータ抽出部、５ｂはこの上位セルデータ抽出部
４ｂによって抽出された上位セル抽出データである。６
ｂは実施例１の検証ルール６と同等の下位セル検証ルー
ルである。７ｂは上位セルデータ抽出部４ｂの抽出した
上位セル抽出データ５ｂおよび前記下位セルデータ抽出
部４ａの抽出した下位セル抽出データ５ａを入力し、上
位セル検証ルール６ｂを用いて上位セルのレイヤのレイ
アウトパターンデータの配線幅、配線間隔等を検証する
とともに、前記上位セル抽出データ５ｂ内に下位セルの
レイアウトパターンデータがあれば、下位セル抽出デー
タ５ａを用いて下位セル抽出データ５ｂと下位セル抽出
データ５ａとの関係を検証する上位セル検証部である。
８ｂは上位セル検証部７ｂによる検証の結果、エラーが
あった場合にエラーリストおよびエラーデータを抽出し
て出力する上位セルエラー抽出部である。
【００１５】次に動作について説明する。ここで、図５
はこの実施例２における処理の流れを示すフローチャー
トであり、図６はそのレイアウトパターンデータの一例
を示す説明図である。下位セルデータ抽出部４ａは半導
体集積回路の構造を定義したレイアウトパターンデータ
１を入力とし、検証対象となる下位セルのセル名および
レイヤ名を定義した下位セル抽出ルール９ａを用いて、
検証対象となる下位セルのレイアウトパターンデータ
（レイヤ）を抽出し、それを下位セル抽出データ５ａと
して抽出する（ステップＳＴ１１）。下位セル検証部７
ａはこの下位セルデータ抽出部４ａの抽出した下位セル
抽出データ５ａを入力として、各配線の幅や相互の間隔
等を定義した下位セル検証ルール６ａを用いて、下位セ
ルのレイヤの配線幅、配線間隔等を検証する（ステップ
ＳＴ１２）。この下位セル検証部７ａでの検証の結果、
エラーがあれば下位セルエラー抽出部８ａにおいて当該
エラーのエラーリストおよびエラーデータが抽出、出力
される（ステップＳＴ１３）。
はこの実施例２における処理の流れを示すフローチャー
トであり、図６はそのレイアウトパターンデータの一例
を示す説明図である。下位セルデータ抽出部４ａは半導
体集積回路の構造を定義したレイアウトパターンデータ
１を入力とし、検証対象となる下位セルのセル名および
レイヤ名を定義した下位セル抽出ルール９ａを用いて、
検証対象となる下位セルのレイアウトパターンデータ
（レイヤ）を抽出し、それを下位セル抽出データ５ａと
して抽出する（ステップＳＴ１１）。下位セル検証部７
ａはこの下位セルデータ抽出部４ａの抽出した下位セル
抽出データ５ａを入力として、各配線の幅や相互の間隔
等を定義した下位セル検証ルール６ａを用いて、下位セ
ルのレイヤの配線幅、配線間隔等を検証する（ステップ
ＳＴ１２）。この下位セル検証部７ａでの検証の結果、
エラーがあれば下位セルエラー抽出部８ａにおいて当該
エラーのエラーリストおよびエラーデータが抽出、出力
される（ステップＳＴ１３）。
【００１６】また、上位セルデータ抽出部４ｂも同様に
レイアウトパターンデータ１を入力として、上位セル抽
出ルール９ｂを用いて検証対象となる上位セルのレイア
ウトパターンデータ（レイヤ）を抽出し、それを上位セ
ル抽出データ５ｂとして抽出する（ステップＳＴ１
４）。上位セル検証部７ａはこの上位セルデータ抽出部
４ａの抽出した上位セル抽出データ５ｂと、前記下位セ
ルデータ抽出部４ａの抽出した下位セル抽出データ５ａ
とを入力し、上位セル検証ルール６ｂを用いて、上位セ
ルのレイヤの配線幅、配線間隔等を検証するとともに、
上位セル抽出データ５ｂ内に下位セルのレイアウトパタ
ーンデータ（レイヤ）がある場合、下位セル抽出データ
５ａの内部データについては前記ステップＳＴ１２にお
いて全て検証が済んでいるため、下位セル抽出データ５
ａを用いてそれら上位セル抽出データ５ｂと下位セル抽
出データ５ａの関係について検証する（ステップＳＴ１
５）。この上位セル検証部７ｂでの検証の結果、エラー
があれば上位セルエラー抽出部８ｂにて当該エラーのエ
ラーリストおよびエラーデータが抽出、出力される（ス
テップＳＴ１６）。
レイアウトパターンデータ１を入力として、上位セル抽
出ルール９ｂを用いて検証対象となる上位セルのレイア
ウトパターンデータ（レイヤ）を抽出し、それを上位セ
ル抽出データ５ｂとして抽出する（ステップＳＴ１
４）。上位セル検証部７ａはこの上位セルデータ抽出部
４ａの抽出した上位セル抽出データ５ｂと、前記下位セ
ルデータ抽出部４ａの抽出した下位セル抽出データ５ａ
とを入力し、上位セル検証ルール６ｂを用いて、上位セ
ルのレイヤの配線幅、配線間隔等を検証するとともに、
上位セル抽出データ５ｂ内に下位セルのレイアウトパタ
ーンデータ（レイヤ）がある場合、下位セル抽出データ
５ａの内部データについては前記ステップＳＴ１２にお
いて全て検証が済んでいるため、下位セル抽出データ５
ａを用いてそれら上位セル抽出データ５ｂと下位セル抽
出データ５ａの関係について検証する（ステップＳＴ１
５）。この上位セル検証部７ｂでの検証の結果、エラー
があれば上位セルエラー抽出部８ｂにて当該エラーのエ
ラーリストおよびエラーデータが抽出、出力される（ス
テップＳＴ１６）。
【００１７】このように、この実施例２においては、図
６に示した階層が下位であるセルＢのデータが先に検証
され、その後、階層が上位のセルＡのデータを検証する
際には、下位階層のセルＢのデータが含まれている場合
に、その部分については下位階層のセルＢの検証完了時
のデータを流用して、上位階層のセルＡのデータと下位
階層のセルＢのデータとの関係の検証、およびセルＡに
おける未検証の部分についての検証のみが行われる。
６に示した階層が下位であるセルＢのデータが先に検証
され、その後、階層が上位のセルＡのデータを検証する
際には、下位階層のセルＢのデータが含まれている場合
に、その部分については下位階層のセルＢの検証完了時
のデータを流用して、上位階層のセルＡのデータと下位
階層のセルＢのデータとの関係の検証、およびセルＡに
おける未検証の部分についての検証のみが行われる。
【００１８】
【発明の効果】以上のように、請求項１に記載の発明に
よれば、階層毎にかつレイヤ毎にレベル分けするための
情報が付加されたレイアウトパターンデータより抽出し
た抽出データを入力し、検証ルールを用いてレイアウト
パターンデータの配線幅、配線間隔の検証を行うように
構成したので、レイアウトパターンデータの検証を実施
する前にレイアウトパターンデータ（レイヤ、図形等）
を切り分けることが可能となって、疑似エラーの発生を
抑制することができ、精度の高いレイアウト検証を実施
できるレイアウト検証装置が得られる効果がある。
よれば、階層毎にかつレイヤ毎にレベル分けするための
情報が付加されたレイアウトパターンデータより抽出し
た抽出データを入力し、検証ルールを用いてレイアウト
パターンデータの配線幅、配線間隔の検証を行うように
構成したので、レイアウトパターンデータの検証を実施
する前にレイアウトパターンデータ（レイヤ、図形等）
を切り分けることが可能となって、疑似エラーの発生を
抑制することができ、精度の高いレイアウト検証を実施
できるレイアウト検証装置が得られる効果がある。
【００１９】また、請求項２に記載の発明によれば、検
証対象となる下位セルのセル名およびレイヤ名の情報
と、上位セルのセル名およびレイヤ名の情報とを区別し
て認識し、まず、下位セルのレイヤのレイアウトパター
ンデータを検証し、次いで、上位セルの検証、および上
位セル抽出データ内に下位セルのレイアウトパターンデ
ータがある場合の下位セルと上位セルとの関係の検証を
行うように構成したので、異なる階層にて同一のレイア
ウトパターンデータが重複して検証されることがなく、
また、疑似エラーの発生も抑制でき、高精度のレイアウ
ト検証を実施できるレイアウト検証装置が得られる効果
がある。
証対象となる下位セルのセル名およびレイヤ名の情報
と、上位セルのセル名およびレイヤ名の情報とを区別し
て認識し、まず、下位セルのレイヤのレイアウトパター
ンデータを検証し、次いで、上位セルの検証、および上
位セル抽出データ内に下位セルのレイアウトパターンデ
ータがある場合の下位セルと上位セルとの関係の検証を
行うように構成したので、異なる階層にて同一のレイア
ウトパターンデータが重複して検証されることがなく、
また、疑似エラーの発生も抑制でき、高精度のレイアウ
ト検証を実施できるレイアウト検証装置が得られる効果
がある。
【図１】この発明の実施例１によるレイアウト検証装置
を示すブロック図である。
を示すブロック図である。
【図２】上記実施例における処理の流れを示すフローチ
ャートである。
ャートである。
【図３】上記実施例におけるレイアウトパターンデータ
の一例を示す説明図である。
の一例を示す説明図である。
【図４】この発明の実施例２によるレイアウト検証装置
を示すブロック図である。
を示すブロック図である。
【図５】上記実施例における処理の流れを示すフローチ
ャートである。
ャートである。
【図６】上記実施例におけるレイアウトパターンデータ
の一例を示す説明図である。
の一例を示す説明図である。
【図７】従来のレイアウト検証装置を示すブロック図で
ある。
ある。
１ レイアウトパターンデータ ２ 抽出ルール ３ 階層情報付加部 ４ データ抽出部 ５ 抽出データ ６ 検証ルール ７ 検証部 ８ エラー抽出部 ４ａ 下位セルデータ抽出部 ５ａ 下位セル抽出データ ６ａ 下位セル検証ルール ７ａ 下位セル検証部 ８ａ 下位セルエラー抽出部 ９ａ 下位セル抽出ルール ４ｂ 上位セルデータ抽出部 ５ｂ 上位セル抽出データ ６ｂ 上位セル検証ルール ７ｂ 上位セル検証部 ８ｂ 上位セルエラー抽出部 ９ｂ 上位セル抽出ルール
Claims (2)
- 【請求項１】 半導体集積回路のレイアウトパターンデ
ータを階層毎にかつレイヤ毎にレベル分けを行い、レベ
ル分けした前記レイアウトパターンデータの抽出を行う
ための抽出ルールを用いて、前記レイアウトパターンデ
ータに前記階層毎にかつレイヤ毎にレベル分けするため
の情報を付加する階層情報付加部と、前記階層毎にかつ
レイヤ毎にレベル分けされた前記レイアウトパターンデ
ータを抽出データとして抽出するデータ抽出部と、前記
データ抽出部の抽出した前記抽出データを入力し、検証
ルールを用いて前記レイアウトパターンデータの配線
幅、配線間隔を検証する検証部と、前記検証部による検
証の結果、エラーがあればエラーリストおよびエラーデ
ータを抽出して出力するエラー抽出部とを備えたレイア
ウト検証装置。 - 【請求項２】 検証対象の下位セルのセル名およびレイ
ヤ名を定義した下位セル抽出ルールを用いて、半導体集
積回路のレイアウトパターンデータより下位セルのレイ
ヤのレイアウトパターンデータを下位セル抽出データと
して抽出する下位セルデータ抽出部と、前記下位セルデ
ータ抽出部の抽出した前記下位セル抽出データを入力
し、下位セル検証ルールを用いて前記下位セルのレイヤ
のレイアウトパターンデータの配線幅、配線間隔を検証
する下位セル検証部と、前記下位セル検証部による検証
の結果、エラーがあった場合にエラーリストおよびエラ
ーデータを抽出して出力する下位セルエラー抽出部と、
前記半導体集積回路のレイアウトパターンデータより、
検証対象の上位セルのセル名およびレイヤ名を定義した
上位セル抽出ルールを用いて、上位セルのレイヤのレイ
アウトパターンデータを上位セル抽出データとして抽出
する上位セルデータ抽出部と、前記上位セルデータ抽出
部の抽出した前記上位セル抽出データ、および前記下位
セルデータ抽出部の抽出した前記下位セル抽出データを
入力し、上位セル検証ルールを用いて前記上位セルのレ
イヤのレイアウトパターンデータの配線幅、配線間隔を
検証するとともに、前記上位セル抽出データ内に下位セ
ルのレイアウトパターンデータがあれば、前記下位セル
抽出データを用いて前記上位セル抽出データと下位セル
抽出データとの関係を検証する上位セル検証部と、前記
上位セル検証部による検証の結果、エラーがあった場合
にエラーリストおよびエラーデータを抽出して出力する
上位セルエラー抽出部とを備えたレイアウト検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4304514A JPH06132401A (ja) | 1992-10-19 | 1992-10-19 | レイアウト検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4304514A JPH06132401A (ja) | 1992-10-19 | 1992-10-19 | レイアウト検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132401A true JPH06132401A (ja) | 1994-05-13 |
Family
ID=17933953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4304514A Pending JPH06132401A (ja) | 1992-10-19 | 1992-10-19 | レイアウト検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132401A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198121A (ja) * | 2007-02-15 | 2008-08-28 | Fujitsu Ltd | 解析方法 |
-
1992
- 1992-10-19 JP JP4304514A patent/JPH06132401A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198121A (ja) * | 2007-02-15 | 2008-08-28 | Fujitsu Ltd | 解析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7325218B2 (en) | Wiring method, program, and apparatus | |
| US6735749B2 (en) | (Design rule check)/(electrical rule check) algorithms using a system resolution | |
| JP4580006B2 (ja) | 半導体集積回路のマスクレイアウト設計データの検証方法 | |
| KR20160063225A (ko) | 집적 회로 레이아웃 생성을 위한 방법, 소자 및 컴퓨터 프로그램 제품 | |
| CN108959693B (zh) | 设计集成电路的方法，以及制造集成电路的方法 | |
| US20060005153A1 (en) | Device, method and program for estimating the number of layers of BGA component mounting substrate | |
| US11036913B2 (en) | Integrated circuit methods using single-pin imaginary devices | |
| US20050193354A1 (en) | Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same | |
| US5450331A (en) | Method for verifying circuit layout design | |
| JPH07261372A (ja) | パターン検証方法および検証装置 | |
| JPH06132401A (ja) | レイアウト検証装置 | |
| US6969952B2 (en) | System and method for automatically routing power for an integrated circuit | |
| US8006208B2 (en) | Reducing coupling between wires of an electronic circuit | |
| US7120881B2 (en) | Wiring graphic verification method, program and apparatus | |
| JPS63129466A (ja) | 回路接続検査装置 | |
| US7278127B2 (en) | Overlapping shape design rule error prevention | |
| JP3097111B2 (ja) | レイアウト検証装置 | |
| JP3057786B2 (ja) | レイアウト検証システム | |
| JPH05181934A (ja) | 半導体装置のレイアウトデータ検証方法 | |
| Williams | Automatic VLSI Layout Verification | |
| JPH11338904A (ja) | 設計ルール違反検証方法 | |
| JP2002197135A (ja) | 半導体集積回路のレイアウト設計システム | |
| JP2000181948A (ja) | 階層図面設計装置 | |
| JPH01230248A (ja) | 図形設計規準検証システム | |
| JPH01232740A (ja) | 図形接続検証システム |