JPH0727535B2 - 回路の照合方法 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 本発明は論理ゲートレベルの２つの回路の照合方法にお
いて、 回路内の各ノード（ネット）を既知端子からの距離、又
は特徴毎にグループ化したり、既知端子につながるルー
トを探索することにより、 比較項目を減少すると共に照合の処理時間を短縮化した
ものである。

〔産業上の利用分野〕

本発明は回路の照合、特にマスクパターン検査システム
において、論理ゲートレベルの２つの回路を照合する方
法に関する。

大規模集積回路（LSI）の製造に当っては、マスクパタ
ーンを用いてウェーハ上に各種のパターンを形成する。
このマスクパターンの設計には入手の介入も多いため、
パターンのレイアウトミスの混入は不可避となってい
る。

そのため、マスクパターンの検査が必要となる。

〔従来の技術〕

従来マスクパターンの検査方法としては、マスクパター
ンの重なりや位置関係を調べることにより、トランジス
タレベルの回路を復元し、それを論理ゲートレベルの回
路に変換し、その論理ゲートレベルの回路と論理設計で
得られたもとの回路との間で結線構造をチェックしてい
る。

この２つの回路の間での検査の方法は、従来、図面出力
による目視検査、シミュレーションによる検証、回路の
自動照合などがあった。

〔発明が解決しようとする問題点〕

上記の３の方法のうち、目視検査ではLSIのマスクパタ
ーンの検査は、回路が大規模であるために不可能であ
る。また、シュミレーションによる検証では、誤りが発
見されてもその箇所を見付けるのが困難であるという問
題点がある。

そのため、回路の自動照合による検証方法が使用される
が、この方法はグラフの同型判定を解くことが基本とな
る。

グラフの同型判定に関しては従来より種々提案されてい
る（例えば、久保登他：“１対１対応を部分的に持つグ
ラフ間の同型判定に関する一手法",信学技報,CST77−3
5,p.25〜32（1977〕、榎本他：“グラフの同型判定のた
めのアルゴリズムとその性質",信学技報,AL76−49,p.93
（1976）など）。

しかし、同型判定による手法では、本来その誤りの箇所
は問わないので、その誤りの箇所が的確に把握できず、
また大規模回路では比較項目が多く処理時間が極めて長
くなる等の問題点を有していた。

本発明はこのような点に鑑みて創作されたもので、処理
時間が短く、更には誤りの箇所の把握できるような回路
の照合方法を提供することを目的とする。

〔問題点を解決するための手段〕

本発明の回路の照合方法は、回路内の既知のノード乃至
既知の端子を出発点としてそれにつながる論理ゲートの
特徴項目を抽出し、前記２つの回路の該特徴項目の論理
ゲート又はノードを、対応付けができるものから順次夫
々１対１に対応させて比較照合し、全論理ゲートに関し
て１対１の対応づけができれば誤りなしと判断する。

〔作用〕

論理ゲートレベルの回路内の既知のノード乃至既知の端
子を出発点とし、それにつながる論理ゲートの種類の組
合せ別のグループ化、又は既知端子につながるルートの
探索、又は既知端子と一の論理ゲートとの間に別の論理
ゲートがいくつ介在するかを示す距離（深さ）別に論理
ゲートをグループ化することにより、特徴項目の抽出を
行ない、しかる後に論理ゲートレベルの２つの回路の間
で特徴項目の論理ゲート又はノードを、対応づけができ
るものから順次夫々１対１に対応させて比較照合し、全
論理ゲートに関して１対１の対応づけができれば誤りな
しと判断する。

〔実施例〕

第１図は本発明方法の第１実施例のフローチャートを示
す。本発明による回路の照合は計算機により自動的に行
なわれる。

本実施例は２つの回路の自動照合を行なう上での最大の
問題点であった長い処理時間を短縮することと、照合時
に付与するのに必要とされていた既知端子情報を不要と
するため、回路内のすべてのノード（ネット）につい
て、それにつながる各論理ゲートの数を調べて各ノード
（ネット）を分類、グループ化し、２つの回路で１対１
に対応したグループから照合を進めることにより、比較
項目を減らして処理の高速化を図ると共に、照合のため
の既知端子情報を不要とするものである。

第１図のステップS₁において、計算機は回路内のすべて
のノード（等電位部）について、それにつながる論理ゲ
ートにより分類する。これはマスクパターンの論理ゲー
トレベルの回路と、回路設計で得られたものとの回路２
回路それぞれについて行なわれる。

このことについて、第２図に示す回路を例にとって更に
説明する。第２図に示す回路は外部入力端子11がインバ
ータ13及びNOR回路15を通してNOR回路17の一方の入力端
子に接続される一方、外部入力端子11がNAND回路16を介
してNOR回路17の他方の入力端子に接続されている。

また、外部入力端子11はインバータ13を介して外部入力
端子12と共にNAND回路18に接続されている。外部入力端
子12はNOR回路15に接続される一方、インバータ14を介
してNOND回路16に接続されている。

NOR回路17の出力端子はインバータ19を介して出力端子2
1へ接続され、NAND回路18の出力端子はインバータ20を
介して出力端子22へ接続される。

上記の回路において、すべてのノードについてノード番
号１〜10を付し、それにつながる論理ゲートの種類の組
合せ別にグループ化すると、次表にまとめることができ
る。

上記の分類は比較する２つの回路のそれぞれについて行
なわれる。

次に、計算機は第１図のステップS₂において、２つの回
路について１対１対に対応するノードがあれば対応付け
を順次行なって比較照合し、全論理ゲートに関して１対
１の対応つけができれば誤りなしと判断する。上記表
中、ノード番号１〜８は入力と出力の回路素子（ゲート
の種類）の組合せが互いに異なるから１対１に対応がつ
くが、ノード番９と10は同じなので対応がつかない。

そこで、計算機は次のステップS₃において未対応のノー
ドがあるか否かを検出し、ある場合は再びステップS₁の
処理を行なって分類をやり直した後、ステップS₂へ移行
する。

分類をやり直した結果、前の分類と変らなければ終了す
る。

本実施例によれば、ノードにつながる論理ゲートの種類
により特徴付けし、その特徴をもとにノードを１対１に
対応付けて論理ゲートを比較照合するから、従来に比し
比較項目が減少し、処理の高速化を実現することができ
る。

次に本発明方法の第２実施例について説明する。本実施
例は予め２つの回路にいくつかの既知端子を与えること
により、対応している端子を出発点としてルートを探索
し、２つの回路に同じルートを見付け照合を進めること
により、処理の高速化を可能とすると共に、どのような
回路でも照合を可能とするものである。

第３図は本発明方法の第２実施例のフローチャートを示
す。同図中、計算機はまず対応のついている１つの既知
端子を見付け（ステップS₁₀）、次にその既知の端子に
つながるルートが２つ以上あるか否かを判断し、（ステ
ップS₁₁）、ある場合は２つの回路においてノード及び
ゲートの比較を、ルートを探索しながら逐次行ない（ス
テップS₁₂）、ない場合は適当に１つずつのルートを選
んで２つの回路の間でノードおよびゲートの比較を逐次
行ない（ステップS₁₃）、対応がつかない場合は、その
分岐点まで戻り他のルートを選んで同様に探索を続け、
対応がつくまでステップS₁₃の処理を行なう（ステップS
₁₄）。

ルートの探索時に２つ以上のルートに分岐するのは、
出力が出発点の場合、２入力以上の論理ゲートにつなが
っている場合、入力が出発点の場合、２個以上の論理
ゲートの入力につながるノードの場合である。

ステップS₁₂の処理が終った場合、又はステップS₁₄にお
いて対応が付いたと判断された場合は、次にそのルート
はまだ探索可能か否か判断され（ステップS₁₅）、探索
可能な場合はステップS₁₁の処理を再び実行し、探索不
可能な場合は未対応の論理ゲート又はノードがあるか否
かが判断される（ステップS₁₆）。

以上の処理は未対応の論理ゲート又はノードがなくなる
まで繰り返される。

上記の照合方法の第２実施例の具体的方法について、第
２図に示した回路と同一の回路を例にとって説明する
に、例えば第４図（Ａ）において、１つの既知出力端子
21につながるルートを一点鎖線Ｉで示す如く探索し、そ
の探索途中で存在する各種論理ゲートを逐次２つの回路
の間で比較照合する。次にもう１つの既知出力端子22に
ついてもそれにつながるルートを探索し、そのルート探
索中の論理ゲートを逐次２つの回路の間で比較照合する
（この場合は既に探索したルートを除くから、NAND回路
18及びインバータ20のみを探索することになる）。以上
の探索は２つの回路について同じように行なわれる。

以上により照合は終了するから、照合の処理時間を大幅
に短縮することができる。

なお、上記の例では既知出力端子21,22につながる各ル
ートを探索したが、既知入力端子11及び12につながる各
ルートを探索するようにしてもよい。この場合、既知入
力端子12につながるルートは第４図（Ｂ）に一点鎖線II
で示す如くになる。

ところで、第１実施例の照合方法では、第５図に示す如
く、入力端子P11〜P13から出力端子PO1に接続されてい
る最終段の２入力NOR回路25の両入力端子に至る二系統
の回路構成が同一である回路に対しては、ネットの対応
が付かないので、照合ができない。

しかし、本実施例によれば、このような回路でも照合が
可能となる。既知の端子P11〜P13が区別でき、それにつ
ながるルートを特定できるからである。

次に、本発明方法の第３実施例について説明する。本実
施例は予め２つの回路にいくつかの既知端子を与えるこ
とにより、これらの各既知端子から一の論理ゲートまで
の間に別の論理ゲートがいくつ介在するかを示す距離
（即ち深さ）別にグループ化を行ない、比較項目を減ら
して高速化を図ると共に、既知端子を頼りに的確に誤り
箇所を出力できるようにするものである。

第６図は本発明方法の第３実施例のフローチャートを示
す。同図中、計算機はまず対応の付いている既知の端子
を見付けた後（ステップS₂₀）、その既知の端子につな
がる各論理ゲートを深さ別に２つの回路（すなわち、マ
スクパターンの論理ゲートレベル回路と、論理設計で得
られたもとの回路）の各々について分割（グループ化）
する（ステップS₂₁）。

このことについて、第２図に示した回路と同一構成の回
路を例にとって第７図（Ａ）と共に説明するに、例えば
既知の入力端子11に直接接続されている論理ゲートであ
るインバータ13及びNAND回路16が夫々深さ１の論理ゲー
ト群D1とされる。入力端子11に１つの論理ゲートを介し
て接続されているNOR回路15及び17とNAND回路18とが、
夫々深さ２の論理ゲート群D2を構成する。更に、入力端
子11に２つの論理ゲートを介して接続されているインバ
ータ19及び20が深さ３の論理ゲート群D3を構成する。こ
のようにして、各論理ゲートが深さに基づいて２つの回
路（第７図（Ａ）と同一構成の２つの回路）各々につい
て分割される。

次に計算機は２つの回路で深さの同じグループのうち、
１対１に対応が付く論理ゲートがあれば対応付ける（第
６図中、ステップS₂₂）。これにより、第７図（Ａ）に
示す回路の場合は、２つの回路の深さD1同士で比較し、
それらにインバータ13とNAND回路16とがあるか比較照合
し、同様に深さD2同士、D3同士についても順次同じ論理
ゲートがあるか比較照合する。

次に計算機は未対応の論理ゲートが回路内になるか否か
判断し、未対応の論理ゲートがなくなるまでステップS
₂₀〜S₂₂の処理を繰り返す（第６図中、ステップS₂₃）。

これにより、第７図（Ａ）に示す回路の場合は、インバ
ータ14が未対応の論理ゲートであり、また同種の論理ゲ
ートが同じ深さの論理ゲート群内にある場合（すなわ
ち、論理ゲート群D2内のNAND回路15及び17,論理ゲート
群D3内のインバータ19及び20）も１対１に対応して識別
できず、未対応の論理ゲートとなる。

そのため、計算機は次に再びステップS₂₆の処理にて、
対応のついている既知の入力端子12を見付け、ステップ
S₂₁の処理により第７図（Ｂ）に示す如く、既知の入力
端子12からの深さ毎にグループ分けする。

第７図（Ｂ）において、d1,d2及びd3は夫々深さ1,2及び
３の論理ゲート群である。計算機はこれらの深さ別にス
テップS₂₃の処理を行なって同じ深さの論理ゲート同士
を２つの回路の間で１対１に対応付ける。第７図（Ｂ）
に示した深さ別のグループ分けの場合、同じ深さの論理
ゲート群d1,d2又はd3の中には同種の論理ゲートが無い
から、すべて１対１に対応付けることができる。

第７図（Ａ），（Ｂ）に示した回路の場合は、２つの既
知の入力端子11,12について上記の処理を行なうことだ
けで、２つの回路の自動照合が極めて短時間に終了す
る。

しかし、回路によっては、また回路が更に大規模になる
と、既知の入力端子だけについて上記の処理を行なうだ
けではすべての論理ゲートが、２つの回路の間で１対１
に対応付けができないので、出力端子も含めできるだけ
多くの既知の端子について深さの設定を行なった方がよ
い。

本実施例によれば、２つの回路のすべての論理ゲートが
１対１に対応付けされるから、的確に誤り箇所を検出出
力することができるという特長がある。

〔発明の効果〕

上述の如く、本発明によれば、２つの回路の自動照合が
短時間ででき（高速処理が可能になり）、よってLSIの
マスクパターンの検査システムに適用した場合に効果的
であり、またノード（ネット）について論理ゲートの種
類により特徴付けしてグループ分けした場合は既知端子
の情報を不要にでき、一方、既知端子情報をもとにそこ
につながるルートあるいは距離（深さ）に基づいて照合
を行なうことにより、どのような回路でも短時間に照合
ができると共に、誤りの箇所も的確に把握することがで
きる等の特長を有するものである。

【図面の簡単な説明】

第１図、第３図及び第６図は夫々本発明方法の各実施例
を示すフローチャート、 第２図は本発明の第１実施例の動作を説明する回路図、 第４図（Ａ），（Ｂ）は本発明の第２実施例の動作を説
明する回路図、 第５図は本発明の第２実施例により照合できる他の回路
図、 第７図（Ａ），（Ｂ）は本発明の第３実施例の動作を説
明する回路図、 である。 図において、 S₁〜S₃，S₁₀〜S₁₆，S₂₀〜S₂₃はステップ、11,12は入力
端子、13,14,19,20はインバータ、15,17はNOR回路、16,
18はNAND回路、21,22は出力端子である。

Claims (4)

【特許請求の範囲】
1. 【請求項１】論理ゲートレベルの２つの回路の間で各論
   理ゲートを照合する方法において、 回路内の既知のノード乃至既知の端子を出発点としてそ
   れにつながる論理ゲートの特徴項目を抽出し、前記２つ
   の回路の該特徴項目の論理ゲート又はノードを、対応づ
   けができるものから順次夫々１対１に対応させて比較照
   合し、全論理ゲートに関して１対１の対応づけができれ
   ば誤りなしと判断することを特徴とする回路の照合方
   法。
2. 【請求項２】前記特徴項目の抽出は、前記回路内のノー
   ドについてそれにつながる論理ゲートの種類の組合せ別
   にグループ化することにより行ない（S₁）、前記２つの
   回路の間で１対１に対応する該グループ内のノード毎に
   それにつながる論理ゲートを比較照合し（S₂）、該特徴
   項目の抽出と比較照合とを未対応のノードがなくなるま
   で繰り返し行なう（S₃）ことを特徴とする特許請求の範
   囲第１項記載の回路の照合方法。
3. 【請求項３】前記特徴項目の抽出は、既知端子を出発点
   としてそれにつながるルートを見付けることにより行な
   い（S₁₀，S₁₃）、前記２つの回路の間で１対１に対応す
   るルート上の論理ゲート及びノードを比較照合し
   （S₁₁，S₁₂，S₁₄）、上記特徴項目の抽出と上記比較照
   合とを未対応の論理ゲート又はノードがなくなるまで繰
   り返し行なう（S₁₅，S₁₆）ことを特徴とする特許請求の
   範囲第１項記載の回路照合方法。
4. 【請求項４】前記特徴項目の抽出は、既知端子と一の論
   理ゲートとの間に別の論理ゲートがいくつ介在するかを
   示す距離（深さ）別に前記論理ゲートをグループ化する
   ことにより行ない（S₂₀，S₂₁）、前記２つの回路の間で
   同じグループ内の同種の論理ゲートを１対１に対応させ
   て比較照合し（S₂₂）、該特徴項目の抽出と比較照合と
   を未対応の論理ゲート又はノードがなくなるまで繰り返
   し行なう（S₂₃）ことを特徴とする特許請求の範囲第１
   項記載の回路の照合方法。