JPH064339A - ピンスキャンイン回路の付加検証方法 - Google Patents
ピンスキャンイン回路の付加検証方法Info
- Publication number
- JPH064339A JPH064339A JP4163281A JP16328192A JPH064339A JP H064339 A JPH064339 A JP H064339A JP 4163281 A JP4163281 A JP 4163281A JP 16328192 A JP16328192 A JP 16328192A JP H064339 A JPH064339 A JP H064339A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- circuit
- information
- scan
- linked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 ピンスキャンイン回路の付加検証方法に関
し、無駄なく、効率的にピンスキャンイン回路の付加を
検証することを目的とする。 【構成】 回路情報からピンスキャンイン回路を検索
し、リンクされているピン情報を検出し（ａ）、次に、
リンクされているピン情報から出力ピンがリンクされて
いるネット情報を検索し（ｂ）、次に、検索したネット
情報からリンクされているピン情報を検索し（ｃ）、次
に、検索したピン情報から入力ピンがリンクされている
回路情報を検索し（ｄ）、次に、検索した回路情報から
ＬＳＩ出力ピンに到達する迄フォーワードトレースを繰
り返して行い、到達したＬＳＩ出力ピンを判別する
（ｅ）ようにした。
し、無駄なく、効率的にピンスキャンイン回路の付加を
検証することを目的とする。 【構成】 回路情報からピンスキャンイン回路を検索
し、リンクされているピン情報を検出し（ａ）、次に、
リンクされているピン情報から出力ピンがリンクされて
いるネット情報を検索し（ｂ）、次に、検索したネット
情報からリンクされているピン情報を検索し（ｃ）、次
に、検索したピン情報から入力ピンがリンクされている
回路情報を検索し（ｄ）、次に、検索した回路情報から
ＬＳＩ出力ピンに到達する迄フォーワードトレースを繰
り返して行い、到達したＬＳＩ出力ピンを判別する
（ｅ）ようにした。
Description
【０００１】
【産業上の利用分野】本発明は、ピンスキャンイン回路
の付加検証方法に関する。近年の大型コンピュータにみ
られる論理回路の大規模化、高集積化に伴い、論理回路
の検証がますます重要視されるようになってきた。これ
に伴い、高速かつ正確な論理回路の検証が要求されてい
る。
の付加検証方法に関する。近年の大型コンピュータにみ
られる論理回路の大規模化、高集積化に伴い、論理回路
の検証がますます重要視されるようになってきた。これ
に伴い、高速かつ正確な論理回路の検証が要求されてい
る。
【０００２】スキャン系回路のなかでも、ＬＳＩ入出力
ピンに付加されるピンスキャン回路は、ＬＳＩ間の信号
を試験するための重要な機能であり、その回路の検証も
重要視されている。ピンスキャン回路には、ＬＳＩ入出
力ピンの状態を読み出すスキャンアウト回路と、ＬＳＩ
出力ピンに状態を設定するピンスキャンイン回路があ
り、ピンスキャン回路の付加を検証する際には、入力ピ
ンからフォワードトレース、出力ピンからバックトレー
スを行い、任意のＬＳＩピンについてピンスキャンイン
回路、またはピンスキャンアウト回路が付加されている
かを検証していた。
ピンに付加されるピンスキャン回路は、ＬＳＩ間の信号
を試験するための重要な機能であり、その回路の検証も
重要視されている。ピンスキャン回路には、ＬＳＩ入出
力ピンの状態を読み出すスキャンアウト回路と、ＬＳＩ
出力ピンに状態を設定するピンスキャンイン回路があ
り、ピンスキャン回路の付加を検証する際には、入力ピ
ンからフォワードトレース、出力ピンからバックトレー
スを行い、任意のＬＳＩピンについてピンスキャンイン
回路、またはピンスキャンアウト回路が付加されている
かを検証していた。
【０００３】ピンスキャンアウト回路は、入力、出力ピ
ンに直接接続されているので、ＬＳＩピンから一段トレ
ースを行えば検証できる。図５に、従来のピンスキャン
アウト回路の付加検証方法を示す。図５中入力ピン１か
らフォワードトレースを一段行えば、回路５および回路
６に到達する。回路６はピンスキャンアウト回路なの
で、１はピンスキャンアウト回路が付加されているピン
となる。ピン２も一段フォワードトレースを行った時点
で、回路７および回路８のいずれもピンスキャンアウト
回路ではないので、ピンスキャンアウト回路が付加され
ていないピンであることが判る。同様に、出力ピン３，
４についても、一段バックトレースを行った時点でピン
スキャンアウト回路の付加の有無を検証することができ
る。
ンに直接接続されているので、ＬＳＩピンから一段トレ
ースを行えば検証できる。図５に、従来のピンスキャン
アウト回路の付加検証方法を示す。図５中入力ピン１か
らフォワードトレースを一段行えば、回路５および回路
６に到達する。回路６はピンスキャンアウト回路なの
で、１はピンスキャンアウト回路が付加されているピン
となる。ピン２も一段フォワードトレースを行った時点
で、回路７および回路８のいずれもピンスキャンアウト
回路ではないので、ピンスキャンアウト回路が付加され
ていないピンであることが判る。同様に、出力ピン３，
４についても、一段バックトレースを行った時点でピン
スキャンアウト回路の付加の有無を検証することができ
る。
【０００４】なお、図５中の数字１はトレース回数を示
す。しかし、ピンスキャンイン回路は必ずしも出力ピン
に直接接続されておらず、接続段数も不定であるため、
一段だけバックトレースを行っても検証することはでき
ない。そこで、ピンスキャンイン回路に到達するまで、
バックトレースを繰り返し、付加検証を行う。
す。しかし、ピンスキャンイン回路は必ずしも出力ピン
に直接接続されておらず、接続段数も不定であるため、
一段だけバックトレースを行っても検証することはでき
ない。そこで、ピンスキャンイン回路に到達するまで、
バックトレースを繰り返し、付加検証を行う。
【０００５】
【従来の技術】従来のピンスキャンイン回路の付加検証
方法として、図６に示すようなものがある。出力ピン１
３について検証を行う。まず、出力ピン１３から一段バ
ックトレースを行うと、回路２１および回路２２に到達
する。回路２２のようにバックトレース時に入力側にト
レースされた回路はそこから先をトレースしても、値を
設定する機能を持つピンスキャンイン回路を見つけるこ
とはできないので、出力ピン側にトレースされた回路の
みに注目しバックトレースを繰り返す。出力ピン側にト
レースされた回路２１はピンスキャンイン回路でないの
でもう一段トレースを行う。そこで回路２３，２４に到
達し、回路２４はピンスキャンイン回路なので、ピン１
３はピンスキャンイン回路２４が付加されたピンである
ことが判る。
方法として、図６に示すようなものがある。出力ピン１
３について検証を行う。まず、出力ピン１３から一段バ
ックトレースを行うと、回路２１および回路２２に到達
する。回路２２のようにバックトレース時に入力側にト
レースされた回路はそこから先をトレースしても、値を
設定する機能を持つピンスキャンイン回路を見つけるこ
とはできないので、出力ピン側にトレースされた回路の
みに注目しバックトレースを繰り返す。出力ピン側にト
レースされた回路２１はピンスキャンイン回路でないの
でもう一段トレースを行う。そこで回路２３，２４に到
達し、回路２４はピンスキャンイン回路なので、ピン１
３はピンスキャンイン回路２４が付加されたピンである
ことが判る。
【０００６】同様の方法でピン１４を検証した場合は３
回もしくは４回のトレースで検証することができるが、
回路２６からのトレースは結果的に無駄なトレースにな
ってしまう。更に、複雑な回路が介入してくると、無駄
なトレースが増える可能性も出てくる。特に、ピン１５
の様にピンスキャンイン回路が付加されていないピンを
検証するには、ピン１５からそれぞれの枝別れ方向にト
レースを繰り返し、全て入力ピンに到達するまでバック
トレースしなければ、ピンスキャンイン回路が付加され
ていないと決定できない（ピン１８の検証に要するトレ
ース回数は１０回）。なお、図６中の数字１〜１０はト
レース回数を示す。
回もしくは４回のトレースで検証することができるが、
回路２６からのトレースは結果的に無駄なトレースにな
ってしまう。更に、複雑な回路が介入してくると、無駄
なトレースが増える可能性も出てくる。特に、ピン１５
の様にピンスキャンイン回路が付加されていないピンを
検証するには、ピン１５からそれぞれの枝別れ方向にト
レースを繰り返し、全て入力ピンに到達するまでバック
トレースしなければ、ピンスキャンイン回路が付加され
ていないと決定できない（ピン１８の検証に要するトレ
ース回数は１０回）。なお、図６中の数字１〜１０はト
レース回数を示す。
【０００７】
【発明が解決しようとする課題】このような従来のピン
スキャンイン回路の付加検証方法にあっては、ＬＳＩの
出力ピンからピンスキャンイン回路の接続段数が多くな
ると、無駄なトレースも多くなり、また、付加されてい
ないピンを検証するには、全ての経路についてトレース
を行う必要があり、効率的でないという問題点があっ
た。
スキャンイン回路の付加検証方法にあっては、ＬＳＩの
出力ピンからピンスキャンイン回路の接続段数が多くな
ると、無駄なトレースも多くなり、また、付加されてい
ないピンを検証するには、全ての経路についてトレース
を行う必要があり、効率的でないという問題点があっ
た。
【０００８】本発明は、このような従来の問題点に鑑み
てなされたものであって、ピンスキャンイン回路に着目
することで、無駄なく、効率的にピンスキャンイン回路
の付加を検証することを目的としている。
てなされたものであって、ピンスキャンイン回路に着目
することで、無駄なく、効率的にピンスキャンイン回路
の付加を検証することを目的としている。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。図１において、ａはピンスキャンイン回路名
を含む回路名、リンクされているピンデータを含む複数
の回路情報と、出力ピンがリンクされているネットデー
タ、ＬＳＩ出力ピンデータ、入力ピンがリンクされてい
る前記回路名を含む複数のピン情報と、リンクされてい
るピンデータを含むネット情報より構成されるＬＳＩ接
続情報からピンスキャンイン回路の付加を検証する付加
検証方法において、前記回路情報からピンスキャンイン
回路を検索し、リンクされているピン情報を検出するス
テップ、ｂはリンクされているピン情報から出力ピンが
リンクされているネット情報を検索するステップ、ｃは
検索したネット情報からリンクされているピン情報を検
索するステップ、ｄは検索したピン情報から入力ピンが
リンクされている回路情報を検索するステップ、ｅは検
索した回路情報からＬＳＩ出力ピンに到達する迄フォー
ワードトレースを繰り返して行い、到達したＬＳＩ出力
ピンを判別するステップである。
図である。図１において、ａはピンスキャンイン回路名
を含む回路名、リンクされているピンデータを含む複数
の回路情報と、出力ピンがリンクされているネットデー
タ、ＬＳＩ出力ピンデータ、入力ピンがリンクされてい
る前記回路名を含む複数のピン情報と、リンクされてい
るピンデータを含むネット情報より構成されるＬＳＩ接
続情報からピンスキャンイン回路の付加を検証する付加
検証方法において、前記回路情報からピンスキャンイン
回路を検索し、リンクされているピン情報を検出するス
テップ、ｂはリンクされているピン情報から出力ピンが
リンクされているネット情報を検索するステップ、ｃは
検索したネット情報からリンクされているピン情報を検
索するステップ、ｄは検索したピン情報から入力ピンが
リンクされている回路情報を検索するステップ、ｅは検
索した回路情報からＬＳＩ出力ピンに到達する迄フォー
ワードトレースを繰り返して行い、到達したＬＳＩ出力
ピンを判別するステップである。
【００１０】
【作用】本発明においては、ピンスキャンイン回路を見
つけ、そこからＬＳＩ出力ピンに到達するまでフォワー
ドトレースを行うことにより、無駄なトレースを行う必
要がない。これは、ピンスキャンイン回路からＬＳＩ出
力ピンまでは、ピンスキャンアウト回路への分岐を除け
ば、一本道でフォワードトレースできるためであり、ト
レース段数も気にすることなく、ピンスキャンイン回路
が付加されているＬＳＩ出力ピンを効率的に見つけ出す
ことができる。
つけ、そこからＬＳＩ出力ピンに到達するまでフォワー
ドトレースを行うことにより、無駄なトレースを行う必
要がない。これは、ピンスキャンイン回路からＬＳＩ出
力ピンまでは、ピンスキャンアウト回路への分岐を除け
ば、一本道でフォワードトレースできるためであり、ト
レース段数も気にすることなく、ピンスキャンイン回路
が付加されているＬＳＩ出力ピンを効率的に見つけ出す
ことができる。
【００１１】また、このような方法でピンスキャンイン
回路が付加されているＬＳＩ出力ピンを全て見つけ出す
ことで、付加されていないＬＳＩ出力ピンはトレースせ
ず検証することができる。その結果、複雑な回路が介入
してくる場合やピンスキャンイン回路が付加されていな
いＬＳＩ出力ピンの多い設計データには、トレース回数
を大幅に削減することができ、効率的に付加検証を行う
ことができる。
回路が付加されているＬＳＩ出力ピンを全て見つけ出す
ことで、付加されていないＬＳＩ出力ピンはトレースせ
ず検証することができる。その結果、複雑な回路が介入
してくる場合やピンスキャンイン回路が付加されていな
いＬＳＩ出力ピンの多い設計データには、トレース回数
を大幅に削減することができ、効率的に付加検証を行う
ことができる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図４は本発明の一実施例を示す図である。
図２において、５１はピンスキャンイン回路の付加検証
を行うＭＰＵであり、ＭＰＵ５１内には付加検証の対象
となるＬＳＩ１０の接続情報（論理回路情報）（図４、
参照）がメモリ５２に格納されている。
する。図２〜図４は本発明の一実施例を示す図である。
図２において、５１はピンスキャンイン回路の付加検証
を行うＭＰＵであり、ＭＰＵ５１内には付加検証の対象
となるＬＳＩ１０の接続情報（論理回路情報）（図４、
参照）がメモリ５２に格納されている。
【００１３】５３は複数の回路情報（ブロック情報）で
あり、回路情報５３はピンスキャンイン回路名を含む回
路名（マクロ名）、回路名の出力ピンがリンクされてい
るネットデータ、ピン数データなどにより構成されてい
る。５４は回路情報５３にリンクされる複数のピン情報
であり、ピン情報５４は、入力ピンデータ、出力ピンデ
ータ、出力ピンがリンクされているネットデータ、入力
ピンがリンクされている回路名、ＬＳＩ１０の出力ピン
データなどにより構成されている。
あり、回路情報５３はピンスキャンイン回路名を含む回
路名（マクロ名）、回路名の出力ピンがリンクされてい
るネットデータ、ピン数データなどにより構成されてい
る。５４は回路情報５３にリンクされる複数のピン情報
であり、ピン情報５４は、入力ピンデータ、出力ピンデ
ータ、出力ピンがリンクされているネットデータ、入力
ピンがリンクされている回路名、ＬＳＩ１０の出力ピン
データなどにより構成されている。
【００１４】５５はピン情報５４にリンクされる複数の
ネット情報であり、ネット情報５５はどのピンに接続さ
れているかを示すピンデータなどにより構成されてい
る。５６は第１検索部であり、第１検索部５６は回路情
報５３の中からピンスキャンイン回路の検索を行い、そ
のピンスキャンイン回路がリンクされているピン情報５
４を検出する。
ネット情報であり、ネット情報５５はどのピンに接続さ
れているかを示すピンデータなどにより構成されてい
る。５６は第１検索部であり、第１検索部５６は回路情
報５３の中からピンスキャンイン回路の検索を行い、そ
のピンスキャンイン回路がリンクされているピン情報５
４を検出する。
【００１５】５７は第２検索部であり、第２検索部５７
は検索されたピンスキャンイン回路にリンクされたピン
情報５４の中から出力ピンを検出し、出力ピンがリンク
されているネット情報５５を検索する。５８は第３検索
部であり、第３検索部５８は検索されたネット情報５５
からリンクされているピン情報５４を検索する。
は検索されたピンスキャンイン回路にリンクされたピン
情報５４の中から出力ピンを検出し、出力ピンがリンク
されているネット情報５５を検索する。５８は第３検索
部であり、第３検索部５８は検索されたネット情報５５
からリンクされているピン情報５４を検索する。
【００１６】５９は第４検索部であり、第４検索部５９
は検索されたピン情報５４から入力ピンがリンクされて
いる回路情報５３を検索する。６０はピン判定部であ
り、ピン判定部６０はピン情報５４の中から、ピンスキ
ャンイン回路が接続されているＬＳＩ出力ピンを判定す
る。次に、動作を説明する。
は検索されたピン情報５４から入力ピンがリンクされて
いる回路情報５３を検索する。６０はピン判定部であ
り、ピン判定部６０はピン情報５４の中から、ピンスキ
ャンイン回路が接続されているＬＳＩ出力ピンを判定す
る。次に、動作を説明する。
【００１７】図３は動作を説明するフローチャートであ
る。図３において、まず、ステップＳ１で複数の回路情
報５３からピンスキャンイン回路を検索し、リンクされ
ているピン情報５４を検出する。次に、ステップＳ２で
検索したピンスキャンイン回路がリンクされているピン
情報５４の中から出力ピンを検出し、出力ピンがリンク
されているネット情報５５を検索する。
る。図３において、まず、ステップＳ１で複数の回路情
報５３からピンスキャンイン回路を検索し、リンクされ
ているピン情報５４を検出する。次に、ステップＳ２で
検索したピンスキャンイン回路がリンクされているピン
情報５４の中から出力ピンを検出し、出力ピンがリンク
されているネット情報５５を検索する。
【００１８】次に、ステップＳ３でリンクされているネ
ット情報５５からリンクされているピン情報５４を検索
する。次に、ステップＳ４でリンクされているピン情報
５４から入力ピンがリンクされている回路情報５３を検
索する。次に、ステップＳ５でＬＳＩ１０の出力ピンに
到達するまでフォーワードトレースを繰り返す。
ット情報５５からリンクされているピン情報５４を検索
する。次に、ステップＳ４でリンクされているピン情報
５４から入力ピンがリンクされている回路情報５３を検
索する。次に、ステップＳ５でＬＳＩ１０の出力ピンに
到達するまでフォーワードトレースを繰り返す。
【００１９】次に、ステップＳ６でＬＳＩ１０のピンを
判定し、ステップＳ７で全てのピンスキャンイン回路の
付加を検索したら、検証を終了とし、ＬＳＩ１０の出力
ピンでないときは、ステップＳ５に戻ってフォーワード
トレースを繰り返し、ピンスキャンイン回路の付加の検
索が終了していないときは、ステップＳ１に戻る。次
に、付加検証方法を図４に基づいて説明する。
判定し、ステップＳ７で全てのピンスキャンイン回路の
付加を検索したら、検証を終了とし、ＬＳＩ１０の出力
ピンでないときは、ステップＳ５に戻ってフォーワード
トレースを繰り返し、ピンスキャンイン回路の付加の検
索が終了していないときは、ステップＳ１に戻る。次
に、付加検証方法を図４に基づいて説明する。
【００２０】まず、回路２１〜４０のうちピンスキャン
イン回路２４およびピンスキャンイン回路３１に着目
し、そこからＬＳＩ１０の出力ピン１３，１４に向かっ
てフォワードトレースを行う。このトレース経路におい
て分岐があるとすれば、ピンスキャンアウト回路２２へ
の接続なので、そこからのトレースを無視すれば、ピン
スキャンイン回路２４，３１からＬＳＩ１０の出力ピン
１３，１４までは一本道でトレースできるはずである。
イン回路２４およびピンスキャンイン回路３１に着目
し、そこからＬＳＩ１０の出力ピン１３，１４に向かっ
てフォワードトレースを行う。このトレース経路におい
て分岐があるとすれば、ピンスキャンアウト回路２２へ
の接続なので、そこからのトレースを無視すれば、ピン
スキャンイン回路２４，３１からＬＳＩ１０の出力ピン
１３，１４までは一本道でトレースできるはずである。
【００２１】ピンスキャンイン回路２４から、一段フォ
ワードトレースを行うと、回路２１に到達する。回路２
１はＬＳＩ１０の出力ピン１３ではないので、更に一段
フォワードトレースを行うと、ＬＳＩ１０の出力ピン１
３および回路２２に到達する。ピンスキャンアウト回路
２２の出力はＬＳＩ１０のスキャンアウトピンに接続し
ているので、ここから先のトレースは行わない。このよ
うにピンスキャンイン回路２４からＬＳＩ１０の出力ピ
ン１３に到達するまで、フォワードトレースを繰り返す
ことで接続を確認できるので、ピンスキャンイン回路２
４は、ＬＳＩ１０の出力ピン１３に付加されている、言
い換えれば、ＬＳＩ１０の出力ピン１３はピンスキャン
イン回路２４が付加されていると検証することができ
る。
ワードトレースを行うと、回路２１に到達する。回路２
１はＬＳＩ１０の出力ピン１３ではないので、更に一段
フォワードトレースを行うと、ＬＳＩ１０の出力ピン１
３および回路２２に到達する。ピンスキャンアウト回路
２２の出力はＬＳＩ１０のスキャンアウトピンに接続し
ているので、ここから先のトレースは行わない。このよ
うにピンスキャンイン回路２４からＬＳＩ１０の出力ピ
ン１３に到達するまで、フォワードトレースを繰り返す
ことで接続を確認できるので、ピンスキャンイン回路２
４は、ＬＳＩ１０の出力ピン１３に付加されている、言
い換えれば、ＬＳＩ１０の出力ピン１３はピンスキャン
イン回路２４が付加されていると検証することができ
る。
【００２２】同様の方法で、ピンスキャンイン回路３１
について検証すると、３段フォワードトレースを行った
時点で、ＬＳＩ１０の出力ピン１４に到達し、ピン１４
はピンスキャンイン回路３１が付加されているピンであ
ると判る。全てのピンスキャンイン回路２４，３１につ
いてトレースを行った後、どのピンスキャンイン回路２
４，３１からもトレースされなかったＬＳＩ１０の出力
ピン１５は、トレースせずにピンスキャンイン回路２
１，３１を付加していないピンであると決定できる。
について検証すると、３段フォワードトレースを行った
時点で、ＬＳＩ１０の出力ピン１４に到達し、ピン１４
はピンスキャンイン回路３１が付加されているピンであ
ると判る。全てのピンスキャンイン回路２４，３１につ
いてトレースを行った後、どのピンスキャンイン回路２
４，３１からもトレースされなかったＬＳＩ１０の出力
ピン１５は、トレースせずにピンスキャンイン回路２
１，３１を付加していないピンであると決定できる。
【００２３】従来の方法と比べると、図６での検証方法
では全トレース回数が１６回であったのに対し、本実施
例では５回のトレース回数で検証することができる。そ
の結果、効率的にピンスキャンイン回路の付加を検証す
ることができる。
では全トレース回数が１６回であったのに対し、本実施
例では５回のトレース回数で検証することができる。そ
の結果、効率的にピンスキャンイン回路の付加を検証す
ることができる。
【００２４】
【発明の効果】以上説明してきたように、本発明によれ
ば、ＬＳＩの接続情報からピンスキャンイン回路を検索
し、ＬＳＩ出力ピンまでフォワードトレースするように
したため、トレース回数を大幅に削減することができ、
効率的にピンスキャンイン回路の付加を検証することが
できる。
ば、ＬＳＩの接続情報からピンスキャンイン回路を検索
し、ＬＳＩ出力ピンまでフォワードトレースするように
したため、トレース回数を大幅に削減することができ、
効率的にピンスキャンイン回路の付加を検証することが
できる。
【図１】本発明の原理説明図
【図２】本発明の一実施例を示す図
【図３】本発明の動作を説明するフローチャート
【図４】ピンスキャンイン回路の具体的な付加検証の説
明図
明図
【図５】従来のピンスキャンアウト回路の付加検証の説
明図
明図
【図６】従来のピンスキャンイン回路の付加検証の説明
図
図
１０：ＬＳＩ １１，１２：入力ピン １３〜１５：出力ピン ２１，２３，２５〜３０，３２〜４０：回路 ２２：ピンスキャンアウト回路 ２４，３１：ピンスキャンイン回路 ５１：ＭＰＵ ５２：メモリ ５３：回路情報 ５４：ピン情報 ５５：ネット情報 ５６：第１検索部 ５７：第２検索部 ５８：第３検索部 ５９：第４検索部 ６０：ピン判定部
Claims (1)
- 【請求項１】ピンスキャンイン回路名を含む回路名、リ
ンクされているピンデータを含む複数の回路情報と、出
力ピンがリンクされているネットデータ、ＬＳＩ出力ピ
ンデータ、入力ピンがリンクされている前記回路名を含
む複数のピン情報と、リンクされているピンデータを含
むネット情報より構成されるＬＳＩ接続情報からピンス
キャンイン回路の付加を検証する付加検証方法におい
て、 前記回路情報からピンスキャンイン回路を検索し、リン
クされているピン情報を検出し（ａ）、次に、リンクさ
れているピン情報から出力ピンがリンクされているネッ
ト情報を検索し（ｂ）、次に、検索したネット情報から
リンクされているピン情報を検索し（ｃ）、次に、検索
したピン情報から入力ピンがリンクされている回路情報
を検索し（ｄ）、次に、検索した回路情報からＬＳＩ出
力ピンに到達する迄フォーワードトレースを繰り返して
行い、到達したＬＳＩ出力ピンを判別する（ｅ）ことを
特徴とするピンスキャンイン回路の付加検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4163281A JPH064339A (ja) | 1992-06-23 | 1992-06-23 | ピンスキャンイン回路の付加検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4163281A JPH064339A (ja) | 1992-06-23 | 1992-06-23 | ピンスキャンイン回路の付加検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064339A true JPH064339A (ja) | 1994-01-14 |
Family
ID=15770839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4163281A Withdrawn JPH064339A (ja) | 1992-06-23 | 1992-06-23 | ピンスキャンイン回路の付加検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064339A (ja) |
-
1992
- 1992-06-23 JP JP4163281A patent/JPH064339A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7308660B2 (en) | Calculation system of fault coverage and calculation method of the same | |
| US5189365A (en) | Method of locating a fault in a logic IC device | |
| Ghosh-Dastidar et al. | Adaptive techniques for improving delay fault diagnosis | |
| US6915494B2 (en) | Fault analyzing system, method for pursuing fault origin and information storage medium for storing computer program representative of the method | |
| US5548715A (en) | Analysis of untestable faults using discrete node sets | |
| US6662328B1 (en) | Method of making logic devices | |
| JP2655105B2 (ja) | 順序回路の故障箇所推定方法 | |
| US7685485B2 (en) | Functional failure analysis techniques for programmable integrated circuits | |
| JP2004531141A (ja) | デジタルシステム及び該デジタルシステムのエラー検出方法 | |
| JP4160656B2 (ja) | プリント回路基板のテスト方法 | |
| JPH064339A (ja) | ピンスキャンイン回路の付加検証方法 | |
| JPH08184647A (ja) | 半導体集積回路の設計方法 | |
| US5426649A (en) | Test interface for a digital circuit | |
| US5442301A (en) | LSI test circuit | |
| US7120829B2 (en) | Failure propagation path estimate system | |
| EP0543506A2 (en) | Enhanced boundary-scan interconnect test diagnosis through utilization of board topology data | |
| US6581192B1 (en) | Method and system for providing a heuristic approach for testing cell libraries | |
| JP4111801B2 (ja) | 半導体装置の故障位置特定方法 | |
| JP3923567B2 (ja) | 回路機能抽出方法 | |
| JP3218294B2 (ja) | 論理集積回路 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JP3011591B2 (ja) | 半導体集積回路の誤動作の判定方法 | |
| JP2648528B2 (ja) | Ｌｓｉ設計方法 | |
| JPH0777562A (ja) | ショート故障診断データ生成方法 | |
| JPH0540151A (ja) | スキヤン経路故障診断法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |