JP3210172B2 - ディレイ・レーシング・エラーリスト出力装置 - Google Patents
ディレイ・レーシング・エラーリスト出力装置Info
- Publication number
- JP3210172B2 JP3210172B2 JP09974994A JP9974994A JP3210172B2 JP 3210172 B2 JP3210172 B2 JP 3210172B2 JP 09974994 A JP09974994 A JP 09974994A JP 9974994 A JP9974994 A JP 9974994A JP 3210172 B2 JP3210172 B2 JP 3210172B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- path
- list
- delay
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、論理シミュレータによ
りＬＳＩ回路の遅延時間解析を行い、その結果をディレ
イ／レーシング・エラーリストとして出力する出力装置
に関し、特に本発明は、フリップフロップ（以下、ＦＦ
という）をグループ化することにより、エラーの原因を
容易に判断することができるディレイ／レーシング・エ
ラーリスト出力装置に関するものである。
りＬＳＩ回路の遅延時間解析を行い、その結果をディレ
イ／レーシング・エラーリストとして出力する出力装置
に関し、特に本発明は、フリップフロップ（以下、ＦＦ
という）をグループ化することにより、エラーの原因を
容易に判断することができるディレイ／レーシング・エ
ラーリスト出力装置に関するものである。
【０００２】
【従来の技術】ＬＳＩの高速化と装置のマシンサイクル
の向上により、装置の性能を決める、送り側のＦＦ（以
下ソースＦＦという）から受け側のＦＦ（以下、ターゲ
ットＦＦという）までのパスにおいて、ＬＳＩ間ネット
のディレイ値の比率が増大している。
の向上により、装置の性能を決める、送り側のＦＦ（以
下ソースＦＦという）から受け側のＦＦ（以下、ターゲ
ットＦＦという）までのパスにおいて、ＬＳＩ間ネット
のディレイ値の比率が増大している。
【０００３】従来、ＦＦ間のディレイ・チェックにおい
ては、エラーとなったパスのＦＦを全てエラーリストに
出力していた。このため、ＬＳＩ間ネットのディレイ値
が大きいと、そのパスに接続されたターゲットＦＦが全
てエラーとなってリストされてしまう。特に、設計の初
期段階ではエラーとなるパスも多く、そのうえ同じ要因
によってエラーとなるパスについてもエラーとしてリス
トされてしまうため、大量のエラー情報が出力されてい
た。
ては、エラーとなったパスのＦＦを全てエラーリストに
出力していた。このため、ＬＳＩ間ネットのディレイ値
が大きいと、そのパスに接続されたターゲットＦＦが全
てエラーとなってリストされてしまう。特に、設計の初
期段階ではエラーとなるパスも多く、そのうえ同じ要因
によってエラーとなるパスについてもエラーとしてリス
トされてしまうため、大量のエラー情報が出力されてい
た。
【０００４】上記のように、大量にリストされたエラー
情報からエラーの原因となっている部分を判断するの
は、エラーパス情報が大量にあるため、かなり困難であ
り、多くの工数を必要としていた。また、従来において
は、エラーとなったターゲットＦＦの認識は、ＦＦのイ
ンデックス名だけであったため、設計者がレジスタ単位
や上位ブロック単位にＦＦを把握してチェックを行うこ
とは困難であった。
情報からエラーの原因となっている部分を判断するの
は、エラーパス情報が大量にあるため、かなり困難であ
り、多くの工数を必要としていた。また、従来において
は、エラーとなったターゲットＦＦの認識は、ＦＦのイ
ンデックス名だけであったため、設計者がレジスタ単位
や上位ブロック単位にＦＦを把握してチェックを行うこ
とは困難であった。
【０００５】このため、同一のレジスタ間のエラーパス
も１パスつづ解析してエラーを修正する必要があった。
も１パスつづ解析してエラーを修正する必要があった。
【０００６】
【発明が解決しようとする課題】上記のように、従来に
おいては、ＬＳＩ間ネットのディレイ値が大きい場合等
に、大量のエラーパス情報が出力され、また、エラー情
報としてＦＦのインデックス名のみが出力されていたた
め、エラーの解析がかなり困難であるといった問題点が
あった。
おいては、ＬＳＩ間ネットのディレイ値が大きい場合等
に、大量のエラーパス情報が出力され、また、エラー情
報としてＦＦのインデックス名のみが出力されていたた
め、エラーの解析がかなり困難であるといった問題点が
あった。
【０００７】本発明は上記した従来技術の問題点を解決
するためになされたものであって、本発明の第１の目的
は、設計の初期の段階で多数発生するエラー・パスの中
で最悪なもののみを代表パスとしてリストすることによ
り、エラーの原因となっているパスを容易に判断できる
ようにし、解析の工数を減少させることができるディレ
イ・レーシング・エラーリスト出力装置を提供すること
である。
するためになされたものであって、本発明の第１の目的
は、設計の初期の段階で多数発生するエラー・パスの中
で最悪なもののみを代表パスとしてリストすることによ
り、エラーの原因となっているパスを容易に判断できる
ようにし、解析の工数を減少させることができるディレ
イ・レーシング・エラーリスト出力装置を提供すること
である。
【０００８】本発明の第２の目的は、解析対象となる回
路中のＦＦ群をグループ分けし、指定されたグループの
中で最悪なもののみを代表パスとしてリストすることに
より、エラーの原因となっているパスを容易に判断でき
るようにし、解析の工数を減少させることができるディ
レイ・レーシング・エラーリスト出力装置を提供するこ
とである。
路中のＦＦ群をグループ分けし、指定されたグループの
中で最悪なもののみを代表パスとしてリストすることに
より、エラーの原因となっているパスを容易に判断でき
るようにし、解析の工数を減少させることができるディ
レイ・レーシング・エラーリスト出力装置を提供するこ
とである。
【０００９】
【課題を解決するための手段】図１は本発明の原理図で
あり、同図（ａ）は本発明の構成を示す図、（ｂ）は本
発明の作用を説明する回路構成図である。図１（ａ）に
おいて、１は遅延時間解析結果を格納するディレイ計算
結果ファイル、２はディレイ計算結果を読み込む手段、
３は解析の対象となる回路内のＦＦ群をグループ化する
グループ化手段、４はエラーリストの中で、ディレイ値
が最悪なエラーパスを代表エラーパスとして抽出する代
表パス抽出手段、５は代表パス抽出手段４により抽出さ
れた代表エラーパスをリスト出力する出力手段、６は出
力されたエラーパスリストである。また、図１（ｂ）に
おいて、ＦＦ１〜ＦＦ１１はＦＦを示し、Ｇはゲートを
示している。
あり、同図（ａ）は本発明の構成を示す図、（ｂ）は本
発明の作用を説明する回路構成図である。図１（ａ）に
おいて、１は遅延時間解析結果を格納するディレイ計算
結果ファイル、２はディレイ計算結果を読み込む手段、
３は解析の対象となる回路内のＦＦ群をグループ化する
グループ化手段、４はエラーリストの中で、ディレイ値
が最悪なエラーパスを代表エラーパスとして抽出する代
表パス抽出手段、５は代表パス抽出手段４により抽出さ
れた代表エラーパスをリスト出力する出力手段、６は出
力されたエラーパスリストである。また、図１（ｂ）に
おいて、ＦＦ１〜ＦＦ１１はＦＦを示し、Ｇはゲートを
示している。
【００１０】上記課題を解決するため、図１（ａ）に示
すように、本発明の請求項１の発明は、解析対象となる
回路の遅延時間解析結果をエラーパスリストとして出力
するディレイ・レーシング・エラーリスト出力装置にお
いて、ディレイ計算結果１を読み込む手段２と、読み込
んだエラーパスの中から、同一のソースピンを持つエラ
ーパスの内で、ソースピンとターゲットピンとの間のデ
ィレイ値が最悪なパスを、代表エラーパスとして抽出す
る代表パス抽出手段４と、抽出された代表エラーパスを
リスト出力する出力手段５とを設けたものである。
すように、本発明の請求項１の発明は、解析対象となる
回路の遅延時間解析結果をエラーパスリストとして出力
するディレイ・レーシング・エラーリスト出力装置にお
いて、ディレイ計算結果１を読み込む手段２と、読み込
んだエラーパスの中から、同一のソースピンを持つエラ
ーパスの内で、ソースピンとターゲットピンとの間のデ
ィレイ値が最悪なパスを、代表エラーパスとして抽出す
る代表パス抽出手段４と、抽出された代表エラーパスを
リスト出力する出力手段５とを設けたものである。
【００１１】本発明の請求項２の発明は、解析対象とな
る回路の遅延時間解析結果をエラーパスリストとして出
力するディレイ・レーシング・エラーリスト出力装置に
おいて、ディレイ計算結果１を読み込む手段２と、解析
対象となる回路内のフリップフロップ群をグループ化す
る手段３と、読み込んだエラーパスの中から、指定され
たグループに所属するターゲットピンを持ち、同一のソ
ースピンを持つエラーパスの中で、ソースピンと該ター
ゲットピン間のディレイ値が最悪なパスを代表エラーパ
スとして抽出する代表パス抽出手段４と、抽出された代
表エラーパスをリスト出力する出力手段５とを設けたも
のである。
る回路の遅延時間解析結果をエラーパスリストとして出
力するディレイ・レーシング・エラーリスト出力装置に
おいて、ディレイ計算結果１を読み込む手段２と、解析
対象となる回路内のフリップフロップ群をグループ化す
る手段３と、読み込んだエラーパスの中から、指定され
たグループに所属するターゲットピンを持ち、同一のソ
ースピンを持つエラーパスの中で、ソースピンと該ター
ゲットピン間のディレイ値が最悪なパスを代表エラーパ
スとして抽出する代表パス抽出手段４と、抽出された代
表エラーパスをリスト出力する出力手段５とを設けたも
のである。
【００１２】本発明の請求項３の発明は、請求項２の発
明において、出力手段５が指定されたグループ単位にタ
ーゲットピンをインデックスでソートしてリスト出力す
るように構成したものである。
明において、出力手段５が指定されたグループ単位にタ
ーゲットピンをインデックスでソートしてリスト出力す
るように構成したものである。
【００１３】本発明の請求項４の発明は、請求項１また
は請求項２の発明において、出力手段５が代表エラーパ
スをディレイ値順にソートしてリスト出力するように構
成したものである。
は請求項２の発明において、出力手段５が代表エラーパ
スをディレイ値順にソートしてリスト出力するように構
成したものである。
【００１４】
【作用】図１（ａ）において、読み込み手段２はディレ
イ計算結果ファイル１よりディレイ計算結果を読み込
む。グループ化手段３は設計者の指示により、解析対象
となる回路内に存在するＦＦ群を、例えば、ＬＳＩ単
位、機能ブロック単位、レジスタ単位等の任意のグルー
プにグループ化する。
イ計算結果ファイル１よりディレイ計算結果を読み込
む。グループ化手段３は設計者の指示により、解析対象
となる回路内に存在するＦＦ群を、例えば、ＬＳＩ単
位、機能ブロック単位、レジスタ単位等の任意のグルー
プにグループ化する。
【００１５】代表パス抽出手段４は、読み込んだエラー
パスの中のディレイ値が最悪なパスを代表エラーパスと
して抽出する。例えば、図１（ｂ）の回路例において
は、次のようにして代表エラーパスが抽出される。 ＦＦ群がグループ化されていない場合 ソース側のＦＦ１〜ＦＦ３とターゲット側のＦＦ４〜Ｆ
Ｆ８の間には、ＦＦ１→ＦＦ４，ＦＦ５，…，ＦＦ８，
ＦＦ２→ＦＦ４，ＦＦ５，…，ＦＦ８の１０のパスが存
在する。
パスの中のディレイ値が最悪なパスを代表エラーパスと
して抽出する。例えば、図１（ｂ）の回路例において
は、次のようにして代表エラーパスが抽出される。 ＦＦ群がグループ化されていない場合 ソース側のＦＦ１〜ＦＦ３とターゲット側のＦＦ４〜Ｆ
Ｆ８の間には、ＦＦ１→ＦＦ４，ＦＦ５，…，ＦＦ８，
ＦＦ２→ＦＦ４，ＦＦ５，…，ＦＦ８の１０のパスが存
在する。
【００１６】ここで、ソース側のＦＦ１〜ＦＦ３とター
ゲット側のＦＦ４〜ＦＦ８間のパスの全てがエラーの場
合、従来においては、全パスがリスト出力されるが、本
発明においては、この間のパスの内、最悪のパス（この
例ではＦＦ２→ＦＦ６が最悪であったとする）が代表エ
ラーパスとして抽出される。また、同様に、ソース側の
ＦＦ１〜ＦＦ３とターゲット側のＦＦ９〜ＦＦ１１の間
には、ＦＦ２→ＦＦ９，ＦＦ１０，ＦＦ１１，ＦＦ３→
ＦＦ９，ＦＦ１０，ＦＦ１１の６のパスが存在し、この
内最悪のパスが代表エラーパスとして抽出される。
ゲット側のＦＦ４〜ＦＦ８間のパスの全てがエラーの場
合、従来においては、全パスがリスト出力されるが、本
発明においては、この間のパスの内、最悪のパス（この
例ではＦＦ２→ＦＦ６が最悪であったとする）が代表エ
ラーパスとして抽出される。また、同様に、ソース側の
ＦＦ１〜ＦＦ３とターゲット側のＦＦ９〜ＦＦ１１の間
には、ＦＦ２→ＦＦ９，ＦＦ１０，ＦＦ１１，ＦＦ３→
ＦＦ９，ＦＦ１０，ＦＦ１１の６のパスが存在し、この
内最悪のパスが代表エラーパスとして抽出される。
【００１７】以上のようにした抽出された代表エラーパ
スは、出力手段５によりディレイ値又はインデックスで
ソートされ、エラーパスリスト６にリスト出力される。 ＦＦ群がグループ化されている場合 図１（ｂ）に示すように、ソース側がＦＦ１〜ＦＦ３か
らなるグループ＃１に分けられ、ターゲット側がＦＦ４
〜ＦＦ８からなるグループ＃２と、ＦＦ９〜ＦＦ１１か
らなるグループ＃３に分けられている場合には、次のよ
うになる。
スは、出力手段５によりディレイ値又はインデックスで
ソートされ、エラーパスリスト６にリスト出力される。 ＦＦ群がグループ化されている場合 図１（ｂ）に示すように、ソース側がＦＦ１〜ＦＦ３か
らなるグループ＃１に分けられ、ターゲット側がＦＦ４
〜ＦＦ８からなるグループ＃２と、ＦＦ９〜ＦＦ１１か
らなるグループ＃３に分けられている場合には、次のよ
うになる。
【００１８】グループ＃１とグループ＃２の間には、上
記したように、１０のパスが存在する。もし、グループ
＃１とグループ＃２間の全パスがエラーであり、この間
のパスの内、最悪のパスがＦＦ２→ＦＦ６であった場合
には、このパスが一つ代表エラーパスとして抽出され
る。同様に、グループ＃１とグループ＃３間には、上記
したように、６のパスが存在し、この内最悪のパスが一
つ代表エラーパスとして抽出される。
記したように、１０のパスが存在する。もし、グループ
＃１とグループ＃２間の全パスがエラーであり、この間
のパスの内、最悪のパスがＦＦ２→ＦＦ６であった場合
には、このパスが一つ代表エラーパスとして抽出され
る。同様に、グループ＃１とグループ＃３間には、上記
したように、６のパスが存在し、この内最悪のパスが一
つ代表エラーパスとして抽出される。
【００１９】以上のようにした抽出された代表エラーパ
スは、出力手段５によりディレイ値又はインデックスで
ソートされ、グループ名を付してエラーパスリスト６に
リスト出力される。本発明の請求項１の発明において
は、上記のように、エラーパスの中から同一のソースピ
ンを持つエラーパスの内で、ソースピンとターゲットピ
ンとの間のディレイ値が最悪なパスを、代表エラーパス
として抽出しリスト出力しているので、設計者はエラー
原因となっているパスを容易に判断することができ、解
析の工数を大幅に減少させることができる。
スは、出力手段５によりディレイ値又はインデックスで
ソートされ、グループ名を付してエラーパスリスト６に
リスト出力される。本発明の請求項１の発明において
は、上記のように、エラーパスの中から同一のソースピ
ンを持つエラーパスの内で、ソースピンとターゲットピ
ンとの間のディレイ値が最悪なパスを、代表エラーパス
として抽出しリスト出力しているので、設計者はエラー
原因となっているパスを容易に判断することができ、解
析の工数を大幅に減少させることができる。
【００２０】本発明の請求項２の発明においては、回路
中のＦＦ群をグループ分けし、エラーパスの中から、指
定されたグループに所属するターゲットピンを持ち、同
一のソースピンを持つエラーパスの中で、ソースピンと
該ターゲットピン間のディレイ値が最悪なパスを代表エ
ラーパスとして抽出してリスト出力しているので、設計
者は回路中のＦＦ群をＬＳＩ端子、機能ブロック単位、
レジスタ単位等にグループ分けしてリスト出力すること
ができ、一層容易にエラー原因となっているパスを判断
することができ、解析の工数を大幅に減少させることが
できる。
中のＦＦ群をグループ分けし、エラーパスの中から、指
定されたグループに所属するターゲットピンを持ち、同
一のソースピンを持つエラーパスの中で、ソースピンと
該ターゲットピン間のディレイ値が最悪なパスを代表エ
ラーパスとして抽出してリスト出力しているので、設計
者は回路中のＦＦ群をＬＳＩ端子、機能ブロック単位、
レジスタ単位等にグループ分けしてリスト出力すること
ができ、一層容易にエラー原因となっているパスを判断
することができ、解析の工数を大幅に減少させることが
できる。
【００２１】本発明の請求項３の発明においては、請求
項２の発明において、出力手段５が指定されたグループ
単位にターゲットピンをインデックスでソートしてリス
ト出力するようにしているので、出力リストから容易に
エラー原因を判断することができる。
項２の発明において、出力手段５が指定されたグループ
単位にターゲットピンをインデックスでソートしてリス
ト出力するようにしているので、出力リストから容易に
エラー原因を判断することができる。
【００２２】本発明の請求項４の発明においては、請求
項１または請求項２の発明において、出力手段５が代表
エラーパスをディレイ値順にソートしてリスト出力する
ようにしたので、請求項３の発明と同様、出力リストか
ら容易にエラー原因を判断することができる。
項１または請求項２の発明において、出力手段５が代表
エラーパスをディレイ値順にソートしてリスト出力する
ようにしたので、請求項３の発明と同様、出力リストか
ら容易にエラー原因を判断することができる。
【００２３】
【実施例】図２は本発明の前提となるシステムの構成を
示す図である。同図において、１１は遅延時間解析の対
象となる回路情報を格納する遅延時間解析用回路情報フ
ァイル、１２は遅延時間解析シミュレータであり、遅延
時間解析シミュレータ１２は遅延時間解析情報ファイル
１１に格納された回路について遅延時間解析を行い、そ
の解析結果を解析結果ファイル群に格納し、また、各パ
スのディレイによりエラーが発生した場合には、エラー
パス情報等をディレイ計算結果ファイル１３ａに格納す
る。
示す図である。同図において、１１は遅延時間解析の対
象となる回路情報を格納する遅延時間解析用回路情報フ
ァイル、１２は遅延時間解析シミュレータであり、遅延
時間解析シミュレータ１２は遅延時間解析情報ファイル
１１に格納された回路について遅延時間解析を行い、そ
の解析結果を解析結果ファイル群に格納し、また、各パ
スのディレイによりエラーが発生した場合には、エラー
パス情報等をディレイ計算結果ファイル１３ａに格納す
る。
【００２４】１４は本発明のエラーパス表示処理手段で
あり、エラーパス表示処理手段１４は解析結果ファイル
群の中のディレイ計算結果ファイル１３ａに格納された
エラーパス情報を処理し、後述するように、最悪なもの
のみを代表パスとしてエラーパスリスト１５に出力す
る。図３は図２に示したエラーパス表示処理手段１４に
おける処理を示す図であり、エラーパス表示処理手段１
４は、ディレイ計算結果ファイル１３ａに格納されたエ
ラーパス情報を読み込んでテーブル化を行い（ステップ
Ｓ１）、設計者の指示により、解析対象となる回路内に
存在するＦＦ群を任意のグループ（例えば、ＬＳＩ単
位、機能ブロック単位、レジスタ単位等）に分割する
（ステップＳ２）。
あり、エラーパス表示処理手段１４は解析結果ファイル
群の中のディレイ計算結果ファイル１３ａに格納された
エラーパス情報を処理し、後述するように、最悪なもの
のみを代表パスとしてエラーパスリスト１５に出力す
る。図３は図２に示したエラーパス表示処理手段１４に
おける処理を示す図であり、エラーパス表示処理手段１
４は、ディレイ計算結果ファイル１３ａに格納されたエ
ラーパス情報を読み込んでテーブル化を行い（ステップ
Ｓ１）、設計者の指示により、解析対象となる回路内に
存在するＦＦ群を任意のグループ（例えば、ＬＳＩ単
位、機能ブロック単位、レジスタ単位等）に分割する
（ステップＳ２）。
【００２５】ついで、グループ化したＦＦ間のパスの中
から、後述するように最悪なものを代表エラーパスとし
て代表パスを抽出し（ステップＳ３）、取り出されたエ
ラーパスをディレイ値又はインデックスでソートしてリ
スト出力する（ステップＳ４）。次に、図４、図５に示
す回路について、エラーパス表示処理手段１４における
代表パスの抽出処理の実施例について説明する。
から、後述するように最悪なものを代表エラーパスとし
て代表パスを抽出し（ステップＳ３）、取り出されたエ
ラーパスをディレイ値又はインデックスでソートしてリ
スト出力する（ステップＳ４）。次に、図４、図５に示
す回路について、エラーパス表示処理手段１４における
代表パスの抽出処理の実施例について説明する。
【００２６】図４、図５において、ＬＳＩ１、ＬＳＩ２
はそれぞれ集積回路、Ｔ１，Ｔ２はＬＳＩのピン、ＦＦ
１〜ＦＦ１１はＦＦ、Ａ〜Ｈ，Ｘ，Ｙ，Ｚ，Ｗ，ＵはＦ
Ｆのピン、Ｇはゲートである。また、図４においては、
ピンＴ１，Ｔ２間のディレイ値をＴα、ピンＸからピン
Ｔ１までのディレイ値を８、ピンＹからピンＴ１までの
ディレイ値を４、ピンＺからピンＴ１までのディレイ値
を６、ピンＴ２からピンＡ〜Ｈまでのディレイ値を、そ
れぞれ、１０，９，１２，８，６，７，１１，１０とし
ている。
はそれぞれ集積回路、Ｔ１，Ｔ２はＬＳＩのピン、ＦＦ
１〜ＦＦ１１はＦＦ、Ａ〜Ｈ，Ｘ，Ｙ，Ｚ，Ｗ，ＵはＦ
Ｆのピン、Ｇはゲートである。また、図４においては、
ピンＴ１，Ｔ２間のディレイ値をＴα、ピンＸからピン
Ｔ１までのディレイ値を８、ピンＹからピンＴ１までの
ディレイ値を４、ピンＺからピンＴ１までのディレイ値
を６、ピンＴ２からピンＡ〜Ｈまでのディレイ値を、そ
れぞれ、１０，９，１２，８，６，７，１１，１０とし
ている。
【００２７】図４、図５において、代表エラーパスの抽
出処理は、次の３通りの方法により行うことができる。 （１）エラーパスにおいて、同一ソース・ピン（ソース
ＦＦのスタートピン）を持つエラーパスの中で、ソース
ピンとターゲットピン（ターゲットＦＦの到達ピン）と
の間のディレイ値が最悪なパスを、代表エラーパスとす
る方法図４に示す回路において、まず、ピンＸ，Ｙ，Ｚ
からピンＴ１まで到達するにかかったディレイ値を比較
し、最悪なディレイ値を持つパスを選択する。同図の例
においては、ディレイ値が８のＸ→Ｔ１のパスが選択さ
れる。
出処理は、次の３通りの方法により行うことができる。 （１）エラーパスにおいて、同一ソース・ピン（ソース
ＦＦのスタートピン）を持つエラーパスの中で、ソース
ピンとターゲットピン（ターゲットＦＦの到達ピン）と
の間のディレイ値が最悪なパスを、代表エラーパスとす
る方法図４に示す回路において、まず、ピンＸ，Ｙ，Ｚ
からピンＴ１まで到達するにかかったディレイ値を比較
し、最悪なディレイ値を持つパスを選択する。同図の例
においては、ディレイ値が８のＸ→Ｔ１のパスが選択さ
れる。
【００２８】なお、上記パスはＬＳＩ１のピンＴ１から
ディレイ値Ｔαのネットを経由してＬＳＩ２のピンＴ２
に到達し、ピンＴ２からＬＳＩ２中のＦＦのピンＡ〜Ｈ
に到達している。このため、上記ディレイ値Ｔαが大き
い場合は、全てのＦＦ４〜ＦＦ１１のピンＡ〜Ｈに到達
するパスがエラーパスとして判断される。このため、従
来のリスト出力の場合には、全てのターゲットピンＡ〜
Ｈへのパスがエラーパスとしてリストされることにな
る。
ディレイ値Ｔαのネットを経由してＬＳＩ２のピンＴ２
に到達し、ピンＴ２からＬＳＩ２中のＦＦのピンＡ〜Ｈ
に到達している。このため、上記ディレイ値Ｔαが大き
い場合は、全てのＦＦ４〜ＦＦ１１のピンＡ〜Ｈに到達
するパスがエラーパスとして判断される。このため、従
来のリスト出力の場合には、全てのターゲットピンＡ〜
Ｈへのパスがエラーパスとしてリストされることにな
る。
【００２９】そこで、本実施例においては、図３に示し
たエラーパス表示処理手段１４が、ＬＳＩ１，２間を通
ってピンＡ〜Ｈに到達するのにかかったディレイ値を比
較し、最悪なものを選択する。同図の例においては、ピ
ンＴ２からＦＦ６のピンＣに到達する時間が最も長いの
で、ピンＸ〜ピンＣのパスについてのみエラーパスとし
て抽出する（図３のステップＳ３）。抽出されたエラー
パスは、ディレイ値又はインデックスでソートしてリス
ト出力される（図３のステップＳ４）。
たエラーパス表示処理手段１４が、ＬＳＩ１，２間を通
ってピンＡ〜Ｈに到達するのにかかったディレイ値を比
較し、最悪なものを選択する。同図の例においては、ピ
ンＴ２からＦＦ６のピンＣに到達する時間が最も長いの
で、ピンＸ〜ピンＣのパスについてのみエラーパスとし
て抽出する（図３のステップＳ３）。抽出されたエラー
パスは、ディレイ値又はインデックスでソートしてリス
ト出力される（図３のステップＳ４）。
【００３０】上記エラーパスリストから設計者が、ピン
Ｘ〜ピンＣのパスにおいてディレイ値が大きいピンＴ１
からピンＴ２間のディレイ値Ｔαを改善すれば、ピンＡ
〜Ｈへ到達するパスを全て改善することができるように
なる。したがって、従来例のように、ピンＡ〜Ｈに到達
するパスの全てをリスト表示する場合に比べ、エラーの
原因となっている箇所を容易に判断できるようになる。 （２）指定されたグループに所属するターゲットピンを
持ち、同一のソースピンを持つエラーパスの中で、ソー
スピンと該ターゲットピン間のディレイ値が最悪なパス
を代表エラーパスとする方法図４に示す回路において、
例えば、設計者がターゲットピンＡ〜Ｈを一つのレジス
タとしてグループ＃１に指定すると、エラーパス表示処
理手段１４は、ピンＡ〜Ｈをグループ＃１としてグルー
プ化する（図３のステップＳ２）。
Ｘ〜ピンＣのパスにおいてディレイ値が大きいピンＴ１
からピンＴ２間のディレイ値Ｔαを改善すれば、ピンＡ
〜Ｈへ到達するパスを全て改善することができるように
なる。したがって、従来例のように、ピンＡ〜Ｈに到達
するパスの全てをリスト表示する場合に比べ、エラーの
原因となっている箇所を容易に判断できるようになる。 （２）指定されたグループに所属するターゲットピンを
持ち、同一のソースピンを持つエラーパスの中で、ソー
スピンと該ターゲットピン間のディレイ値が最悪なパス
を代表エラーパスとする方法図４に示す回路において、
例えば、設計者がターゲットピンＡ〜Ｈを一つのレジス
タとしてグループ＃１に指定すると、エラーパス表示処
理手段１４は、ピンＡ〜Ｈをグループ＃１としてグルー
プ化する（図３のステップＳ２）。
【００３１】そして、ＬＳＩ１のピンＴ１とＬＳＩ２の
ピンＴ２間のディレイ値Ｔαが大きいためエラーが発生
した場合には、（１）で説明したのと同様、まず、ピン
Ｘ，Ｙ，ＺからピンＴ１まで到達するにかかったディレ
イ値を比較し、最悪なディレイ値を持つＸ→Ｔ１のパス
を選択し、ついで、グループ＃１に属するＦＦにおい
て、ディレイ値が最も大きいピンＸ〜ピンＣのパスを抽
出し、グループ名を付してリスト出力する。
ピンＴ２間のディレイ値Ｔαが大きいためエラーが発生
した場合には、（１）で説明したのと同様、まず、ピン
Ｘ，Ｙ，ＺからピンＴ１まで到達するにかかったディレ
イ値を比較し、最悪なディレイ値を持つＸ→Ｔ１のパス
を選択し、ついで、グループ＃１に属するＦＦにおい
て、ディレイ値が最も大きいピンＸ〜ピンＣのパスを抽
出し、グループ名を付してリスト出力する。
【００３２】これにより、設計者はグループ＃１に属す
るピンに到達しているパスの中で、全てのピンに影響の
あるパスをエラー原因として把握することができるよう
になる。 （３）指定されたグループに所属するソースピンを持
ち、同一のグループに属するターゲットピンを持つエラ
ーパスの中で、ソースピンとターゲットピン間のディレ
イ値が最悪なパスを代表エラーパスとする方法図５に示
す回路において、ＦＦ１〜ＦＦ４をグループ＃１、ＦＦ
６，ＦＦ７をグループ＃２に指定したとき、グループ＃
１に属するソースピンＸ，Ｙ，Ｚ，Ｗの内、グループ＃
２に行くパスはピンＸ→ピンＡ，ピンＹ→ピンＡ，ピン
Ｚ→ピンＡ，ピンＷ→ピンＡ，ピンＺ→ピンＢ，ピンＷ
→ピンＢの６通りある。
るピンに到達しているパスの中で、全てのピンに影響の
あるパスをエラー原因として把握することができるよう
になる。 （３）指定されたグループに所属するソースピンを持
ち、同一のグループに属するターゲットピンを持つエラ
ーパスの中で、ソースピンとターゲットピン間のディレ
イ値が最悪なパスを代表エラーパスとする方法図５に示
す回路において、ＦＦ１〜ＦＦ４をグループ＃１、ＦＦ
６，ＦＦ７をグループ＃２に指定したとき、グループ＃
１に属するソースピンＸ，Ｙ，Ｚ，Ｗの内、グループ＃
２に行くパスはピンＸ→ピンＡ，ピンＹ→ピンＡ，ピン
Ｚ→ピンＡ，ピンＷ→ピンＡ，ピンＺ→ピンＢ，ピンＷ
→ピンＢの６通りある。
【００３３】これらのパスの内、ピンＡに至るグループ
＃１からのパスの内、最悪のパスを取り出す。この場合
には最悪のパスがピンＹ→ピンＡであったとする。次
に、同一グループ＃２に属するピンＢに至るグループ＃
１からのパスの内、最悪のパスを取り出す。この場合に
は最悪のパスがピンＷ→ピンＢであったとする。
＃１からのパスの内、最悪のパスを取り出す。この場合
には最悪のパスがピンＹ→ピンＡであったとする。次
に、同一グループ＃２に属するピンＢに至るグループ＃
１からのパスの内、最悪のパスを取り出す。この場合に
は最悪のパスがピンＷ→ピンＢであったとする。
【００３４】ついで、上記２つのパスを比較してディレ
イ値が最悪のパスを代表パスとする。この場合、最悪の
パスがピンＹ→ピンＡであったとすると、パス：ピンＹ
→ピンＡが代表エラーパスとしてリスト出力される。こ
れにより、グループ＃１とグループ＃２の間のパスを一
つのパスとしてエラー原因をとらえることができるよう
になる。
イ値が最悪のパスを代表パスとする。この場合、最悪の
パスがピンＹ→ピンＡであったとすると、パス：ピンＹ
→ピンＡが代表エラーパスとしてリスト出力される。こ
れにより、グループ＃１とグループ＃２の間のパスを一
つのパスとしてエラー原因をとらえることができるよう
になる。
【００３５】なお、（２）（３）のようにグループを指
定した場合には、グループ名が指定されていないＦＦに
ついてのエラーパスは最初はリスト出力されない。例え
ば、図５のＦＦ５，ＦＦ８はグループ化されていないの
で、図５の回路においてエラーが発生した場合、最初は
上記した代表パスのみがリスト出力され、上記代表パス
のディレイ値を改善した後に、上記ＦＦ５，ＦＦ８につ
いてのパスでエラーが発生した場合に、ＦＦ５，ＦＦ８
についてのエラーパス情報がリスト出力されることとな
る。
定した場合には、グループ名が指定されていないＦＦに
ついてのエラーパスは最初はリスト出力されない。例え
ば、図５のＦＦ５，ＦＦ８はグループ化されていないの
で、図５の回路においてエラーが発生した場合、最初は
上記した代表パスのみがリスト出力され、上記代表パス
のディレイ値を改善した後に、上記ＦＦ５，ＦＦ８につ
いてのパスでエラーが発生した場合に、ＦＦ５，ＦＦ８
についてのエラーパス情報がリスト出力されることとな
る。
【００３６】図６は、図５の回路について、従来例およ
び上記実施例の（１）（２）（３）の場合におけるリス
ト出力結果の一例を示す図であり、同図（ａ）は従来例
におけるリスト出力結果の一例、（ｂ）はグループ化し
ない場合の本実施例おけるリスト出力結果の一例、
（ｃ）はソース側のみをグループ化した場合のリスト出
力結果の一例、（ｄ）はソース側とターゲット側の両方
をグループ化した場合のリスト出力結果の一例を示して
いる。
び上記実施例の（１）（２）（３）の場合におけるリス
ト出力結果の一例を示す図であり、同図（ａ）は従来例
におけるリスト出力結果の一例、（ｂ）はグループ化し
ない場合の本実施例おけるリスト出力結果の一例、
（ｃ）はソース側のみをグループ化した場合のリスト出
力結果の一例、（ｄ）はソース側とターゲット側の両方
をグループ化した場合のリスト出力結果の一例を示して
いる。
【００３７】図５において、ソースピンＸ，Ｙ，Ｚ，Ｗ
とターゲットピンＡ，Ｂ間のパスにおいてエラーが発生
した場合、従来においては、エラーパス情報として、図
６（ａ）に示すように、ピンＡ，Ｂに達する全てのパス
とディレイ値がエラーパスリストとして出力されてい
た。一方、本発明においては、次のようにリスト出力さ
れる。 ソース側とターゲット側をグループ化してい
ない場合には、ターゲットピンＡとＢへ到達するパスの
内最悪なものがそれぞれ代表エラーパスとしてリスト出
力される。例えば、ピンＸ→ピンＡのパスとピンＺ→ピ
ンＢのパスが最悪な場合には、同図（ｂ）に示すよう
に、上記パスがディレイ値とともにリスト出力される。
ソース側のＦＦ１〜ＦＦ４をグループ＃１としてグ
ループ化した場合には、ターゲットピンＡとＢへ到達す
るパスの内最悪なものがそれぞれ代表エラーパスとして
グループ名を付してリスト出力される。例えば、ピンＸ
→ピンＡのパスとピンＺ→ピンＢのパスが最悪な場合に
は、同図（ｃ）に示すように、上記パスがディレイ値と
ともにグループ名：グループ＃１を付してリスト出力さ
れる。
とターゲットピンＡ，Ｂ間のパスにおいてエラーが発生
した場合、従来においては、エラーパス情報として、図
６（ａ）に示すように、ピンＡ，Ｂに達する全てのパス
とディレイ値がエラーパスリストとして出力されてい
た。一方、本発明においては、次のようにリスト出力さ
れる。 ソース側とターゲット側をグループ化してい
ない場合には、ターゲットピンＡとＢへ到達するパスの
内最悪なものがそれぞれ代表エラーパスとしてリスト出
力される。例えば、ピンＸ→ピンＡのパスとピンＺ→ピ
ンＢのパスが最悪な場合には、同図（ｂ）に示すよう
に、上記パスがディレイ値とともにリスト出力される。
ソース側のＦＦ１〜ＦＦ４をグループ＃１としてグ
ループ化した場合には、ターゲットピンＡとＢへ到達す
るパスの内最悪なものがそれぞれ代表エラーパスとして
グループ名を付してリスト出力される。例えば、ピンＸ
→ピンＡのパスとピンＺ→ピンＢのパスが最悪な場合に
は、同図（ｃ）に示すように、上記パスがディレイ値と
ともにグループ名：グループ＃１を付してリスト出力さ
れる。
【００３８】同様に、ターゲット側のＦＦ６，ＦＦ７の
みをグループ＃２としてグループ化した場合にも、ター
ゲット側にグループ名：グループ＃２を付して、同図
（ｃ）と同様に最悪のパスがそれぞれリスト出力され
る。 ソース側のＦＦ１〜ＦＦ４をグループ＃１とし
てグループ化し、また、ターゲット側のＦＦ６，ＦＦ７
をグループ＃２としてグループ化した場合には、ターゲ
ットピンＡとＢへ到達するパスの内最悪なものが一つ代
表エラーパスとして、グループ名を付して出力される。
みをグループ＃２としてグループ化した場合にも、ター
ゲット側にグループ名：グループ＃２を付して、同図
（ｃ）と同様に最悪のパスがそれぞれリスト出力され
る。 ソース側のＦＦ１〜ＦＦ４をグループ＃１とし
てグループ化し、また、ターゲット側のＦＦ６，ＦＦ７
をグループ＃２としてグループ化した場合には、ターゲ
ットピンＡとＢへ到達するパスの内最悪なものが一つ代
表エラーパスとして、グループ名を付して出力される。
【００３９】例えば、ピンＸ→ピンＡのパスとピンＺ→
ピンＢのパスがそれぞれ最悪な場合には、同図（ｄ）に
示すように、それらの内の最悪なパスであるピンＸ→ピ
ンＡのパスが代表エラーパスとしてグループ名：グルー
プ＃１，グループ＃２を付して出力される。また、上記
〜において、代表エラーパスをディレイ値でソート
したり、また、指定されたグループ単位で、ターゲット
ピンまたはソースピンを、ピンに付されたＸ，Ｙ，Ｚ等
のインデックスでソートしてリスト出力することができ
る。
ピンＢのパスがそれぞれ最悪な場合には、同図（ｄ）に
示すように、それらの内の最悪なパスであるピンＸ→ピ
ンＡのパスが代表エラーパスとしてグループ名：グルー
プ＃１，グループ＃２を付して出力される。また、上記
〜において、代表エラーパスをディレイ値でソート
したり、また、指定されたグループ単位で、ターゲット
ピンまたはソースピンを、ピンに付されたＸ，Ｙ，Ｚ等
のインデックスでソートしてリスト出力することができ
る。
【００４０】図７はエラーパス表示処理手段１４におけ
る上記した代表パスの抽出処理を示すフローチャートで
あり、ターゲット側をグループ化した場合の処理を示し
ている。次に図４に示した回路を参照しながら上記処理
について説明する。同図において、ステップＳ１におい
て、グループ内のターゲットＦＦのピンに到達するパス
にエラーパスがあるかを調べ、ステップＳ２において、
エラーと判断されたパスのスタートとなっているソース
ＦＦのピンを見つける。
る上記した代表パスの抽出処理を示すフローチャートで
あり、ターゲット側をグループ化した場合の処理を示し
ている。次に図４に示した回路を参照しながら上記処理
について説明する。同図において、ステップＳ１におい
て、グループ内のターゲットＦＦのピンに到達するパス
にエラーパスがあるかを調べ、ステップＳ２において、
エラーと判断されたパスのスタートとなっているソース
ＦＦのピンを見つける。
【００４１】例えば、前記した図４の例において、ター
ゲットＦＦであるＦＦ４〜ＦＦ１１に到達するパスがエ
ラーパスとなった場合には、エラーと判断されたパスの
ソースＦＦのピンＸ，Ｙ，Ｚを見つける。ここで、スタ
ートとなるソースＦＦのピンが複数ある場合は、ステッ
プＳ３において、ピンに到達するまでに分岐しているピ
ンまでで最悪のディレイ値を持つパスのソースピンをソ
ースＦＦのピンとして選択する。
ゲットＦＦであるＦＦ４〜ＦＦ１１に到達するパスがエ
ラーパスとなった場合には、エラーと判断されたパスの
ソースＦＦのピンＸ，Ｙ，Ｚを見つける。ここで、スタ
ートとなるソースＦＦのピンが複数ある場合は、ステッ
プＳ３において、ピンに到達するまでに分岐しているピ
ンまでで最悪のディレイ値を持つパスのソースピンをソ
ースＦＦのピンとして選択する。
【００４２】図４の例においては、スタートとなるソー
スＦＦのピンが複数あるので、ソースＦＦのピンＸ，
Ｙ，Ｚの内、分岐しているピンＴ１までで最悪のディレ
イ値を持つピンＸをスタートするパスが選択される。ス
テップＳ４において、グループ内にあるターゲットＦＦ
のピンに到達するパスの中で、他のエラーパスとなった
パスがあり、そのソースＦＦのピンが同一の場合に、デ
ィレイ値が最悪のエラーパスだけを代表パスとして抽出
する。
スＦＦのピンが複数あるので、ソースＦＦのピンＸ，
Ｙ，Ｚの内、分岐しているピンＴ１までで最悪のディレ
イ値を持つピンＸをスタートするパスが選択される。ス
テップＳ４において、グループ内にあるターゲットＦＦ
のピンに到達するパスの中で、他のエラーパスとなった
パスがあり、そのソースＦＦのピンが同一の場合に、デ
ィレイ値が最悪のエラーパスだけを代表パスとして抽出
する。
【００４３】図４の例においては、ターゲットＦＦのピ
ンに到達するパスの中で、エラーパスとなったパスが複
数あるので、それらの内ディレイ値が最悪なターゲット
ピンＣに到達するパスが代表パスとして抽出されること
になる。
ンに到達するパスの中で、エラーパスとなったパスが複
数あるので、それらの内ディレイ値が最悪なターゲット
ピンＣに到達するパスが代表パスとして抽出されること
になる。
【００４４】
【発明の効果】以上説明したように本発明においては、
次の効果を得ることができる。 請求項１の発明にお
いては、エラーパスの中から、同一のソースピンを持つ
エラーパスの内で、ソースピンとターゲットピンとの間
のディレイ値が最悪なパスを、代表エラーパスとして抽
出し、リスト出力しているので、設計者はエラー原因と
なっているパスを容易に判断することができ、解析の工
数を大幅に減少させることができる。 請求項２の発
明においては、回路中のＦＦ群をグループ分けし、読み
込んだエラーパスの中から、指定されたグループに所属
するターゲットピンを持ち、同一のソースピンを持つエ
ラーパスの中で、ソースピンと該ターゲットピン間のデ
ィレイ値が最悪なパスを代表エラーパスとして抽出して
リスト出力しているので、設計者は回路中のＦＦ群をＬ
ＳＩ端子、機能ブロック単位、レジスタ単位等にグルー
プ分けしてリスト出力することができ、一層容易にエラ
ー原因となっているパスを判断することができ、解析の
工数を大幅に減少させることができる。 請求項３の
発明においては、請求項２の発明において、指定された
グループ単位にターゲットピンをインデックスでソート
してリスト出力するようにしているので、出力リストか
ら容易にエラー原因を判断することができる。 請求
項４の発明においては、請求項１または請求項２の発明
において、代表エラーパスをディレイ値順にソートして
リスト出力するようにしたので、請求項３の発明と同
様、出力リストから容易にエラー原因を判断することが
できる。
次の効果を得ることができる。 請求項１の発明にお
いては、エラーパスの中から、同一のソースピンを持つ
エラーパスの内で、ソースピンとターゲットピンとの間
のディレイ値が最悪なパスを、代表エラーパスとして抽
出し、リスト出力しているので、設計者はエラー原因と
なっているパスを容易に判断することができ、解析の工
数を大幅に減少させることができる。 請求項２の発
明においては、回路中のＦＦ群をグループ分けし、読み
込んだエラーパスの中から、指定されたグループに所属
するターゲットピンを持ち、同一のソースピンを持つエ
ラーパスの中で、ソースピンと該ターゲットピン間のデ
ィレイ値が最悪なパスを代表エラーパスとして抽出して
リスト出力しているので、設計者は回路中のＦＦ群をＬ
ＳＩ端子、機能ブロック単位、レジスタ単位等にグルー
プ分けしてリスト出力することができ、一層容易にエラ
ー原因となっているパスを判断することができ、解析の
工数を大幅に減少させることができる。 請求項３の
発明においては、請求項２の発明において、指定された
グループ単位にターゲットピンをインデックスでソート
してリスト出力するようにしているので、出力リストか
ら容易にエラー原因を判断することができる。 請求
項４の発明においては、請求項１または請求項２の発明
において、代表エラーパスをディレイ値順にソートして
リスト出力するようにしたので、請求項３の発明と同
様、出力リストから容易にエラー原因を判断することが
できる。
【図１】本発明の原理図である。
【図２】本発明の前提となるシステムの構成を示す図で
ある。
ある。
【図３】本発明の実施例の処理を示す図である。
【図４】本発明の実施例を説明するための回路構成の一
例を示す図である。
例を示す図である。
【図５】本発明の実施例を説明するための回路構成の一
例を示す図である。
例を示す図である。
【図６】従来例と本発明におけるリスト出力の一例を示
す図である。
す図である。
【図７】本発明の実施例の処理を示すフローチャートで
ある。
ある。
１ ディレイ計算結果ファイ
ル ２ 読み込み手段 ３ グループ化手段 ４ 代表パス抽出手段 ５，１５ エラーパスリスト １１ 遅延時間解析用回路情報
ファイル １２ 遅延時間解析シミュレー
タ １３ａ ディレイ計算結果ファイ
ル １４ エラーパス表示処理手段 ＬＳＩ１、ＬＳＩ２ 集積回路 ＦＦ１〜ＦＦ１１ フリップフロップ Ｇ ゲート
ル ２ 読み込み手段 ３ グループ化手段 ４ 代表パス抽出手段 ５，１５ エラーパスリスト １１ 遅延時間解析用回路情報
ファイル １２ 遅延時間解析シミュレー
タ １３ａ ディレイ計算結果ファイ
ル １４ エラーパス表示処理手段 ＬＳＩ１、ＬＳＩ２ 集積回路 ＦＦ１〜ＦＦ１１ フリップフロップ Ｇ ゲート
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−246769（ＪＰ，Ａ) 特開 平４−131958（ＪＰ，Ａ) 特開 平４−274567（ＪＰ，Ａ) 佐藤眞一、外２名、”遅延時間解析シ ステム−ＮＥＬＴＡＳ２−”、設計自動 化研究会資料14−３、情報処理学会、昭 和57年10月 Ｓｔｅｖｅ Ｈ．Ｃ．Ｙｅｎ，”Ｅｆ ｆｉｃｉｅｎｔ Ａｌｇｏｒｉｔｈｍｓ ｆｏｒ Ｅｘｔｒａｃｔｉｎｇ ｔｈ ｅ Ｋ Ｍｏｓｔ Ｃｒｉｔｉｃａｌ Ｐａｔｈｓ ｉｎ Ｔｉｍｉｎｇ Ａｎ ａｌｙｓｉｓ”，ＤＡＣ，ＩＥＥＥ，平 成元年，Ｖｏｌ．26ｔｈ，ｐ．649−654 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 672 G06F 17/50 668 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】 解析対象となる回路の遅延時間解析結果
をエラーパスリストとして出力するディレイ・レーシン
グ・エラーリスト出力装置において、 ディレイ計算結果を読み込む手段と、上記読み込んだエラーパスの中から、同一のソースピン
を持つエラーパスの内で、ソースピンとターゲットピン
との間のディレイ値が最悪なパスを、代表エラーパスと
して抽出する代表パス抽出手段と、 抽出された代表エラーパスをリスト出力する出力手段と
を設けたことを特徴とするディレイ・レーシング・エラ
ーリスト出力装置。 - 【請求項２】 解析対象となる回路の遅延時間解析結果
をエラーパスリストとして出力するディレイ・レーシン
グ・エラーリスト出力装置において、 ディレイ計算結果を読み込む手段と、 解析対象となる回路内のフリップフロップ群をグループ
化する手段と、 読み込んだエラーパスの中から、指定されたグループに
所属するターゲットピンを持ち、同一のソースピンを持
つエラーパスの中で、ソースピンと該ターゲットピン間
のディレイ値が最悪なパスを代表エラーパスとして抽出
する代表パス抽出手段と、 抽出された代表エラーパスをリスト出力する出力手段
(5) とを設けたことを特徴とするディレイ・レーシング
・エラーリスト出力装置。 - 【請求項３】 出力手段が指定されたグループ単位にタ
ーゲットピンをインデックスでソートしてリスト出力す
ることを特徴とする請求項２のディレイ・レーシング・
エラーリスト出力装置。 - 【請求項４】 出力手段が代表パスをディレイ値順にソ
ートしてリスト出力することを特徴とする請求項１また
は請求項２のディレイ・レーシング・エラーリスト出力
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09974994A JP3210172B2 (ja) | 1994-05-13 | 1994-05-13 | ディレイ・レーシング・エラーリスト出力装置 |
| US08/808,672 US5815655A (en) | 1994-05-13 | 1997-02-28 | Device for generating error path list and method of extracting the worst paths |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09974994A JP3210172B2 (ja) | 1994-05-13 | 1994-05-13 | ディレイ・レーシング・エラーリスト出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07306882A JPH07306882A (ja) | 1995-11-21 |
| JP3210172B2 true JP3210172B2 (ja) | 2001-09-17 |
Family
ID=14255654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09974994A Expired - Fee Related JP3210172B2 (ja) | 1994-05-13 | 1994-05-13 | ディレイ・レーシング・エラーリスト出力装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5815655A (ja) |
| JP (1) | JP3210172B2 (ja) |
Cited By (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD832356S1 (en) | 2016-09-13 | 2018-10-30 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD832355S1 (en) | 2016-09-13 | 2018-10-30 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD832357S1 (en) | 2016-09-13 | 2018-10-30 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD832358S1 (en) | 2016-09-13 | 2018-10-30 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD836164S1 (en) | 2016-09-13 | 2018-12-18 | Bally Gaming, Inc. | Curved display for a gaming machine |
| USD843463S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843477S1 (en) | 2013-04-17 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine |
| USD843478S1 (en) | 2013-04-17 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine |
| USD843479S1 (en) | 2016-03-30 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843459S1 (en) | 2016-03-30 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843465S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843466S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843464S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843461S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843458S1 (en) | 2016-03-30 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843462S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843480S1 (en) | 2018-06-01 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843460S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD871506S1 (en) | 2016-09-13 | 2019-12-31 | Bally Gaming, Inc. | Gaming machine with curved displays |
| USD871507S1 (en) | 2017-09-05 | 2019-12-31 | Aristocrat Technologies Australia Pty Limited | Gaming machine display |
| USD872188S1 (en) | 2018-07-24 | 2020-01-07 | Bally Gaming, Inc. | Gaming machine |
| USD872189S1 (en) | 2018-07-24 | 2020-01-07 | Bally Gaming, Inc. | Gaming machine |
| USD873921S1 (en) | 2018-07-24 | 2020-01-28 | Bally Gaming, Inc. | Gaming machine |
| USD877811S1 (en) | 2018-07-02 | 2020-03-10 | Sg Gaming, Inc. | Gaming machine |
| USD878477S1 (en) | 2018-07-02 | 2020-03-17 | Sg Gaming, Inc. | Gaming machine |
| USD880609S1 (en) | 2018-07-24 | 2020-04-07 | Bally Gaming, Inc. | Gaming machine with graphical user interface |
| USD880610S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD880606S1 (en) | 2017-09-28 | 2020-04-07 | Sg Gaming, Inc. | Gaming terminal |
| USD880614S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD880613S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD880608S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD880612S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD880611S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD880615S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD881285S1 (en) | 2018-07-24 | 2020-04-14 | Sg Gaming, Inc. | Gaming machine |
| USD881284S1 (en) | 2018-07-24 | 2020-04-14 | Sg Gaming, Inc. | Gaming machine |
| USD881995S1 (en) | 2018-07-24 | 2020-04-21 | Sg Gaming, Inc. | Gaming machine |
| USD882700S1 (en) | 2017-04-14 | 2020-04-28 | Sg Gaming, Inc. | Gaming machine carousel display |
| USD882699S1 (en) | 2017-04-14 | 2020-04-28 | Sg Gaming, Inc. | Gaming machine carousel display |
| USD882694S1 (en) | 2018-07-24 | 2020-04-28 | Sg Gaming, Inc. | Gaming machine |
| USD882695S1 (en) | 2018-07-24 | 2020-04-28 | Sg Gaming, Inc. | Gaming machine |
| USD883393S1 (en) | 2017-04-14 | 2020-05-05 | Sg Gaming, Inc. | Gaming machine carousel display |
| USD884079S1 (en) | 2018-07-24 | 2020-05-12 | Sg Gaming, Inc. | Gaming machine |
| USD886905S1 (en) | 2018-07-24 | 2020-06-09 | Sg Gaming, Inc. | Gaming machine |
| USD887495S1 (en) | 2018-07-24 | 2020-06-16 | Sg Gaming, Inc. | Gaming machine |
| USD889552S1 (en) | 2017-09-28 | 2020-07-07 | Sg Gaming, Inc. | Gaming terminal |
| USD889553S1 (en) | 2017-09-28 | 2020-07-07 | Sg Gaming, Inc. | Gaming terminal |
| USD894285S1 (en) | 2018-07-24 | 2020-08-25 | Sg Gaming, Inc. | Gaming machine |
| USD896313S1 (en) | 2016-03-30 | 2020-09-15 | Sg Gaming, Inc. | Gaming machine with curved display |
| USD913376S1 (en) | 2018-07-02 | 2021-03-16 | Sg Gaming, Inc. | Gaming machine |
| USD913377S1 (en) | 2018-07-02 | 2021-03-16 | Sg Gaming, Inc. | Gaming machine |
| USD915523S1 (en) | 2017-09-28 | 2021-04-06 | Sg Gaming, Inc. | Gaming terminal |
| USD952750S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
| USD952751S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
| USD952754S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
| USD952755S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
| USD952752S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
| USD952753S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
| USD1034820S1 (en) | 2018-07-24 | 2024-07-09 | Lnw Gaming, Inc. | Gaming machine |
| USD1034821S1 (en) | 2018-07-24 | 2024-07-09 | Lnw Gaming, Inc. | Gaming machine |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2996200B2 (ja) * | 1997-03-10 | 1999-12-27 | 日本電気株式会社 | 論理回路の解析方法および解析装置 |
| JP3403612B2 (ja) * | 1997-06-05 | 2003-05-06 | 沖電気工業株式会社 | スキャンパスネットの配線方法と半導体集積回路 |
| JP2868009B1 (ja) * | 1998-01-30 | 1999-03-10 | 日本電気株式会社 | 遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体 |
| US6434723B1 (en) * | 1999-05-26 | 2002-08-13 | Hewlett-Packard Company | System and method for evaluating a very large scale integrated circuit for potential design errors |
| US6470484B1 (en) * | 2000-05-18 | 2002-10-22 | Lsi Logic Corporation | System and method for efficient layout of functionally extraneous cells |
| US7039643B2 (en) * | 2001-04-10 | 2006-05-02 | Adobe Systems Incorporated | System, method and apparatus for converting and integrating media files |
| JP2003076734A (ja) * | 2001-09-03 | 2003-03-14 | Fujitsu Ltd | 集積回路設計装置及び集積回路設計方法並びにプログラム |
| DE10148985A1 (de) * | 2001-10-04 | 2003-04-10 | Deutsche Telekom Ag | Verfahren zur Ausgabe von personalisierten Informationen auf einer Website |
| US6611949B2 (en) | 2001-11-08 | 2003-08-26 | Sun Microsystems, Inc. | Path filtering for latch-based systems |
| US7065683B1 (en) * | 2001-12-05 | 2006-06-20 | Lsi Logic Corporation | Long path at-speed testing |
| US7363551B2 (en) * | 2005-12-30 | 2008-04-22 | Intel Corporation | Systems and methods for measuring signal propagation delay between circuits |
| US10587611B2 (en) | 2017-08-29 | 2020-03-10 | Microsoft Technology Licensing, Llc. | Detection of the network logon protocol used in pass-through authentication |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3603771A (en) * | 1969-07-15 | 1971-09-07 | Texas Instruments Inc | Input/output signal point assignment |
| US4564943A (en) * | 1983-07-05 | 1986-01-14 | International Business Machines | System path stressing |
| US4916627A (en) * | 1987-12-02 | 1990-04-10 | International Business Machines Corporation | Logic path length reduction using boolean minimization |
| US4924430A (en) * | 1988-01-28 | 1990-05-08 | Teradyne, Inc. | Static timing analysis of semiconductor digital circuits |
| US4970664A (en) * | 1988-06-10 | 1990-11-13 | Kaiser Richard R | Critical path analyzer with path context window |
| US5210700A (en) * | 1990-02-20 | 1993-05-11 | International Business Machines Corporation | Automatic delay adjustment for static timing analysis |
| US5572437A (en) * | 1990-04-06 | 1996-11-05 | Lsi Logic Corporation | Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models |
| US5191541A (en) * | 1990-05-14 | 1993-03-02 | Sun Microsystems, Inc. | Method and apparatus to improve static path analysis of digital circuits |
| US5172377A (en) * | 1990-09-07 | 1992-12-15 | Genrad, Inc. | Method for testing mixed scan and non-scan circuitry |
| US5237514A (en) * | 1990-12-21 | 1993-08-17 | International Business Machines Corporation | Minimizing path delay in a machine by compensation of timing through selective placement and partitioning |
| WO1993008598A1 (en) * | 1991-10-17 | 1993-04-29 | Fujitsu Limited | Method for optimizing delay time |
| JP2993239B2 (ja) * | 1991-11-28 | 1999-12-20 | 株式会社日立製作所 | 階層間ディレイ配分方法 |
| EP0643855A1 (en) * | 1992-06-04 | 1995-03-22 | Xilinx, Inc. | Timing driven method for laying out a user's circuit onto a programmable integrated circuit device |
| US5629859A (en) * | 1992-10-21 | 1997-05-13 | Texas Instruments Incorporated | Method for timing-directed circuit optimizations |
| US5457638A (en) * | 1993-02-23 | 1995-10-10 | Nec Research Institue, Inc. | Timing analysis of VLSI circuits |
| US5471152A (en) * | 1993-10-08 | 1995-11-28 | Crosscheck Technology, Inc. | Storage element for delay testing |
| US5493522A (en) * | 1994-09-21 | 1996-02-20 | Northrop Grumman Corporation | Fast arithmetic modulo divider |
-
1994
- 1994-05-13 JP JP09974994A patent/JP3210172B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-28 US US08/808,672 patent/US5815655A/en not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ｓｔｅｖｅ Ｈ．Ｃ．Ｙｅｎ，"Ｅｆｆｉｃｉｅｎｔ Ａｌｇｏｒｉｔｈｍｓ ｆｏｒ Ｅｘｔｒａｃｔｉｎｇ ｔｈｅ Ｋ Ｍｏｓｔ Ｃｒｉｔｉｃａｌ Ｐａｔｈｓ ｉｎ Ｔｉｍｉｎｇ Ａｎａｌｙｓｉｓ"，ＤＡＣ，ＩＥＥＥ，平成元年，Ｖｏｌ．２６ｔｈ，ｐ．６４９−６５４ |
| 佐藤眞一、外２名、"遅延時間解析システム−ＮＥＬＴＡＳ２−"、設計自動化研究会資料１４−３、情報処理学会、昭和５７年１０月 |
Cited By (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD843475S1 (en) | 2013-04-17 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine |
| USD882697S1 (en) | 2013-04-17 | 2020-04-28 | Sg Gaming, Inc. | Gaming machine |
| USD882696S1 (en) | 2013-04-17 | 2020-04-28 | Sg Gaming, Inc. | Gaming machine |
| USD882698S1 (en) | 2013-04-17 | 2020-04-28 | Sg Gaming, Inc. | Gaming machine |
| USD895019S1 (en) | 2013-04-17 | 2020-09-01 | Sg Gaming, Inc. | Gaming machine |
| USD844062S1 (en) | 2013-04-17 | 2019-03-26 | Bally Gaming, Inc. | Gaming machine |
| USD843477S1 (en) | 2013-04-17 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine |
| USD843478S1 (en) | 2013-04-17 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine |
| USD843474S1 (en) | 2013-04-17 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine |
| USD843476S1 (en) | 2013-04-17 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine |
| USD843458S1 (en) | 2016-03-30 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD896313S1 (en) | 2016-03-30 | 2020-09-15 | Sg Gaming, Inc. | Gaming machine with curved display |
| USD896314S1 (en) | 2016-03-30 | 2020-09-15 | Sg Gaming, Inc. | Gaming machine with curved display |
| USD896315S1 (en) | 2016-03-30 | 2020-09-15 | Sg Gaming, Inc. | Gaming machine with curved display |
| USD896312S1 (en) | 2016-03-30 | 2020-09-15 | Sg Gaming, Inc. | Gaming machine with curved display |
| USD843459S1 (en) | 2016-03-30 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD910116S1 (en) | 2016-03-30 | 2021-02-09 | Sg Gaming, Inc. | Gaming machine with curved display |
| USD843479S1 (en) | 2016-03-30 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843463S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD832356S1 (en) | 2016-09-13 | 2018-10-30 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843460S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843465S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD871506S1 (en) | 2016-09-13 | 2019-12-31 | Bally Gaming, Inc. | Gaming machine with curved displays |
| USD843461S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843464S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD832355S1 (en) | 2016-09-13 | 2018-10-30 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD836164S1 (en) | 2016-09-13 | 2018-12-18 | Bally Gaming, Inc. | Curved display for a gaming machine |
| USD843466S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD843462S1 (en) | 2016-09-13 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD832358S1 (en) | 2016-09-13 | 2018-10-30 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD832357S1 (en) | 2016-09-13 | 2018-10-30 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD883393S1 (en) | 2017-04-14 | 2020-05-05 | Sg Gaming, Inc. | Gaming machine carousel display |
| USD882699S1 (en) | 2017-04-14 | 2020-04-28 | Sg Gaming, Inc. | Gaming machine carousel display |
| USD882700S1 (en) | 2017-04-14 | 2020-04-28 | Sg Gaming, Inc. | Gaming machine carousel display |
| USD1040238S1 (en) | 2017-09-05 | 2024-08-27 | Aristocrat Technologies Australia Pty Limited | Gaming machine |
| USD871507S1 (en) | 2017-09-05 | 2019-12-31 | Aristocrat Technologies Australia Pty Limited | Gaming machine display |
| USD1042647S1 (en) | 2017-09-05 | 2024-09-17 | Aristocrat Technologies Australia Pty Limited | Gaming machine |
| USD1040237S1 (en) | 2017-09-05 | 2024-08-27 | Aristocrat Technologies Australia Pty Limited | Gaming machine |
| USD1031853S1 (en) | 2017-09-28 | 2024-06-18 | Lnw Gaming, Inc. | Gaming terminal |
| USD1031855S1 (en) | 2017-09-28 | 2024-06-18 | Lnw Gaming, Inc. | Gaming terminal |
| USD1031854S1 (en) | 2017-09-28 | 2024-06-18 | Lnw Gaming, Inc. | Gaming terminal |
| USD889553S1 (en) | 2017-09-28 | 2020-07-07 | Sg Gaming, Inc. | Gaming terminal |
| USD1031852S1 (en) | 2017-09-28 | 2024-06-18 | Lnw Gaming, Inc. | Gaming terminal |
| USD880606S1 (en) | 2017-09-28 | 2020-04-07 | Sg Gaming, Inc. | Gaming terminal |
| USD1032728S1 (en) | 2017-09-28 | 2024-06-25 | Lnw Gaming, Inc. | Gaming terminal |
| USD1036553S1 (en) | 2017-09-28 | 2024-07-23 | Lnw Gaming, Inc. | Gaming terminal |
| USD889552S1 (en) | 2017-09-28 | 2020-07-07 | Sg Gaming, Inc. | Gaming terminal |
| USD915523S1 (en) | 2017-09-28 | 2021-04-06 | Sg Gaming, Inc. | Gaming terminal |
| USD1002738S1 (en) | 2017-09-28 | 2023-10-24 | Lnw Gaming, Inc. | Gaming terminal |
| USD843480S1 (en) | 2018-06-01 | 2019-03-19 | Bally Gaming, Inc. | Gaming machine with curved display |
| USD913376S1 (en) | 2018-07-02 | 2021-03-16 | Sg Gaming, Inc. | Gaming machine |
| USD877811S1 (en) | 2018-07-02 | 2020-03-10 | Sg Gaming, Inc. | Gaming machine |
| USD878477S1 (en) | 2018-07-02 | 2020-03-17 | Sg Gaming, Inc. | Gaming machine |
| USD913377S1 (en) | 2018-07-02 | 2021-03-16 | Sg Gaming, Inc. | Gaming machine |
| USD882694S1 (en) | 2018-07-24 | 2020-04-28 | Sg Gaming, Inc. | Gaming machine |
| USD880613S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD887495S1 (en) | 2018-07-24 | 2020-06-16 | Sg Gaming, Inc. | Gaming machine |
| USD886905S1 (en) | 2018-07-24 | 2020-06-09 | Sg Gaming, Inc. | Gaming machine |
| USD884079S1 (en) | 2018-07-24 | 2020-05-12 | Sg Gaming, Inc. | Gaming machine |
| USD882695S1 (en) | 2018-07-24 | 2020-04-28 | Sg Gaming, Inc. | Gaming machine |
| USD881995S1 (en) | 2018-07-24 | 2020-04-21 | Sg Gaming, Inc. | Gaming machine |
| USD881284S1 (en) | 2018-07-24 | 2020-04-14 | Sg Gaming, Inc. | Gaming machine |
| USD881285S1 (en) | 2018-07-24 | 2020-04-14 | Sg Gaming, Inc. | Gaming machine |
| USD880615S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD872188S1 (en) | 2018-07-24 | 2020-01-07 | Bally Gaming, Inc. | Gaming machine |
| USD872189S1 (en) | 2018-07-24 | 2020-01-07 | Bally Gaming, Inc. | Gaming machine |
| USD873921S1 (en) | 2018-07-24 | 2020-01-28 | Bally Gaming, Inc. | Gaming machine |
| USD880609S1 (en) | 2018-07-24 | 2020-04-07 | Bally Gaming, Inc. | Gaming machine with graphical user interface |
| USD1034821S1 (en) | 2018-07-24 | 2024-07-09 | Lnw Gaming, Inc. | Gaming machine |
| USD1034820S1 (en) | 2018-07-24 | 2024-07-09 | Lnw Gaming, Inc. | Gaming machine |
| USD880611S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD1011431S1 (en) | 2018-07-24 | 2024-01-16 | Lnw Gaming, Inc. | Gaming machine |
| USD1011430S1 (en) | 2018-07-24 | 2024-01-16 | Lnw Gaming, Inc. | Gaming machine |
| USD1012184S1 (en) | 2018-07-24 | 2024-01-23 | Lnw Gaming, Inc. | Gaming machine with graphical user interface |
| USD1012186S1 (en) | 2018-07-24 | 2024-01-23 | Lnw Gaming, Inc. | Gaming machine with graphical user interface |
| USD1012185S1 (en) | 2018-07-24 | 2024-01-23 | Lnw Gaming, Inc. | Gaming machine |
| USD1012183S1 (en) | 2018-07-24 | 2024-01-23 | Lnw Gaming, Inc. | Gaming machine |
| USD1013044S1 (en) | 2018-07-24 | 2024-01-30 | Lnw Gaming, Inc. | Gaming machine |
| USD1018678S1 (en) | 2018-07-24 | 2024-03-19 | Lnw Gaming, Inc. | Gaming machine |
| USD1018677S1 (en) | 2018-07-24 | 2024-03-19 | Lnw Gaming, Inc. | Gaming machine |
| USD880612S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD880608S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD894285S1 (en) | 2018-07-24 | 2020-08-25 | Sg Gaming, Inc. | Gaming machine |
| USD880614S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD880610S1 (en) | 2018-07-24 | 2020-04-07 | Sg Gaming, Inc. | Gaming machine |
| USD1032721S1 (en) | 2018-07-24 | 2024-06-25 | Lnw Gaming, Inc. | Gaming machine with graphical user interface |
| USD1033542S1 (en) | 2018-07-24 | 2024-07-02 | Lnw Gaming, Inc. | Gaming machine |
| USD952753S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
| USD952752S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
| USD952755S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
| USD952754S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
| USD952751S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
| USD952750S1 (en) | 2019-10-11 | 2022-05-24 | Sg Gaming, Inc. | Gaming machine |
Also Published As
| Publication number | Publication date |
|---|---|
| US5815655A (en) | 1998-09-29 |
| JPH07306882A (ja) | 1995-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3210172B2 (ja) | ディレイ・レーシング・エラーリスト出力装置 | |
| US4692921A (en) | Method for generating verification tests | |
| JPH10283394A (ja) | 故障シミュレーション方法 | |
| US6321173B1 (en) | System and method for efficient verification of functional equivalence between design models | |
| US6377909B1 (en) | Method and apparatus for preparing a logic simulation model and recording medium for storing the same | |
| US20020126581A1 (en) | Method of analyzing clock skew between signals | |
| Oh et al. | Efficient logic-level timing analysis using constraint-guided critical path search | |
| JP3464240B2 (ja) | クリティカルパス解析方法 | |
| JP2996153B2 (ja) | Ａｓｉｃ検証方法 | |
| JPS62217172A (ja) | 回路の照合方法 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JP2830579B2 (ja) | 論理シミュレーション装置 | |
| JPH02294843A (ja) | 論理検証装置 | |
| JPH04291459A (ja) | 半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置 | |
| JPH04211872A (ja) | 論理回路のタイミング検証方法 | |
| JP2002250753A (ja) | スキャンテスト回路とそのテスト方法、およびフリップフロップの初期設定方法 | |
| JP2003085235A (ja) | シミュレーション方法および装置 | |
| JPH01232740A (ja) | 図形接続検証システム | |
| JPH0822486A (ja) | 論理回路シミュレ−ション方法 | |
| JPH02310478A (ja) | 半導体検査装置 | |
| JPH0572271A (ja) | 半導体集積回路の検査方法 | |
| JP2000187064A (ja) | テストグループ作成装置及びその作成方法 | |
| JPH04278483A (ja) | マクロセル分離テスト方法 | |
| JPH06162131A (ja) | 大規模集積回路の故障シミュレーション方式 | |
| JPH05128194A (ja) | 論理回路シミユレーシヨン方式および木構造論理素子ブロツクの識別子生成方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010703 |
|
| LAPS | Cancellation because of no payment of annual fees |