JP2868009B1 - 遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体 - Google Patents
遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体Info
- Publication number
- JP2868009B1 JP2868009B1 JP10019914A JP1991498A JP2868009B1 JP 2868009 B1 JP2868009 B1 JP 2868009B1 JP 10019914 A JP10019914 A JP 10019914A JP 1991498 A JP1991498 A JP 1991498A JP 2868009 B1 JP2868009 B1 JP 2868009B1
- Authority
- JP
- Japan
- Prior art keywords
- delay
- clock skew
- register
- calculating
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【要約】
【課題】 複数の論理パスの中からクリティカルパスを
正確に求めることができる遅延算出装置を提供する。 【解決手段】 クロック信号入力と他の信号入力とによ
り出力が確定するレジスタを複数有する論理回路１に含
まれる複数の論理パスの遅延時間を算出する遅延算出装
置において、２つのレジスタからなる複数の組を、該組
を構成するレジスタ間のクロックスキュー値が含まれる
クロックスキュー値の範囲に応じてグループに区分する
レジスタ区分手段１１０と、このレジスタ区分手段１１
０により区分されたグループ毎に該当するグループを区
分するために用いられたクロックスキュー値の範囲内の
所定値を用いて遅延時間を算出するトレース手段１２０
とを含む。
正確に求めることができる遅延算出装置を提供する。 【解決手段】 クロック信号入力と他の信号入力とによ
り出力が確定するレジスタを複数有する論理回路１に含
まれる複数の論理パスの遅延時間を算出する遅延算出装
置において、２つのレジスタからなる複数の組を、該組
を構成するレジスタ間のクロックスキュー値が含まれる
クロックスキュー値の範囲に応じてグループに区分する
レジスタ区分手段１１０と、このレジスタ区分手段１１
０により区分されたグループ毎に該当するグループを区
分するために用いられたクロックスキュー値の範囲内の
所定値を用いて遅延時間を算出するトレース手段１２０
とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は論理回路の遅延算出
装置、遅延算出方法および遅延算出用プログラムを記録
した記録媒体に関し、特に論理回路の遅延時間が最も大
きいパスを求める遅延算出装置、遅延算出方法および遅
延算出用プログラムを記録した記録媒体に関する。
装置、遅延算出方法および遅延算出用プログラムを記録
した記録媒体に関し、特に論理回路の遅延時間が最も大
きいパスを求める遅延算出装置、遅延算出方法および遅
延算出用プログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】従来この種の遅延算出装置では、１つの
始点から派生する複数の論理パスの全てを深さ優先探索
（Ｄｅｐｔｈ Ｆｉｒｓｔ Ｓｅａｒｃｈ、以下ＤＦＳ
という）により一括してトレースしていた。すなわち、
論理回路に含まれる素子の遅延時間や配線の遅延時間を
用いて、複数の論理パスの終点のすべてをトレース対象
として一括してトレースを行いクリティカルパスを求め
ていた。しかしながら、このような従来の遅延算出装置
では真のクリティカルパスが求められるとは限らない。
現実の論理パスの遅延時間には従来のトレースでは求め
られない要素が含まれているためである。このような要
素として、例えば、クロックスキューがある。
始点から派生する複数の論理パスの全てを深さ優先探索
（Ｄｅｐｔｈ Ｆｉｒｓｔ Ｓｅａｒｃｈ、以下ＤＦＳ
という）により一括してトレースしていた。すなわち、
論理回路に含まれる素子の遅延時間や配線の遅延時間を
用いて、複数の論理パスの終点のすべてをトレース対象
として一括してトレースを行いクリティカルパスを求め
ていた。しかしながら、このような従来の遅延算出装置
では真のクリティカルパスが求められるとは限らない。
現実の論理パスの遅延時間には従来のトレースでは求め
られない要素が含まれているためである。このような要
素として、例えば、クロックスキューがある。
【０００３】この種の遅延算出装置の一例が、特開平５
−１８９５１１号公報に記載されている。該公報記載の
遅延算出装置では、互いに異なる複数のロジックからな
る論理回路において、論理パス中の送り側のＦＦと受け
側のＦＦとのロジックが異なる場合、この異なるロジッ
クの組み合わせに応じてクロック間スキュー値テーブル
に登録されているクロック間スキュー値を参照して遅延
時間を求めている。
−１８９５１１号公報に記載されている。該公報記載の
遅延算出装置では、互いに異なる複数のロジックからな
る論理回路において、論理パス中の送り側のＦＦと受け
側のＦＦとのロジックが異なる場合、この異なるロジッ
クの組み合わせに応じてクロック間スキュー値テーブル
に登録されているクロック間スキュー値を参照して遅延
時間を求めている。
【０００４】
【発明が解決しようとする課題】上述の従来の遅延算出
装置は、異なる論理回路のクロック間のクロックスキュ
ーを考慮したクリティカルパスは求めることができる
が、同一論理内において、レジスタ間のクロックスキュ
ーが異なる場合には、クリティカルパスを求めることが
できないという問題がある。
装置は、異なる論理回路のクロック間のクロックスキュ
ーを考慮したクリティカルパスは求めることができる
が、同一論理内において、レジスタ間のクロックスキュ
ーが異なる場合には、クリティカルパスを求めることが
できないという問題がある。
【０００５】例えば、第１のレジスタと第２のレジスタ
とを含む論理パスでは、単に第１のレジスタから第２の
レジスタに至るパスの遅延時間を求めても、必ずしも真
の遅延時間は求められない。第１のレジスタに供給され
るクロックと第２のレジスタに供給されるクロックとの
間にクロックスキューが生じている場合、該クロックス
キューにより真の遅延時間が変わるためである。たいて
いの場合、レジスタが複数あれば、各レジスタにクロッ
クを供給するクロックパスもそれぞれ異なるので、レジ
スタ間のクロックスキューが生じている。
とを含む論理パスでは、単に第１のレジスタから第２の
レジスタに至るパスの遅延時間を求めても、必ずしも真
の遅延時間は求められない。第１のレジスタに供給され
るクロックと第２のレジスタに供給されるクロックとの
間にクロックスキューが生じている場合、該クロックス
キューにより真の遅延時間が変わるためである。たいて
いの場合、レジスタが複数あれば、各レジスタにクロッ
クを供給するクロックパスもそれぞれ異なるので、レジ
スタ間のクロックスキューが生じている。
【０００６】本発明の目的は、複数の論理パスの中から
クリティカルパスを正確に求めることができる遅延算出
装置を提供することにある。
クリティカルパスを正確に求めることができる遅延算出
装置を提供することにある。
【０００７】本発明の他の目的は、論理パス中に含まれ
る複数のレジスタ間にクロックスキューが生じている場
合に、該論理パスの真の遅延時間を求めることができる
遅延算出装置を提供することにある。
る複数のレジスタ間にクロックスキューが生じている場
合に、該論理パスの真の遅延時間を求めることができる
遅延算出装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の遅延算出装置
は、クロック信号入力と他の信号入力とにより出力が確
定する素子を複数有する論理回路に含まれる複数の論理
パスの遅延時間を算出する遅延算出装置であって、前記
論理回路の情報を格納する第１の記憶手段と、前記複数
の素子を２つずつ組にして得られる複数の組を、該組を
構成する前記素子間のクロックスキュー値が含まれる範
囲に応じてグループに区分する区分手段と、この区分手
段により区分されたグループ毎に、該当するグループの
区分に用いた前記範囲内の所定のクロックスキュー値と
前記第１の記憶手段に記憶された回路情報とを使用して
遅延時間を算出する算出手段とを含むことを特徴とす
る。
は、クロック信号入力と他の信号入力とにより出力が確
定する素子を複数有する論理回路に含まれる複数の論理
パスの遅延時間を算出する遅延算出装置であって、前記
論理回路の情報を格納する第１の記憶手段と、前記複数
の素子を２つずつ組にして得られる複数の組を、該組を
構成する前記素子間のクロックスキュー値が含まれる範
囲に応じてグループに区分する区分手段と、この区分手
段により区分されたグループ毎に、該当するグループの
区分に用いた前記範囲内の所定のクロックスキュー値と
前記第１の記憶手段に記憶された回路情報とを使用して
遅延時間を算出する算出手段とを含むことを特徴とす
る。
【０００９】また、本発明の他の遅延算出装置は、前記
複数の論理パスに含まれる２つの前記素子の組毎にそれ
らの間のクロックスキュー値を登録する第２の記憶手段
を含み、前記区分手段は前記第２の記憶手段に登録され
た前記クロックスキュー値を用いて区分することを特徴
とする。
複数の論理パスに含まれる２つの前記素子の組毎にそれ
らの間のクロックスキュー値を登録する第２の記憶手段
を含み、前記区分手段は前記第２の記憶手段に登録され
た前記クロックスキュー値を用いて区分することを特徴
とする。
【００１０】さらに、本発明の他の遅延算出装置は、前
記組は１つの論理パスを形成するとともに近接した２つ
の前記素子からなることを特徴とする。
記組は１つの論理パスを形成するとともに近接した２つ
の前記素子からなることを特徴とする。
【００１１】また、本発明の他の遅延算出装置は、前記
算出手段は前記所定値として前記クロックスキュー値の
範囲の上限値を用いることを特徴とする。
算出手段は前記所定値として前記クロックスキュー値の
範囲の上限値を用いることを特徴とする。
【００１２】さらに、本発明の他の遅延算出装置は、前
記算出手段は前記所定値として前記クロックスキュー値
の範囲の下限値を用いることを特徴とする。
記算出手段は前記所定値として前記クロックスキュー値
の範囲の下限値を用いることを特徴とする。
【００１３】また、本発明の他の遅延算出装置は、前記
クロックスキュー値の範囲の幅は一定であることを特徴
とする。
クロックスキュー値の範囲の幅は一定であることを特徴
とする。
【００１４】さらに、本発明の他の遅延算出装置は、前
記クロックスキュー値の範囲は所望の領域の幅を他に比
べて変化させたことを特徴とする。
記クロックスキュー値の範囲は所望の領域の幅を他に比
べて変化させたことを特徴とする。
【００１５】また、本発明の他の遅延算出装置は、前記
算出手段は、１つの始点から始まる複数の論理パスにつ
いて前記区分毎に算出した遅延時間を用いて該区分毎の
クリティカルパスを求め、複数の区分の各々の前記クリ
ティカルパスのうち最大の遅延時間を有するものを前記
始点から始まる論理パスのクリティカルパスと決定する
手段を含むことを特徴とするさらに、本発明の他の遅延
算出装置は、前記算出手段は、１つの始点から始まる複
数の論理パスについて前記区分毎に算出した遅延時間を
用いて該区分毎のクリティカルパスを求め、複数の区分
の各々の前記クリティカルパスのうち最小の遅延時間を
有するものを前記始点から始まる論理パスのクリティカ
ルパスと決定する手段を含む。
算出手段は、１つの始点から始まる複数の論理パスにつ
いて前記区分毎に算出した遅延時間を用いて該区分毎の
クリティカルパスを求め、複数の区分の各々の前記クリ
ティカルパスのうち最大の遅延時間を有するものを前記
始点から始まる論理パスのクリティカルパスと決定する
手段を含むことを特徴とするさらに、本発明の他の遅延
算出装置は、前記算出手段は、１つの始点から始まる複
数の論理パスについて前記区分毎に算出した遅延時間を
用いて該区分毎のクリティカルパスを求め、複数の区分
の各々の前記クリティカルパスのうち最小の遅延時間を
有するものを前記始点から始まる論理パスのクリティカ
ルパスと決定する手段を含む。
【００１６】また、本発明の他の遅延算出装置は、論理
回路が前記素子が少なくとも３つ連結された論理パスを
含む場合には、該論理回路を始点となるレジスタとこの
レジスタの後段に隣接して接続された少なくとも１つの
前記素子とからなる回路に分割することを特徴とする。
回路が前記素子が少なくとも３つ連結された論理パスを
含む場合には、該論理回路を始点となるレジスタとこの
レジスタの後段に隣接して接続された少なくとも１つの
前記素子とからなる回路に分割することを特徴とする。
【００１７】さらに、本発明の他の遅延算出装置は、始
点のレジスタと終点のレジスタとからなる論理パスを複
数有する論理回路の回路情報を記憶する記憶手段を有
し、該記憶手段に記憶された前記回路情報を用いて遅延
時間を算出する遅延算出装置において、始点のレジスタ
と終点のレジスタとのクロックスキューの値に応じて前
記複数の論理パスの各々を複数のグループに区分する区
分手段と、この区分手段により区分された複数のグルー
プ毎に当該グループに含まれる論理パスのトレースを行
いクリティカルパスを求めるトレース手段とを含む。
点のレジスタと終点のレジスタとからなる論理パスを複
数有する論理回路の回路情報を記憶する記憶手段を有
し、該記憶手段に記憶された前記回路情報を用いて遅延
時間を算出する遅延算出装置において、始点のレジスタ
と終点のレジスタとのクロックスキューの値に応じて前
記複数の論理パスの各々を複数のグループに区分する区
分手段と、この区分手段により区分された複数のグルー
プ毎に当該グループに含まれる論理パスのトレースを行
いクリティカルパスを求めるトレース手段とを含む。
【００１８】本発明の遅延算出方法は、クロック信号入
力と他の信号入力とにより出力が確定する素子を複数有
する論理回路の情報が格納された記憶手段の内容を用い
て該論理回路に含まれる複数の論理パスの遅延時間を算
出する遅延算出方法において、前記複数の素子を２つず
つ組にして得られる複数の組を、該組を構成する前記素
子間のクロックスキュー値が含まれる範囲に応じてグル
ープに区分し、区分されたグループ毎に該当するグルー
プの区分のために用いた前記範囲内の所定のクロックス
キュー値と前記記憶手段に記憶された前記論理回路の情
報とを使用して遅延時間を算出することを特徴とする。
力と他の信号入力とにより出力が確定する素子を複数有
する論理回路の情報が格納された記憶手段の内容を用い
て該論理回路に含まれる複数の論理パスの遅延時間を算
出する遅延算出方法において、前記複数の素子を２つず
つ組にして得られる複数の組を、該組を構成する前記素
子間のクロックスキュー値が含まれる範囲に応じてグル
ープに区分し、区分されたグループ毎に該当するグルー
プの区分のために用いた前記範囲内の所定のクロックス
キュー値と前記記憶手段に記憶された前記論理回路の情
報とを使用して遅延時間を算出することを特徴とする。
【００１９】本発明の遅延算出用プログラムを登録した
記録媒体は、クロック信号入力と他の信号入力とにより
出力が確定する複数の素子を２つずつ組にし、該組を構
成する前記素子間のクロックスキュー値が含まれる範囲
に応じてグループに区分する区分処理と、論理回路の回
路情報が格納された記憶手段から該回路情報を読み出
し、前記区分処理により区分されたグループ毎に該当す
るグループの区分のために用いられた前記範囲内の所定
のクロックスキュー値と前記回路情報とを使用して遅延
時間を算出する算出処理とをコンピュータに実行させる
ためのプログラムを記録したことを特徴とする。
記録媒体は、クロック信号入力と他の信号入力とにより
出力が確定する複数の素子を２つずつ組にし、該組を構
成する前記素子間のクロックスキュー値が含まれる範囲
に応じてグループに区分する区分処理と、論理回路の回
路情報が格納された記憶手段から該回路情報を読み出
し、前記区分処理により区分されたグループ毎に該当す
るグループの区分のために用いられた前記範囲内の所定
のクロックスキュー値と前記回路情報とを使用して遅延
時間を算出する算出処理とをコンピュータに実行させる
ためのプログラムを記録したことを特徴とする。
【００２０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２１】図１を参照すると、本実施の形態において
対象とする論理回路１は、始点となるレジスタとこのレ
ジスタの後段に隣接して接続された少なくとも１つのレ
ジスタとから構成されている。論理回路１は、レジスタ
１１、１２、１３および１４と、ディレーゲート２１お
よび２４と、ＮＯＴ２３および２４とからなる。本実施
の形態において、論理回路１は説明のための一例であ
り、その論理に特別な意味はない。ディレーゲート２１
および２４と、ＮＯＴ２３および２４はクロック信号に
よって出力が確定するものでなければいずれの素子であ
ってもよい。
対象とする論理回路１は、始点となるレジスタとこのレ
ジスタの後段に隣接して接続された少なくとも１つのレ
ジスタとから構成されている。論理回路１は、レジスタ
１１、１２、１３および１４と、ディレーゲート２１お
よび２４と、ＮＯＴ２３および２４とからなる。本実施
の形態において、論理回路１は説明のための一例であ
り、その論理に特別な意味はない。ディレーゲート２１
および２４と、ＮＯＴ２３および２４はクロック信号に
よって出力が確定するものでなければいずれの素子であ
ってもよい。
【００２２】本実施の形態では論理回路１の始点はレジ
スタ１１である。レジスタ１１の出力は配線３１により
ディレーゲート２１の入力に接続されている。ディレー
ゲート２１の出力は、配線３２によりＮＯＴ２２、ディ
レーゲート２３およびＮＯＴ２４のそれぞれの出力に接
続されている。ＮＯＴ２２の出力は配線３３によりレジ
スタ１２の入力に接続されている。ディレーゲート２３
の出力は配線３４によりレジスタ１３の入力に接続され
ている。ＮＯＴ２４の出力は配線３５によりレジスタ１
４の入力に接続されている。
スタ１１である。レジスタ１１の出力は配線３１により
ディレーゲート２１の入力に接続されている。ディレー
ゲート２１の出力は、配線３２によりＮＯＴ２２、ディ
レーゲート２３およびＮＯＴ２４のそれぞれの出力に接
続されている。ＮＯＴ２２の出力は配線３３によりレジ
スタ１２の入力に接続されている。ディレーゲート２３
の出力は配線３４によりレジスタ１３の入力に接続され
ている。ＮＯＴ２４の出力は配線３５によりレジスタ１
４の入力に接続されている。
【００２３】論理回路に含まれる論理パス中に複数のレ
ジスタが連なっている場合には、図１の論理回路１のよ
うな回路に分割する。すなわち、始点となるレジスタと
このレジスタの後段に近接して接続された少なくとも１
つのレジスタとからなる回路に分割してトレースを行
う。
ジスタが連なっている場合には、図１の論理回路１のよ
うな回路に分割する。すなわち、始点となるレジスタと
このレジスタの後段に近接して接続された少なくとも１
つのレジスタとからなる回路に分割してトレースを行
う。
【００２４】図２を参照すると、トレースを行うため、
論理回路１はグラフ２のように表現される。グラフ２で
は、論理回路１のピンはノードとして、配線および素子
内の信号の流れはアークとして表されている。グラフ２
は、ノード４−１、４−２、・・・、４−１１および４
−１２と、アーク５−１、５−２、・・・、５−１０お
よび５−１１とからなる。
論理回路１はグラフ２のように表現される。グラフ２で
は、論理回路１のピンはノードとして、配線および素子
内の信号の流れはアークとして表されている。グラフ２
は、ノード４−１、４−２、・・・、４−１１および４
−１２と、アーク５−１、５−２、・・・、５−１０お
よび５−１１とからなる。
【００２５】図３を参照すると、本発明の第１の実施の
形態は、プログラム制御により動作するコンピュータ１
００と、記憶装置２００とから構成されている。記憶装
置２００はコンピュータ１００に接続されている。記憶
手段２００は、回路情報格納手段２１０と、スキュー値
格納手段２２０と、レジスタ区分格納手段２３０とを格
納している。
形態は、プログラム制御により動作するコンピュータ１
００と、記憶装置２００とから構成されている。記憶装
置２００はコンピュータ１００に接続されている。記憶
手段２００は、回路情報格納手段２１０と、スキュー値
格納手段２２０と、レジスタ区分格納手段２３０とを格
納している。
【００２６】コンピュータ１００は、レジスタ区分手段
１１０と、トレース手段１０２とを含む。
１１０と、トレース手段１０２とを含む。
【００２７】レジスタ区分手段１１０は、論理回路１に
含まれる複数の論理パスを各レジスタ間のクロックスキ
ュー値に応じて複数のグループに区分する。より詳細に
は、レジスタ区分手段１１０は、記憶手段２００のスキ
ュー値格納手段２２０に格納されたクロックスキュー値
を参照し、始点のレジスタと終点のレジスタとからなる
複数の組の各々をそのレジスタ間のクロックスキュー値
に応じて所定の範囲毎に区分する。本実施の形態では区
分を行うためのクロックスキュー値の範囲の幅は一定で
ある。区分された各レジスタの始点と終点との組は、レ
ジスタ区分手段１１０により記憶手段２００のレジスタ
区分格納手段２３０に格納される。
含まれる複数の論理パスを各レジスタ間のクロックスキ
ュー値に応じて複数のグループに区分する。より詳細に
は、レジスタ区分手段１１０は、記憶手段２００のスキ
ュー値格納手段２２０に格納されたクロックスキュー値
を参照し、始点のレジスタと終点のレジスタとからなる
複数の組の各々をそのレジスタ間のクロックスキュー値
に応じて所定の範囲毎に区分する。本実施の形態では区
分を行うためのクロックスキュー値の範囲の幅は一定で
ある。区分された各レジスタの始点と終点との組は、レ
ジスタ区分手段１１０により記憶手段２００のレジスタ
区分格納手段２３０に格納される。
【００２８】トレース手段１２０は、レジスタ区分手段
１１０により区分された論理パスを各区分に含まれるも
の毎にトレースする。より詳細には、トレース手段１２
０は、記憶手段２００の回路情報格納手段２１０に格納
された論理回路１の情報を用いて、レジスタ区分格納手
段２３０に格納された複数の区分に属するレジスタの組
毎にトレースを行う。各区分での遅延時間算出において
は、当該区分を規定するクロックスキュー値の範囲の最
大値を用いる。トレース手段１２０は、各区分毎に遅延
時間が最も大きい論理パスを求め、全区分の最大遅延時
間を有する複数の論理パスのうち最も大きいものをクリ
ティカルパスと決定する。
１１０により区分された論理パスを各区分に含まれるも
の毎にトレースする。より詳細には、トレース手段１２
０は、記憶手段２００の回路情報格納手段２１０に格納
された論理回路１の情報を用いて、レジスタ区分格納手
段２３０に格納された複数の区分に属するレジスタの組
毎にトレースを行う。各区分での遅延時間算出において
は、当該区分を規定するクロックスキュー値の範囲の最
大値を用いる。トレース手段１２０は、各区分毎に遅延
時間が最も大きい論理パスを求め、全区分の最大遅延時
間を有する複数の論理パスのうち最も大きいものをクリ
ティカルパスと決定する。
【００２９】記憶手段２００において、回路情報格納手
段２１０は、論理回路１の情報を格納する。回路格納手
段２１０に格納される論理回路の情報として、論理回路
に含まれる素子の情報と配線の情報とがある。回路情報
格納手段２１０は、素子の情報が登録されたノードテー
ブル２１１と、配線の情報が登録されたアークテーブル
２１２とを格納する。
段２１０は、論理回路１の情報を格納する。回路格納手
段２１０に格納される論理回路の情報として、論理回路
に含まれる素子の情報と配線の情報とがある。回路情報
格納手段２１０は、素子の情報が登録されたノードテー
ブル２１１と、配線の情報が登録されたアークテーブル
２１２とを格納する。
【００３０】図４を参照すると、ノードテーブル２１１
は、ノード識別子が登録されたフィールド２１１１と、
入力方向アークが登録されたフィールド２１１２と、出
力方向アークが登録されたフィールド２１１３と、付加
遅延時間が登録されたフィールド２１１４と、ピン名が
登録されたフィールド２１１５とを有する。付加遅延時
間はピン自身が有する遅延時間である。
は、ノード識別子が登録されたフィールド２１１１と、
入力方向アークが登録されたフィールド２１１２と、出
力方向アークが登録されたフィールド２１１３と、付加
遅延時間が登録されたフィールド２１１４と、ピン名が
登録されたフィールド２１１５とを有する。付加遅延時
間はピン自身が有する遅延時間である。
【００３１】図５を参照すると、アークテーブル２１２
は、アーク識別子が登録されたフィールド２１２１と、
入力方向ノードが登録されたフィールド２１２２と、出
力方向ノードが登録されたフィールド２１２３と、同じ
入力ノードのアークが登録されたフィールド２１２４
と、同じ出力ノードのアークが登録されたフィールド２
１２５と、遅延時間が登録されたフィールド２１２６
と、素子遅延時間が登録されたフィールド２１２７と、
素子名が登録されたフィールド２１２８と、配線名が登
録されたフィールド２１２９とを有する。
は、アーク識別子が登録されたフィールド２１２１と、
入力方向ノードが登録されたフィールド２１２２と、出
力方向ノードが登録されたフィールド２１２３と、同じ
入力ノードのアークが登録されたフィールド２１２４
と、同じ出力ノードのアークが登録されたフィールド２
１２５と、遅延時間が登録されたフィールド２１２６
と、素子遅延時間が登録されたフィールド２１２７と、
素子名が登録されたフィールド２１２８と、配線名が登
録されたフィールド２１２９とを有する。
【００３２】スキュー値格納手段２２０は、各レジスタ
間のクロックスキュー値が登録されたスキュー値テーブ
ル２２１を格納する。
間のクロックスキュー値が登録されたスキュー値テーブ
ル２２１を格納する。
【００３３】図６を参照すると、スキュー値テーブル２
２１には、論理回路１の各レジスタ同士をつなぐ全ての
レジスタの組のクロックスキュー値が登録されている。
２１には、論理回路１の各レジスタ同士をつなぐ全ての
レジスタの組のクロックスキュー値が登録されている。
【００３４】レジスタ区分格納手段２３０は、レジスタ
区分手段１１０により区分された複数のレジスタの区分
結果が登録されたレジスタ区分テーブル２３１を格納す
る。
区分手段１１０により区分された複数のレジスタの区分
結果が登録されたレジスタ区分テーブル２３１を格納す
る。
【００３５】図７を参照すると、本実施の形態では、レ
ジスタ区分テーブル２３１には、レジスタ区分手段１１
０によって区分された結果が登録されている。
ジスタ区分テーブル２３１には、レジスタ区分手段１１
０によって区分された結果が登録されている。
【００３６】次に、本実施の形態の全体の動作について
詳細に説明する。
詳細に説明する。
【００３７】図３および８を参照すると、ステップＡ１
において、コンピュータ１００のレジスタ区分手段１１
０は、記憶手段２００のスキュー値格納手段２２０に格
納されたクロックスキュー値を用いて各論理パスを構成
するレジスタの組を区分する。レジスタ区分手段１１０
は、区分した結果を記憶手段２００のレジスタ区分格納
手段２３０に格納する（ステップＡ２）。
において、コンピュータ１００のレジスタ区分手段１１
０は、記憶手段２００のスキュー値格納手段２２０に格
納されたクロックスキュー値を用いて各論理パスを構成
するレジスタの組を区分する。レジスタ区分手段１１０
は、区分した結果を記憶手段２００のレジスタ区分格納
手段２３０に格納する（ステップＡ２）。
【００３８】ステップＡ３において、コンピュータ１０
０のトレース手段１２０は、記憶手段２００のレジスタ
区分格納手段２３０の内容に応じて各区分ごとにトレー
スを行う。トレース方法には、例えば、ＤＦＳがある。
０のトレース手段１２０は、記憶手段２００のレジスタ
区分格納手段２３０の内容に応じて各区分ごとにトレー
スを行う。トレース方法には、例えば、ＤＦＳがある。
【００３９】次にトレース手段１２０の動作について説
明する。
明する。
【００４０】図９を参照すると、ステップＢ１におい
て、トレース手段１２０は複数の始点の全てのトレース
が終了したか否かを判別する。複数の始点の全てのトレ
ースが終了していないと判別した場合には、まだトレー
スが終了していない始点を１つ選択する（ステップＢ
２）。
て、トレース手段１２０は複数の始点の全てのトレース
が終了したか否かを判別する。複数の始点の全てのトレ
ースが終了していないと判別した場合には、まだトレー
スが終了していない始点を１つ選択する（ステップＢ
２）。
【００４１】ステップＢ３において、トレース手段１２
０は選択した始点から始まる複数の論理パスからなる複
数の区分のすべてのトレースが終了したか否かを判別す
る。すべての区分のトレースが終了していないと判別し
た場合、まだトレースされていない区分を１つ選択する
（ステップＢ４）。ステップＢ５において、トレース手
段１２０は当該区分に含まれるレジスタの組のグループ
を該区分をトレースする。このとき、遅延算出に用いら
れるクロックスキュー値は、当該区分を規定するクロッ
クスキュー値の範囲の上限値である。トレース手段１２
０は、トレースにより求められた当該区分に含まれる複
数の論理パスの各々の遅延時間のうち最大のものを、こ
の区分のクリティカルパスと決定する（ステップＢ
６）。ステップＢ３〜Ｂ６は、全ての区分のトレースが
終了するまで繰り返される。
０は選択した始点から始まる複数の論理パスからなる複
数の区分のすべてのトレースが終了したか否かを判別す
る。すべての区分のトレースが終了していないと判別し
た場合、まだトレースされていない区分を１つ選択する
（ステップＢ４）。ステップＢ５において、トレース手
段１２０は当該区分に含まれるレジスタの組のグループ
を該区分をトレースする。このとき、遅延算出に用いら
れるクロックスキュー値は、当該区分を規定するクロッ
クスキュー値の範囲の上限値である。トレース手段１２
０は、トレースにより求められた当該区分に含まれる複
数の論理パスの各々の遅延時間のうち最大のものを、こ
の区分のクリティカルパスと決定する（ステップＢ
６）。ステップＢ３〜Ｂ６は、全ての区分のトレースが
終了するまで繰り返される。
【００４２】ステップＢ３において、トレース手段１２
０が複数の区分の全てのトレースが終了したと判別した
場合には、当該始点から始まる複数の区分の各々のクリ
ティカルパスのうち最大の遅延時間を有するものを、こ
の始点から始まるクリティカルパスと決定する（ステッ
プＢ７）。始点から始まるクリティカルパスが決定され
たのち、ステップＢ１に移行する。ステップＢ１におい
て、トレース手段が複数の始点の全てのトレースが終了
したと判別した場合には、処理を終了する。
０が複数の区分の全てのトレースが終了したと判別した
場合には、当該始点から始まる複数の区分の各々のクリ
ティカルパスのうち最大の遅延時間を有するものを、こ
の始点から始まるクリティカルパスと決定する（ステッ
プＢ７）。始点から始まるクリティカルパスが決定され
たのち、ステップＢ１に移行する。ステップＢ１におい
て、トレース手段が複数の始点の全てのトレースが終了
したと判別した場合には、処理を終了する。
【００４３】次に、本実施の形態の動作をより具体的に
説明する。
説明する。
【００４４】図７を参照すると、レジスタ区分手段１１
０は、クロックスキュー値が０以上３未満のものを区分
Ｇ１、クロックスキュー値が３以上６未満のものを区分
Ｇ２、クロックスキュー値が６以上９未満のものを区分
Ｇ３と区分する。クロックスキュー値が９以上の場合も
同様にして区分される。これにより、区分Ｇ１には、レ
ジスタ１１とレジスタ１２との組、レジスタ１１とレジ
スタ１３との組およびレジスタ１２とレジスタ１４との
組が含まれる。区分Ｇ２にはレジスタ１１とレジスタ１
４との組、レジスタ１２とレジスタ１３との組およびレ
ジスタ１３とレジスタ１４との組が含まれる。区分Ｇ３
以降の区分にはいずれの論理パスも含まれない。
０は、クロックスキュー値が０以上３未満のものを区分
Ｇ１、クロックスキュー値が３以上６未満のものを区分
Ｇ２、クロックスキュー値が６以上９未満のものを区分
Ｇ３と区分する。クロックスキュー値が９以上の場合も
同様にして区分される。これにより、区分Ｇ１には、レ
ジスタ１１とレジスタ１２との組、レジスタ１１とレジ
スタ１３との組およびレジスタ１２とレジスタ１４との
組が含まれる。区分Ｇ２にはレジスタ１１とレジスタ１
４との組、レジスタ１２とレジスタ１３との組およびレ
ジスタ１３とレジスタ１４との組が含まれる。区分Ｇ３
以降の区分にはいずれの論理パスも含まれない。
【００４５】トレース手段１２０は区分Ｇ１を選択す
る。区分Ｇ１では、遅延時間の計算に用いられるクロッ
クスキュー値は２である。トレース手段１２０は、トレ
ースによりレジスタ１１からレジスタ１２までのパスと
レジスタ１１からレジスタ１３までのパスとが含まれて
いることを求める。
る。区分Ｇ１では、遅延時間の計算に用いられるクロッ
クスキュー値は２である。トレース手段１２０は、トレ
ースによりレジスタ１１からレジスタ１２までのパスと
レジスタ１１からレジスタ１３までのパスとが含まれて
いることを求める。
【００４６】レジスタ１１からレジスタ１２までのパス
では、遅延時間は、（ノード４−１の遅延時間＋アーク
５−１の遅延時間＋ノード４−２の遅延時間＋アーク５
−２の遅延時間＋ノード４−３の遅延時間＋アーク５−
３の遅延時間＋ノード４−４の遅延時間＋アーク５−４
の遅延時間＋ノード４−５の遅延時間＋アーク５−５の
遅延時間＋ノード４−６の遅延時間＋区間１の上限スキ
ュー値）＝１＋１＋０＋１＋０＋１＋０＋２＋０＋１＋
１＋２＝１０と求められる。
では、遅延時間は、（ノード４−１の遅延時間＋アーク
５−１の遅延時間＋ノード４−２の遅延時間＋アーク５
−２の遅延時間＋ノード４−３の遅延時間＋アーク５−
３の遅延時間＋ノード４−４の遅延時間＋アーク５−４
の遅延時間＋ノード４−５の遅延時間＋アーク５−５の
遅延時間＋ノード４−６の遅延時間＋区間１の上限スキ
ュー値）＝１＋１＋０＋１＋０＋１＋０＋２＋０＋１＋
１＋２＝１０と求められる。
【００４７】レジスタ１１からレジスタ１３までのパス
では、遅延時間は、（ノード４−１の遅延時間＋アーク
５−１の遅延時間＋ノード４−２の遅延時間＋アーク５
−２の遅延時間＋ノード４−３の遅延時間＋アーク５−
６の遅延時間＋ノード４−７の遅延時間＋アーク５−７
の遅延時間＋ノード４−８の遅延時間＋アーク５−８の
遅延時間＋ノード４−９の遅延時間＋区間１の上限スキ
ュー値）＝１＋１＋０＋１＋０＋１＋０＋０．５＋０＋
０．５＋０．５＋２＝７．５と求められる。ステップＢ
６において、レジスタ１１からレジスタ１２までのパス
とレジスタ１１からレジスタ１３までのパスとでは、レ
ジスタ１１からレジスタ１２までのパスの方が遅延時間
が大きいので、区分Ｇ１ではレジスタ１１からレジスタ
１２までのパスをクリティカルパスと決定する。
では、遅延時間は、（ノード４−１の遅延時間＋アーク
５−１の遅延時間＋ノード４−２の遅延時間＋アーク５
−２の遅延時間＋ノード４−３の遅延時間＋アーク５−
６の遅延時間＋ノード４−７の遅延時間＋アーク５−７
の遅延時間＋ノード４−８の遅延時間＋アーク５−８の
遅延時間＋ノード４−９の遅延時間＋区間１の上限スキ
ュー値）＝１＋１＋０＋１＋０＋１＋０＋０．５＋０＋
０．５＋０．５＋２＝７．５と求められる。ステップＢ
６において、レジスタ１１からレジスタ１２までのパス
とレジスタ１１からレジスタ１３までのパスとでは、レ
ジスタ１１からレジスタ１２までのパスの方が遅延時間
が大きいので、区分Ｇ１ではレジスタ１１からレジスタ
１２までのパスをクリティカルパスと決定する。
【００４８】次に、トレース手段１２０は区分Ｇ２を選
択する。区分Ｇ２では、遅延時間の算出に用いられるク
ロックスキュー値は５である。トレース手段１２０は区
分Ｇ２にはレジスタ１１からレジスタ１４までのパスが
含まれていることをトレースにより求める。
択する。区分Ｇ２では、遅延時間の算出に用いられるク
ロックスキュー値は５である。トレース手段１２０は区
分Ｇ２にはレジスタ１１からレジスタ１４までのパスが
含まれていることをトレースにより求める。
【００４９】レジスタ１１からレジスタ１４までのパス
では、遅延時間は、（ノード４−１の遅延時間＋アーク
５−１の遅延時間＋ノード４−２の遅延時間＋アーク５
−２の遅延時間＋ノード４−３の遅延時間＋アーク５−
９の遅延時間＋ノード４−１０の遅延時間＋アーク５−
１０の遅延時間＋ノード４−１１の遅延時間＋アーク５
−１１の遅延時間＋ノード４−１２の遅延時間＋区間１
の上限スキュー値）＝１＋１＋０＋１＋０＋１＋０＋
０．３＋０＋０．３＋０．５＋５＝１０．１と求められ
る。区分Ｇ２にはレジスタ１１からレジスタ１４までの
パスだけしか含まれていないため、トレース手段１２０
はこのパスをクリティカルパスと決定する。
では、遅延時間は、（ノード４−１の遅延時間＋アーク
５−１の遅延時間＋ノード４−２の遅延時間＋アーク５
−２の遅延時間＋ノード４−３の遅延時間＋アーク５−
９の遅延時間＋ノード４−１０の遅延時間＋アーク５−
１０の遅延時間＋ノード４−１１の遅延時間＋アーク５
−１１の遅延時間＋ノード４−１２の遅延時間＋区間１
の上限スキュー値）＝１＋１＋０＋１＋０＋１＋０＋
０．３＋０＋０．３＋０．５＋５＝１０．１と求められ
る。区分Ｇ２にはレジスタ１１からレジスタ１４までの
パスだけしか含まれていないため、トレース手段１２０
はこのパスをクリティカルパスと決定する。
【００５０】レジスタ１１を始点とする論理回路１に
は、区分Ｇ１およびＧ２の２つの区分だけしか含まれて
いないため、ステップＣ３に移行したとき、トレース手
段１２０はすべての区分のトレースが終了したと判別す
る。ステップＢ７において、トレース手段１２０は、区
分Ｇ１およびＧ２のそれぞれのクリティカルパスを比較
し、最も遅延時間が大きいレジスタ１１からレジスタ１
４までのパスをクリティカルパスと決定する。論理回路
１に含まれる始点はレジスタ１１だけであるため、トレ
ース手段１２０は処理を終了する。
は、区分Ｇ１およびＧ２の２つの区分だけしか含まれて
いないため、ステップＣ３に移行したとき、トレース手
段１２０はすべての区分のトレースが終了したと判別す
る。ステップＢ７において、トレース手段１２０は、区
分Ｇ１およびＧ２のそれぞれのクリティカルパスを比較
し、最も遅延時間が大きいレジスタ１１からレジスタ１
４までのパスをクリティカルパスと決定する。論理回路
１に含まれる始点はレジスタ１１だけであるため、トレ
ース手段１２０は処理を終了する。
【００５１】本実施の形態では、レジスタの組をクロッ
クスキューの値に応じて複数のグループに区分するレジ
スタ区分手段１１０と、このレジスタ区分手段１１０に
よる区分ごとにトレースを行うトレース手段１２０とを
設けたため、クロックスキューを含めた真の遅延時間を
求めることができ、この結果、真のクリティカルパスを
求めることができる。より具体的には、従来のトレース
方法では、レジスタ１１からレジスタ１２までのパスの
遅延時間を１＋１＋０＋１＋０＋１＋０＋２＋０＋１＋
１＝８、レジスタ１１からレジスタ１４までのパスの遅
延時間を１＋１＋０＋１＋０＋１＋０＋０．３＋０＋
０．３＋０．５＝５．１と求め、クリティカルパスをレ
ジスタ１１からレジスタ１２のパスと決定していた。こ
れに対し、本実施の形態ではクリティカルパスをレジス
タ１１からレジスタ１３にいたるパスとして正確に決定
することができる。
クスキューの値に応じて複数のグループに区分するレジ
スタ区分手段１１０と、このレジスタ区分手段１１０に
よる区分ごとにトレースを行うトレース手段１２０とを
設けたため、クロックスキューを含めた真の遅延時間を
求めることができ、この結果、真のクリティカルパスを
求めることができる。より具体的には、従来のトレース
方法では、レジスタ１１からレジスタ１２までのパスの
遅延時間を１＋１＋０＋１＋０＋１＋０＋２＋０＋１＋
１＝８、レジスタ１１からレジスタ１４までのパスの遅
延時間を１＋１＋０＋１＋０＋１＋０＋０．３＋０＋
０．３＋０．５＝５．１と求め、クリティカルパスをレ
ジスタ１１からレジスタ１２のパスと決定していた。こ
れに対し、本実施の形態ではクリティカルパスをレジス
タ１１からレジスタ１３にいたるパスとして正確に決定
することができる。
【００５２】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００５３】第２の実施の形態の特徴は、トレース手段
１２０が最大の遅延時間を有するクリティカルパスだけ
でなく、最小の遅延時間を有するクリティカルパスをも
求める点にある。その他の構成は、第１の実施の形態と
同様である。
１２０が最大の遅延時間を有するクリティカルパスだけ
でなく、最小の遅延時間を有するクリティカルパスをも
求める点にある。その他の構成は、第１の実施の形態と
同様である。
【００５４】図９を参照すると、ステップＢ５におい
て、トレース手段１２０は、区分を規定するクロックス
キュー値の範囲の上限値を用いて遅延時間を算出するだ
けでなく、区分の範囲を規定する下限値を用いた遅延時
間の算出をも行う。ステップＢ６では、選択した区分の
最大の遅延時間を有する論理パスのみならず、最小の遅
延時間を有する論理パスをもクリティカルパスとして決
定する。
て、トレース手段１２０は、区分を規定するクロックス
キュー値の範囲の上限値を用いて遅延時間を算出するだ
けでなく、区分の範囲を規定する下限値を用いた遅延時
間の算出をも行う。ステップＢ６では、選択した区分の
最大の遅延時間を有する論理パスのみならず、最小の遅
延時間を有する論理パスをもクリティカルパスとして決
定する。
【００５５】ステップＢ３において、全ての区分のトレ
ースが終了したと判別された場合、トレース手段１２０
は複数の区分の各々のクリティカルパスの中から最大の
遅延時間を有するものを最大の遅延時間を有するクリテ
ィカルパスと決定する。また、トレース手段１２０は、
複数の区分の各々のクリティカルパスの中から最小の遅
延時間を有するものを最小の遅延時間を有するクリティ
カルパスと決定する。
ースが終了したと判別された場合、トレース手段１２０
は複数の区分の各々のクリティカルパスの中から最大の
遅延時間を有するものを最大の遅延時間を有するクリテ
ィカルパスと決定する。また、トレース手段１２０は、
複数の区分の各々のクリティカルパスの中から最小の遅
延時間を有するものを最小の遅延時間を有するクリティ
カルパスと決定する。
【００５６】本実施の形態では、トレース手段１２０が
トレースを行うときに区分の範囲を規定する下限値を用
いた遅延時間の算出をも行うため、最大の遅延時間を有
するクリティカルパスと最小の遅延時間を有するクリテ
ィカルパスとを同時に求めることができる。
トレースを行うときに区分の範囲を規定する下限値を用
いた遅延時間の算出をも行うため、最大の遅延時間を有
するクリティカルパスと最小の遅延時間を有するクリテ
ィカルパスとを同時に求めることができる。
【００５７】次に、本発明の第３の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００５８】図１０を参照すると、本発明の第３の実施
の形態は、コンピュータ３００と、記憶装置２００と、
遅延算出用プログラムを記録した記録媒体４００とを備
える。この記録媒体４００は磁気ディスク、半導体メモ
リその他の記録媒体であってよい。
の形態は、コンピュータ３００と、記憶装置２００と、
遅延算出用プログラムを記録した記録媒体４００とを備
える。この記録媒体４００は磁気ディスク、半導体メモ
リその他の記録媒体であってよい。
【００５９】遅延算出用プログラムは記録媒体４００か
らコンピュータ３００に読み込まれ、コンピュータ３０
０の動作を制御する。コンピュータ３００は遅延算出用
プログラムの制御により以下の処理、すなわち第１の実
施の形態におけるコンピュータ１００による処理と同一
の処理、を実行する。
らコンピュータ３００に読み込まれ、コンピュータ３０
０の動作を制御する。コンピュータ３００は遅延算出用
プログラムの制御により以下の処理、すなわち第１の実
施の形態におけるコンピュータ１００による処理と同一
の処理、を実行する。
【００６０】まず、コンピュータ３００は、記憶手段２
００のスキュー値格納手段２２０に格納されたクロック
スキュー値を参照し、２つのレジスタからなる複数の組
の各々をそのレジスタ間のクロックスキュー値に応じて
所定の範囲毎に区分するレジスタ区分処理を行う。次
に、コンピュータ３００は、レジスタの組の各々が区分
された結果を記憶手段２００のレジスタ区分格納手段２
３０に格納する処理を行う。コンピュータ３００は、さ
らに、記憶手段２００の回路情報格納手段２１０に格納
された論理回路１の情報を用いて、レジスタ区分格納手
段２３０に格納された複数の区分に属するレジスタの組
毎にトレースを行うトレース処理を行う。このトレース
処理では、各区分毎に遅延時間が最も大きい論理パスを
求め、全区分の最大遅延時間を有する複数の論理パスの
うち最も大きいものがクリティカルパスと決定される。
００のスキュー値格納手段２２０に格納されたクロック
スキュー値を参照し、２つのレジスタからなる複数の組
の各々をそのレジスタ間のクロックスキュー値に応じて
所定の範囲毎に区分するレジスタ区分処理を行う。次
に、コンピュータ３００は、レジスタの組の各々が区分
された結果を記憶手段２００のレジスタ区分格納手段２
３０に格納する処理を行う。コンピュータ３００は、さ
らに、記憶手段２００の回路情報格納手段２１０に格納
された論理回路１の情報を用いて、レジスタ区分格納手
段２３０に格納された複数の区分に属するレジスタの組
毎にトレースを行うトレース処理を行う。このトレース
処理では、各区分毎に遅延時間が最も大きい論理パスを
求め、全区分の最大遅延時間を有する複数の論理パスの
うち最も大きいものがクリティカルパスと決定される。
【００６１】本実施の形態では、クロックスキューの影
響により遅延時間が変化する素子としてレジスタが適用
された場合について示したが、クロック信号と他の信号
とが入力されることにより出力が確定するような素子で
あればいかなる素子であっても適用できる。
響により遅延時間が変化する素子としてレジスタが適用
された場合について示したが、クロック信号と他の信号
とが入力されることにより出力が確定するような素子で
あればいかなる素子であっても適用できる。
【００６２】本実施の形態では、レジスタの組を区分す
るために用いられるクロックスキュー値の範囲は一定の
幅を有するものとしたが、幅が可変であっても適用でき
る。遅延時間を詳細に求めたい領域においてクロックス
キュー値の範囲の幅を小さく設定すればよい。例えば、
遅延時間が最大のクリティカルパスを求める場合には、
クロックスキュー値が大きくなるにつれて幅が小さくな
るようにすればよい。逆に、遅延時間が最小のクリティ
カルパスを求める場合には、クロックスキュー値が小さ
くなるにつれて幅が小さくなるようにすればよい。
るために用いられるクロックスキュー値の範囲は一定の
幅を有するものとしたが、幅が可変であっても適用でき
る。遅延時間を詳細に求めたい領域においてクロックス
キュー値の範囲の幅を小さく設定すればよい。例えば、
遅延時間が最大のクリティカルパスを求める場合には、
クロックスキュー値が大きくなるにつれて幅が小さくな
るようにすればよい。逆に、遅延時間が最小のクリティ
カルパスを求める場合には、クロックスキュー値が小さ
くなるにつれて幅が小さくなるようにすればよい。
【００６３】
【発明の効果】以上の説明で明らかなように、本発明で
は、レジスタの組をクロックスキューの値に応じて複数
のグループに区分するレジスタ区分手段と、このレジス
タ区分手段による区分ごとにトレースを行うトレース手
段とを設けたため、クロックスキューを含めた真の遅延
時間を求めることができ、この結果、真のクリティカル
パスを求めることができる。
は、レジスタの組をクロックスキューの値に応じて複数
のグループに区分するレジスタ区分手段と、このレジス
タ区分手段による区分ごとにトレースを行うトレース手
段とを設けたため、クロックスキューを含めた真の遅延
時間を求めることができ、この結果、真のクリティカル
パスを求めることができる。
【図１】本発明において対象とする論理回路１を示すブ
ロック図である。
ロック図である。
【図２】本発明の第１の実施の形態の論理回路１に対応
するグラフ２を示す図である。
するグラフ２を示す図である。
【図３】本発明の第１の実施の形態の構成を示すブロッ
ク図である。
ク図である。
【図４】本発明の第１の実施の形態のノードテーブル２
１１を示す図である。
１１を示す図である。
【図５】本発明の第１の実施の形態のアークテーブル２
１２を示す図である。
１２を示す図である。
【図６】本発明の第１の実施の形態のスキュー値テーブ
ル２２１を示す図である。
ル２２１を示す図である。
【図７】本発明の第１の実施の形態のレジスタ区分テー
ブル２３１を示す図である。
ブル２３１を示す図である。
【図８】本発明の第１の実施の形態の動作を示す流れ図
である。
である。
【図９】本発明の第１の実施の形態のトレース手段１２
０の動作を示すフローチャートである。
０の動作を示すフローチャートである。
【図１０】本発明の第２の実施の形態の構成を示すブロ
ック図である。
ック図である。
１００、３００ コンピュータ １１０ レジスタ区分分類手段１１０ １２０ トレース手段 ２００ 記憶装置 ２１０ 回路情報格納手段 ２２０ スキュー値格納手段 ２３０ レジスタ区分格納手段 ４００ 記録媒体
Claims (13)
- 【請求項１】 クロック信号入力と他の信号入力とによ
り出力が確定する素子を複数有する論理回路に含まれる
複数の論理パスの遅延時間を算出する遅延算出装置にお
いて、 前記論理回路の情報を格納する第１の記憶手段と、 前記複数の素子を２つずつ組にして得られる複数の組
を、該組を構成する前記素子間のクロックスキュー値が
含まれる範囲に応じてグループに区分する区分手段と、 この区分手段により区分されたグループ毎に、該当する
グループの区分に用いた前記範囲内の所定のクロックス
キュー値と前記第１の記憶手段に記憶された回路情報と
を使用して遅延時間を算出する算出手段とを含むことを
特徴とする遅延算出装置。 - 【請求項２】 前記複数の論理パスに含まれる２つの前
記素子の組毎にそれらの間のクロックスキュー値を登録
する第２の記憶手段を含み、前記区分手段は前記第２の
記憶手段に登録された前記クロックスキュー値を用いて
区分することを特徴とする請求項１記載の遅延算出装
置。 - 【請求項３】 前記組は１つの論理パスを形成するとと
もに近接した２つの前記素子からなることを特徴とする
請求項１記載の遅延算出装置。 - 【請求項４】 前記算出手段は前記所定値として前記ク
ロックスキュー値の範囲の上限値を用いることを特徴と
する請求項１記載の遅延算出装置。 - 【請求項５】 前記算出手段は前記所定値として前記ク
ロックスキュー値の範囲の下限値を用いることを特徴と
する請求項１記載の遅延算出装置。 - 【請求項６】 前記クロックスキュー値の範囲の幅は一
定であることを特徴とする請求項１記載の遅延算出装
置。 - 【請求項７】 前記クロックスキュー値の範囲は所望の
領域の幅を他に比べて変化させたことを特徴とする請求
項１記載の遅延算出装置。 - 【請求項８】 前記算出手段は、１つの始点から始まる
複数の論理パスについて前記区分毎に算出した遅延時間
を用いて該区分毎のクリティカルパスを求め、複数の区
分の各々の前記クリティカルパスのうち最大の遅延時間
を有するものを前記始点から始まる論理パスのクリティ
カルパスと決定する手段を含むことを特徴とする請求項
１記載の遅延算出装置。 - 【請求項９】 前記算出手段は、１つの始点から始まる
複数の論理パスについて前記区分毎に算出した遅延時間
を用いて該区分毎のクリティカルパスを求め、複数の区
分の各々の前記クリティカルパスのうち最小の遅延時間
を有するものを前記始点から始まる論理パスのクリティ
カルパスと決定する手段を含むことを特徴とする請求項
１記載の遅延算出装置。 - 【請求項１０】 論理回路が前記素子が少なくとも３つ
連結された論理パスを含む場合には、該論理回路を始点
となるレジスタとこのレジスタの後段に隣接して接続さ
れた少なくとも１つの前記素子とからなる回路に分割す
ることを特徴とする請求項１記載の遅延算出装置。 - 【請求項１１】 始点のレジスタと終点のレジスタとか
らなる論理パスを複数有する論理回路の回路情報を記憶
する記憶手段を有し、該記憶手段に記憶された前記回路
情報を用いて遅延時間を算出する遅延算出装置におい
て、 始点のレジスタと終点のレジスタとのクロックスキュー
の値に応じて前記複数の論理パスの各々を複数のグルー
プに区分する区分手段と、 この区分手段により区分された複数のグループ毎に当該
グループに含まれる論理パスのトレースを行いクリティ
カルパスを求めるトレース手段とを含むことを特徴とす
る遅延算出装置。 - 【請求項１２】 クロック信号入力と他の信号入力とに
より出力が確定する素子を複数有する論理回路の情報が
格納された記憶手段の内容を用いて該論理回路に含まれ
る複数の論理パスの遅延時間を算出する遅延算出方法に
おいて、 前記複数の素子を２つずつ組にして得られる複数の組
を、該組を構成する前記素子間のクロックスキュー値が
含まれる範囲に応じてグループに区分し、区分されたグ
ループ毎に該当するグループの区分のために用いた前記
範囲内の所定のクロックスキュー値と前記記憶手段に記
憶された前記論理回路の情報とを使用して遅延時間を算
出することを特徴とする遅延算出方法。 - 【請求項１３】 クロック信号入力と他の信号入力とに
より出力が確定する複数の素子を２つずつ組にし、該組
を構成する前記素子間のクロックスキュー値が含まれる
範囲に応じてグループに区分する区分処理と、 論理回路の回路情報が格納された記憶手段から該回路情
報を読み出し、前記区分処理により区分されたグループ
毎に該当するグループの区分のために用いられた前記範
囲内の所定のクロックスキュー値と前記回路情報とを使
用して遅延時間を算出する算出処理とをコンピュータに
実行させるためのプログラムを記録したことを特徴とす
る記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10019914A JP2868009B1 (ja) | 1998-01-30 | 1998-01-30 | 遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体 |
| US09/239,540 US6341363B1 (en) | 1998-01-30 | 1999-01-29 | Delay computation apparatus, delay computation method, and storage medium for determining a path of a logic circuit with maximum or minimum delay times |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10019914A JP2868009B1 (ja) | 1998-01-30 | 1998-01-30 | 遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2868009B1 true JP2868009B1 (ja) | 1999-03-10 |
| JPH11219382A JPH11219382A (ja) | 1999-08-10 |
Family
ID=12012492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10019914A Expired - Fee Related JP2868009B1 (ja) | 1998-01-30 | 1998-01-30 | 遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6341363B1 (ja) |
| JP (1) | JP2868009B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6502224B2 (en) * | 2001-04-12 | 2002-12-31 | International Business Machines Corporation | Method and apparatus for synthesizing levelized logic |
| US6647540B2 (en) * | 2001-11-08 | 2003-11-11 | Telefonaktiebolaget Lm Ericsson(Publ) | Method for reducing EMI and IR-drop in digital synchronous circuits |
| US7096442B2 (en) * | 2003-07-10 | 2006-08-22 | Lsi Logic Corporation | Optimizing IC clock structures by minimizing clock uncertainty |
| JP4304124B2 (ja) * | 2004-06-18 | 2009-07-29 | パナソニック株式会社 | 半導体装置 |
| US8261218B1 (en) * | 2008-08-01 | 2012-09-04 | Altera Corporation | Systems and methods for determining beneficial clock-path connection delays |
| US9405871B1 (en) * | 2014-12-05 | 2016-08-02 | Xilinx, Inc. | Determination of path delays in circuit designs |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090150A (en) * | 1991-12-28 | 2000-07-18 | Nec Corporation | Method of designing clock wiring and apparatus for implementing the same |
| JP2815746B2 (ja) | 1992-01-10 | 1998-10-27 | 富士通株式会社 | 信号遅延時間チェック装置および信号遅延時間チェック方法 |
| JP3210172B2 (ja) * | 1994-05-13 | 2001-09-17 | 富士通株式会社 | ディレイ・レーシング・エラーリスト出力装置 |
| JP3351651B2 (ja) * | 1995-04-07 | 2002-12-03 | 富士通株式会社 | 会話型回路設計装置 |
| JP3352851B2 (ja) * | 1995-07-31 | 2002-12-03 | 株式会社東芝 | 半導体集積回路装置の配線方法 |
| JPH0962716A (ja) * | 1995-08-18 | 1997-03-07 | Sony Corp | 回路設計方法及び回路設計装置 |
| JP3001403B2 (ja) * | 1995-09-29 | 2000-01-24 | 日本電気株式会社 | 論理回路のレイアウト方法 |
| JPH10189746A (ja) * | 1996-12-27 | 1998-07-21 | Oki Electric Ind Co Ltd | Ｌｓｉ論理回路の配線レイアウト方法 |
| US6023767A (en) * | 1997-05-05 | 2000-02-08 | Intel Corporation | Method for verifying hold time in integrated circuit design |
| US5828870A (en) * | 1997-06-30 | 1998-10-27 | Adaptec, Inc. | Method and apparatus for controlling clock skew in an integrated circuit |
-
1998
- 1998-01-30 JP JP10019914A patent/JP2868009B1/ja not_active Expired - Fee Related
-
1999
- 1999-01-29 US US09/239,540 patent/US6341363B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6341363B1 (en) | 2002-01-22 |
| JPH11219382A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659484A (en) | Frequency driven layout and method for field programmable gate arrays | |
| US6654938B2 (en) | Delay characteristic analyzing method and delay characteristic analyzing system for a custom LSI | |
| US20020049957A1 (en) | Method of designing semiconductor integrated circuit device, and apparatus for designing the same | |
| JPWO2001082145A1 (ja) | クロストーク解析方法、それを用いた電子回路装置の設計乃至製造方法、及びそのための電子回路ライブラリの記録媒体 | |
| JP2868009B1 (ja) | 遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体 | |
| US6317861B1 (en) | Delay verification device for logic circuit and delay verification method therefor | |
| US20200151299A1 (en) | Testing system and testing method | |
| US6000038A (en) | Parallel processing of Integrated circuit pin arrival times | |
| US5894421A (en) | Method and apparatus for calculating slew rates and signal propagation times for signal waveforms | |
| US6072948A (en) | Device for rapid simulation of logic circuits | |
| US7185299B1 (en) | Methods of estimating routing delays during the placement process in programmable logic devices | |
| JP2000099561A (ja) | 半導体装置の電源電圧変動解析装置 | |
| JPH07239865A (ja) | 論理シミュレータ | |
| JP2000011027A (ja) | 設計支援方法及び装置 | |
| JP3614811B2 (ja) | 組合せ論理回路における故障伝搬経路推定システム及び方法並びにプログラム | |
| US7120829B2 (en) | Failure propagation path estimate system | |
| JPH11224902A (ja) | ネット分類方法、ネット分類装置、および当該方法のプログラムを記録したコンピュータで読取り可能な記録媒体 | |
| JP3102408B2 (ja) | 信号遅延低減方法及び装置 | |
| JPH0954787A (ja) | 回路シミュレーション装置 | |
| JP2006171818A (ja) | クロストーク検証装置およびクロストーク検証方法 | |
| JPH09179895A (ja) | 回路解析装置 | |
| JP2996153B2 (ja) | Ａｓｉｃ検証方法 | |
| US20040210689A1 (en) | Timing information generating apparatus | |
| JP3087319B2 (ja) | タイミング検証システム | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |