JPH10189746A

JPH10189746A - Ｌｓｉ論理回路の配線レイアウト方法

Info

Publication number: JPH10189746A
Application number: JP8350186A
Authority: JP
Inventors: Hirofumi Tadokoro; 宏文田所; Kenji Arai; 健嗣新井
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1996-12-27
Filing date: 1996-12-27
Publication date: 1998-07-21
Also published as: KR100337407B1; CN1186280A; KR19980063534A; US6080206A

Abstract

(57)【要約】【目的】ＣＡＤシステムにおける配線レイアウトにお
いて、所定の信号のスキュ−値及び遅延を極力低減した
配線レイアウト方法を実現する。【解決手段】配線レイアウトの対象となる領域を複数の
副領域に分割し、各副領域における所定の信号に対する
専用配線領域を設定する。各副領域でのドライバ段数を
設定し、隣り合う副領域で同じドライバ段数のものを仮
想の副領域として領域を拡大していくことで、副領域間
の配線レイアウトを設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＬＳＩ設計にお
ける配線や回路素子の配置等のレイアウトを決定するの
に用いられるＣＡＤ（コンピュ−タ・エイデット・デザ
イン）によるＬＳＩ論理回路の設計、特に、ＬＳＩ論理
回路における配線レイアウト方法に関するものである。

【０００２】

【従来の技術】ＣＡＤシステムを用いたフリップフロッ
プやインバ−タ等様々な論理素子から構成されるＬＳＩ
論理回路の設計においては、例えば、クロック信号に同
期して動作させなければならない論理素子には、信号遅
延のばらつきによるクロックスキュ−がなく（あるいは
許容範囲内）クロック信号が転送されるように設定しな
ければならない。特に、問題となるのは、外部からＬＳ
Ｉ論理回路に入力されたクロック信号を、同期して動作
する各論理素子へ転送するのに用いられるクロック配線
の配線容量及び配線抵抗によるクロックスキューであ
る。

【０００３】このため、従来から、配線のレイアウトの
ために様々な方法が用いられていた。図１８〜図２１に
従来から用いられている配線レイアウトの方法を示す。
なお、図１８〜図２１はゲ−トアレイＬＳＩで構成され
るＬＳＩ論理回路として示している。

【０００４】図１８及び図１９はトランク方式と呼ばれ
るものである。図１８及び図１９において、ＬＳＩ論理
回路１のＬＳＩチップの周辺に位置する入出力用素子領
域３で囲まれた論理回路が構成されるコア領域２の略中
央にクロック信号専用の配線（以下、トランクと称す
る）４を配置している。図１８においては、外部から入
力されるクロック信号を、入出力用素子領域３に形成さ
れたドライバ素子（以下、ドライバと称する）５−１ま
たは５−２を介してトランク４に転送している。この場
合、ドライバ５−１とドライバ５−２の両方からクロッ
ク信号をメイントランク４に転送すれば、トランク４の
どの位置からクロック信号を取り出しても、信号遅延や
クロックスキュ−を低減することができる。また、図１
９においては、コア領域内にドライバ８−１〜８−４を
設けて、メイントランク４の様々な位置からクロック信
号をメイントランク４に転送するものである。図１９の
方式においては、ドライバ８−１〜８−４をバランスよ
く配置することで信号遅延やクロックスキュ−を低減す
ることができる。このようにすることで、トランク４か
ら枝分かれさせたサブトランク配線６を介して各論理素
子７にクロック信号を転送することができる。

【０００５】また、図２０及び図２１はツリ−方式と呼
ばれるものである。図２０はＨ型ツリ−方式である。図
２０においては、外部から入力されるクロック信号を受
信する主ドライバ１１からＨ型の配線５１を決定してい
く。この時、主ドライバ１１はＨ型配線５１の略中央に
位置するようにする。この配線５１の先端にはドライバ
１２−１〜１２−４を介して各Ｈ型の配線５２〜５５に
クロック信号が伝達されるようにしておくものである。
よって、このＨ型配線５２〜５５の先端に配置されるべ
き各論理素子と主ドライバ１１との配線長及びドライバ
段数はどれも同じにすることができる。また、図２１に
おいては、主ドライバ１３から、この主ドライバを中心
とした菱形を形成する各辺の略中央に次のドライバ１４
−１〜１４−４を配置する。主ドライバ１３とドライバ
１４−１〜１４−４それぞれは配線６１で接続される。
また、必要ならば、例えば、ドライバ１４−４を中心と
して菱形を形成して同様な処理をして、ドライバ１４−
４と次のドライバ１５−１〜１５−３とをそれぞれ配線
６２で接続する。このようにすることで、主ドライバ１
１あるいは１３から各論理素子までの配線長やドライバ
段数を均等に設定することができるので、信号遅延やク
ロックスキュ−を低減することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記で
説明した方法では次のような課題があった。図２２及び
図２３は課題を説明するための図である。

【０００７】図２２において、コア領域２には、例え
ば、マクロセルと呼ばれる構成２０−１及び２０−２が
配置される場合がある。マクロセルとは、予め設計され
てコンピュ−タに登録された回路構成であり、例えば、
メモリやＣＰＵのようなものである。図２２において
は、大きなマクロセル２０−１及び２０−２を配置する
ことで、コア領域を大幅に占有してしまい、トランク４
が設定できなくなったり、ツリ−を構成するための領域
が、図２２のようにＬ字形や、例えば台形のように変形
した形状となってしまうので、かなり制限されてしま
う。

【０００８】また、図２３においては、マクロセル２０
−３が入出力用素子領域３から離れて配置しなければな
らない場合、このマクロセル２０−３と入出力素子領域
３との間に小さな領域２１が形成されてしまう。この領
域２１に他の論理素子と同期してクロック信号を受信す
べき論理素子を配置しなければならない場合、トランク
方式やツリ−方式を用いても、マクロセル２０−３を迂
回する配線が必要とならざるを得なくなる。

【０００９】本願発明は、上記課題に鑑みて、マクロセ
ルのような構成がどのように配置されても、容易に所定
の信号に同期動作する各論理素子を配置及び配線するこ
とができ、配線遅延やクロックスキュ−を極力低減する
ことを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するた
め、本願発明の請求項１の方法では、ＬＳＩチップの予
め設定された領域内に、それぞれ１つ以上のドライブ素
子を介して所定の信号に同期して動作する複数の論理素
子を有するＬＳＩ論理回路における配線レイアウト方法
において、この領域を複数の副領域に分割するステップ
と、この領域において、信号の伝達に用いるための配線
領域を設定するステップと、副領域おのおのにおいて、
各副領域に信号が入力されてから領域内の論理素子に伝
達されるまでの間に介在すべきドライブ素子数及びドラ
イブ素子の配置を設定するステップと、設定された各副
領域におけるドライブ素子数及びドライブ素子の配置の
情報に基づいて、各副領域間における信号転送のための
ドライブ素子の配置及び設定した配線領域を用いて各ド
ライブ素子間の配線を設定するステップと、各副領域内
での各ドライブ素子の配置及び設定した配線領域を用い
て各ドライブ素子間の配線を設定するステップとからな
る。

【００１１】また、請求項２記載の方法では、副領域内
のおのおのにおけるドライブ素子の配置及びドライブ素
子間の配線にはＨ型クロックツリ−方式を用いて配線す
るものである。

【００１２】また、請求項３記載の方法では、Ｈ型クロ
ックツリ−を、縦方向あるいは横方向に２のｎ乗分に領
域を分割可能な略正方形の領域内に構成するするステッ
プと、構成されたＨ型クロックツリ−のうち、主ドライ
ブ素子を含む分割領域のみを選択するステップとを含む
ものである。

【００１３】また、請求項４記載の方法では、基準電位
供給線の領域を所定の信号の伝達に用いるための配線領
域に合わせ、かつこの配線領域を配置する配線層とは異
なる配線層に配置するステップを含むものである。

【００１４】また、請求項５記載の方法では、所定の信
号の伝達に用いるための配線領域を設定した後、この配
線領域の近傍に配線される他の信号配線は、所定の信号
のための配線領域から所定の間隔だけ離すようにして配
線を設定するステップを含むものである。

【００１５】

【発明の実施の形態】本発明の実施例を図面を用いて、
以下に詳細に説明する。図１は本発明をＣＡＤシステム
装置に適用した場合の配線レイアウト処理の手順を示す
フロ−チャ−トである。なお、本実施例では、各論理素
子が同期すべき信号をクロック信号として説明すること
とする。

【００１６】まず、ステップＳ０にて、論理回路に対す
る配線レイアウトの設計が生じたとする。この時、予め
レイアウト設計に必要な情報を入力しておく。例えば、
複数の論理素子やマクロセル等の接続関係上の制限等の
接続情報、多層配線構造の論理回路か否かの情報や配線
経路を何層目に設定するかの情報、配線領域を下層に対
してどの位置に配置するかの情報、何本のクロック信号
を用いるかの情報、必要となる配線の接続経路を設定す
るために用いる方法（ツリ−方式やトランク方式）等で
ある。なお、これらの情報は必ずこのステップ０で入力
しなければならないわけでなく、必要に応じて、その都
度入力してもよい。

【００１７】次に、ステップ１にてフロアプランの情報
を入力する。フロアプランとは、マクロセルやその他の
回路ブロック毎に論理回路のチップ上にどのように配置
するかを決定するステップである。

【００１８】ここで入力するフロアプランの設計につい
て図２を用いて説明する。図２はゲ−トアレイＬＳＩ１
のチップ表面に対するフロアプランの例である。図２に
おいて、入出力素子配置領域３に囲まれた、配線レイア
ウトの対象領域であるコア領域２に対してフロアプラン
を設計している。１２０はマクロセルであり、このマク
ロセル１２０が配置された領域以外のコア領域がスタン
ダ−ドセルを用いて設計される論理構成が配置される領
域である。この領域を副領域であるところの矩形の領域
＃１〜＃６に分割している。この領域分割は図２におい
ては、例えば、シリアル−パラレル変換回路が設計され
る領域、デコ−ダが設計される領域といった具合に、回
路構成毎に矩形領域を設定するものである。この領域分
割はより細かい回路構成毎に分けても構わないが、矩形
の領域とすることで、以降の処理にて、領域内をＨツリ
−方式等を用いて配線レイアウトする時には好適であ
る。また、図２では各領域＃１〜＃６間に若干のスペ−
スを開けて示しているが、各領域間は隣接して領域分け
しても何ら問題ない。領域間にスペ−スを空けること
で、後に説明する隣り合う各領域間のクロック信号供給
に用いられるドライバの配置領域としてを確保できる効
果があり、スペ−スを空けないことで、隣り合う各領域
間のクロック信号供給に用いられるドライバは、隣り合
う領域のどちらかの内部に設定されるが、コア領域をよ
り有効に利用できる効果がある。

【００１９】次に、ステップ２にてクロックグリッドを
設定する。本実施例において、クロックグリットとは、
論理回路を構成する各論理素子にクロック信号を伝達す
るための専用の配線領域を指す。

【００２０】クロックグリッドの設定について図３及び
図４を用いて説明する。図３は例えば、図２の領域＃１
を示す図として見る。本実施例における論理回路におい
て、ステップＳ０にて４層構造で第３層目及び第４層目
にメタル層を設けて、これらを各論理素子間を接続する
配線専用層としてあるとすれば、横方向に伸びる配線配
置領域１３０−１〜１３０−６は第３層のメタル層と
し、縦方向に伸びる配線配置領域１４０−１〜１４０−
６は第４層のメタル層とする。なお、図３中の細長い矩
形で示されているものは基板あるいは基板内のウェル領
域と接地電位あるいは電源電位とのコンタクトをとるコ
ンタクト部を示す。ここで、クロック専用の配線の配置
領域を設定する。図３においては、横方向にはｈ１〜ｈ
４で示す配線領域１３０−２、１３０−３、１３０−
５、１３０−６を、縦方向にはｖ１〜ｖ４で示す配線１
４０−１、１４０−３、１４０−５、１４０−６をクロ
ック信号の配線専用領域として設定する。

【００２１】図４に、図３で示す点線部分１４５の拡大
図を示す。上記したステップＳ０で入力した配線の配置
情報に従って、図４に示すように、横方向の配線領域１
３０−１及び１３０−２は単位セル１３７の略中央を横
切る位置に配置され、縦方向の配線領域１４０−１〜１
４０−３はコンタクト部１３５上を通過する位置に配置
されるようになっている。このうち、配線領域１３０−
２、１４０−１、１４０−３がクロック配線専用領域と
して設定され、他の配線領域１３０−１、１４０−２は
論理素子間の接続等の他の配線領域や配線として使用し
ない領域として設定される。この設定された情報は、後
の配線時に用いるために情報として格納される。上層
（３層や４層）に配線がない領域で単位セルを用いて論
理素子を設計する条件がステップＳ０で設定されている
ならば、予めクロック信号の専用配線の領域等を設定し
てしまえば、単位セルの配置の影響を受けずに、自由に
各論理素子まで最短距離のクロック配線経路を設定でき
ることとなる。なお、実施例においては、１つの領域＃
１について説明したが、各領域＃２〜＃６においても同
様に設定してもよいし、コア領域２全体として上記のよ
うにクロック配線専用領域を設定してもよい。この時、
マクロセル配置領域においては上記のような設定が適用
できないので、マクロセル配置領域の部分におけるクロ
ックグリット設定情報は適用不可とするか削除すること
で対応可能である。

【００２２】次に、ステップＳ３にて、ステップＳ２に
て設定したクロック配線領域に対する属性を設定する。
ここで、属性とは、実施例において、クロック信号とし
て２つの独立したクロック信号を供給する場合のこの２
つのクロック信号のどちらかを示す種類であったり、前
記領域＃１〜＃６各々内での接続に用いるクロック配線
のための領域とするか、各領域＃１〜＃６間での接続に
用いるクロック配線のための領域とするかである。実施
例のように所定の信号がクロック信号でない場合は信号
の種類としてもよい。図３において、例えば、ｈ１、ｈ
３、ｖ１、ｖ３に１つのクロック信号Ｃ１が供給される
あるいは領域内でのクロック信号接続用配線として用い
るとすれば、配線領域１３０−２、１３０−５、１４０
−１、１４０−５がクロック信号Ｃ１専用あるいは領域
内のクロック配線専用領域となり、ｈ２、ｈ４、ｖ２、
ｖ４に１つのクロック信号Ｃ２の供給あるいは領域間の
接続に用いられるクロック専用配線領域として用いられ
るとすれば、配線領域１３０−３、１３０−６、１４０
−３、１４０−６がクロック信号Ｃ２専用の領域あるい
は領域間の接続に用いられるクロック配線専用領域とな
る。このように、属性を設定しておけば、クロック信号
専用の配線領域上で、異なる属性のクロック信号が衝突
することがなくなり、また、複数のクロック信号の配線
の自由度もより向上でき、クロック信号の配線がより容
易に設定できる。

【００２３】次に、ステップＳ４において、各領域＃１
〜＃６内における主ドライバを設定する。この主ドライ
バとは、各領域＃１〜＃６内で最初にクロック信号を受
けるためのドライバである。ただし、上記したように、
領域＃１〜＃６間におけるクロック信号伝達のためのド
ライバが領域内に設定される場合は、これを除いて、最
初にクロック信号を受けるためのドライバとして解釈す
る。図５において、領域＃１には主ドライバ１１１を、
領域＃２には主ドライバ１１２を、領域＃３には主ドラ
イバ１１３を、領域＃４には主ドライバ１１４を、領域
＃５には主ドライバ１１５を、領域＃６には主ドライバ
１１６をそれぞれ設定している。

【００２４】次に、ステップＳ５において、各領域＃１
〜＃６それぞれのドライバの段数を設定する。ドライバ
の段数とは、主ドライバから最も遠い論理素子で、クロ
ック信号に同期して動作すべきもの（例えば、フリップ
フロップ等）までに必要となるドライバの数であり、主
ドライバも含めた数である。ドライバの段数は、各領域
＃１〜＃６の領域の大きさ、クロック信号に同期して動
作すべきフリップフロップ等の論理素子の数に基づき設
定される。この実施例においては、領域＃１ではドライ
バ段数を３段、領域＃２ではドライバ段数を２段、領域
＃３ではドライバ段数を２段、領域＃４ではドライバ段
数を２段、領域＃５ではドライバ段数を２段、領域＃６
ではドライバ段数を３段と設定するものとする。できれ
ば、隣り合う領域とのドライバ段数の差は０あるいは１
程度にしておくように設定するようにしておく。なお、
後述の本発明の方法を用いる場合、先のステップＳ０に
おける領域分けにおいて、各領域のドライバ段数がどの
程度になるのかを考慮しながら領域分けするのがよりよ
い。

【００２５】次に、ステップＳ６において、各領域＃１
〜＃６間のクロックツリ−を設定する。この設定方法を
第６図を用いて説明する。

【００２６】まず、図６（ａ）に示すように、隣り合う
領域においてドライバ段数が同じものを見つけてそれを
仮想的に１つの仮想的な領域とする。例えば、ドライバ
段数がともに２段の領域＃２と領域＃３を１つの仮想的
な領域１５１とし、ドライバ段数がともに２段の領域＃
４と領域＃５を１つの領域１５２とする。このように領
域設定された領域１５１及び領域１５２にはそれぞれ領
域間の接続に用いるドライバ１６１及びドライバ１６２
を設定する。このドライバ１６１及びドライバ１６２は
それぞれ仮想領域１５１及び領域１５２を形成する２つ
の領域の境目またはその近傍に配置する。このように配
置すれば、隣り合う各領域（例えば、仮想領域１５１に
おいては領域＃２と領域＃３）に均等な位置となる。こ
こで、仮想領域１５１及び１５２のドライバ段数として
は、仮想領域を構成する領域のドライバ段数（本実施例
においては、領域＃２〜＃５は２段）はそれぞれドライ
バ１６１及びドライバ１６２が１つ増えたことになる。
よって、仮想領域１５１及び仮想領域１５２のドライバ
段数はともに３段として考慮することができる。なお、
隣り合う領域のドライバ段数が同じであるものがない場
合には、例えば、ドライバ段数の少なく設定されている
領域のドライバ段数を増やして、隣り合う領域でのドラ
イバ段数が同じものを作るようにすればよい。

【００２７】さらに、図６（ｂ）に示すように、仮想領
域１５１、仮想領域１５２、残りの領域＃１、領域＃６
とで、上述と同等に、隣り合う領域においてドライバ段
数が同じものを見つけて仮想領域を作る。例えば、ドラ
イバ段数がともに３段の仮想領域１５１と領域＃１を１
つの仮想的な領域１５３とし、ドライバ段数がともに３
段の仮想領域１５２と領域＃６を１つの仮想的な領域１
５４とする。このように領域設定された領域１５３及び
領域１５４にはそれぞれ領域間の接続に用いるドライバ
１６３及びドライバ１６４を設定する。このドライバ１
６３及びドライバ１６４はそれぞれ仮想領域１５３及び
領域１５４を形成する２つの領域の境目またはその近傍
に配置する。ここで、仮想領域１５３及び１５４のドラ
イバ段数としては、仮想領域を構成する領域のドライバ
段数（本実施例においては、仮想領域１５１及び１５
２、領域＃１及び＃６は３段）はそれぞれドライバ１６
３及びドライバ１６４が１つ増えたことになる。よっ
て、仮想領域１５３及び仮想領域１５４のドライバ段数
はともに４段として考慮することができる。このように
領域を拡大した後、残る２つの領域のドライバ段数が同
じなら、ドライバ１６５を２つの領域の境目またはその
近傍に配置する。このドライバ１６５が、マクロセルを
除くコア領域において、外部からクロック信号を最初に
受けるドライバとして設定されることとなる。なお、領
域拡大した後、２つの領域のドライバ段数が異なる時
は、上述したように、ドライバ段数の少ない方の領域に
対してのみドライバを追加すればよい。よって、このよ
うな領域の拡大をしていくにあたっては、領域拡大の後
に最終的に残る領域間でのドライバ段数の差がない（あ
るいは、その差が１段程度）ようにしておくようにす
る。

【００２８】このように、ドライバ１６１〜１６５を配
置できたので、各領域＃１〜＃６間のクロックツリ−は
図５に示すように構成することができる。つまり、外部
からクロック信号をドライバ１６５で受けて、配線１７
１を介して次のドライバ１６３及び１６４に転送する。
ドライバ１６３は、配線１７２を介してドライバ１１１
及び１６１に転送する。更に、ドライバ１６１は配線１
７３を介してドライバ１１２及び１１３にクロック信号
を転送する。同様に、ドライバ１６４は、配線１７５を
介してドライバ１１６及び１６２に転送する。更に、ド
ライバ１６２は配線１７６を介してドライバ１１４及び
１１５にクロック信号を転送する。このように、各領域
＃１〜＃６間でのドライバ段数の差は領域間のクロック
ツリーの作成により、ドライバ段数の差を調整すること
がでる。よって、ドライバ１６５から各領域＃１〜＃６
それぞれにおいて主ドライバから最も遠い論理素子まで
のドライバ段数の数は同じにすることができる。なお、
配線１７１〜１７６はステップＳ２、Ｓ３で設定したク
ロックグリッド領域を用いて配線されるものであり、こ
の配線の処理においては、基本的には最短距離でかつ配
線遅延等を考慮してドライバ間の配線長を調整しながら
設定するものである。更に、ここで、配線長が長くなり
過ぎる場合に対しては次のような調整を行う。まず、ド
ライバ間の配線の最大長をＬというように予めステップ
Ｓ０にて入力しておき、この情報を用いてドライバ間の
配線長がこのＬを越えるものには、このドライバ間に更
にドライバを１つ追加するようにして配線長の最大長を
越えないようにする。このようにすることで、各ドライ
バ間の配線長を、より均等にすることができるので、配
線容量や配線抵抗による配線遅延を低減することができ
る。よって、マクロセル１２０の配置を問題とすること
なく、容易かつ均等なドライバ段数にすることができ
る。

【００２９】次に、ステップＳ７において、各領域＃１
〜＃６内それぞれにおけるセルやフリップフロップ等の
配置情報を入力する。この配置情報の入力に際しては、
ステップＳ１におけるフロアプランで領域分けした副領
域内に所定のセルあるいはフリップフロップを配置する
ようにし、ステップＳ４及びステップＳ６で設定したド
ライバの配置を動かさないように、セルあるいはフリッ
プフロップを配置するように配置情報が入力される。こ
の配置情報の入力においては、上述したように、クロッ
ク配線専用領域は確保されているので配置設定は容易で
ある。

【００３０】次に、ステップＳ８において、各領域＃１
〜＃６内それぞれにおけるクロックツリ−を設定する。
この各領域内でのクロックツリ−の設定には従来の方法
でよいが、矩形の領域としているので、Ｈ型ツリ−方式
や菱形ツリ−方式を採用することが容易に実現すること
ができる。この時、配線としては、ステップＳ２、Ｓ３
で設定したクロックグリッド領域を用いて配線される。
このようにすることで、各領域内でも最短な配線長及び
ドライブ段数にてクロック信号を、クロック信号によ
り、同期して動作すべき論理素子に転送することがで
き、ＬＳＩ論理回路全体として、クロック信号の転送が
バランスよく行うことが容易に可能である。

【００３１】次に、ステップＳ９において、残りの配線
の情報の入力（例えば、同期しない論理素子間との配線
等）を行う。この配線は、ステップＳ２で設定したクロ
ックグリッド以外の配線領域を用いて配線される。よっ
て、クロック信号との衝突を気にせずに容易に配線する
ことができる。なお、クロックグリッドとして設定され
ていても、クロック信号伝達用として使用されなかった
クロックグリッド領域は、残りの配線のための領域とし
て使用してもよい。ここで、副領域間のクロックグリッ
ト領域は空けておく（残りの配線のための領域として使
用しない）ようにしてもよい。このようにすることで、
次の処理であるステップＳ１０でクロックスキュー値の
許容範囲を満足しない場合のクロックスキュー値調整に
おいて、副領域間のクロックグリッドを用いたクロック
配線を容易に調整することができる。

【００３２】次に、ステップＳ１０において、クロック
信号が各領域＃１〜＃６内における、クロック信号で、
同期して動作する論理素子への伝達状態をチェックし、
クロックスキュ−がないかどうかを調べる。クロックス
キュ−がないかクロックスキュ−があっても、ＬＳＩ論
理回路１全体としての動作に問題がない程度（クロック
スキュ−値が許容範囲内であること）であれば、上記ス
テップＳ０〜Ｓ９にて設定したクロックツリ−に問題が
ないので、クロック信号の配線レイアウトに問題なしと
して終了となる。なお、問題がある（クロックスキュ−
値が許容範囲外であること）場合は、ステップＳ６戻
り、上記の処理をやり直して、クロックスキュ−を許容
範囲内になるようにする。この時、スキュ−値調整とし
ては、まず、ステップＳ６における領域＃１〜＃６間の
クロックツリ−の配線長の調整を行う。上述したよう
に、副領域間のクロックグリッド領域を空けておくよう
にすれば、この配線長の調整が容易に行うことができ
る。それでもクロックスキュ−値の許容範囲を満足しな
い時は、領域＃１〜＃６間のクロックツリ−に用いられ
るドライバ（実施例におけるドライバ１６１〜１６５）
の配置や接続を変更して調整する。これは、基本的に
は、各領域＃１〜＃６内でのクロックツリ−は、予め保
証された遅延やクロックスキュ−値がデ−タベ−ス化さ
れていることが一般的であり、各領域＃１〜＃６内での
クロックツリ−においては調整が必要ないためである。
よって、クロックスキュ−値の調整もＬＳＩ論理回路１
全体で見る必要がないので、容易に行うことができる。

【００３３】次に、本発明の実施例を応用した例を、図
面を用いて以下に説明する。図７及び図８はこの応用例
を示す図であり、図７はＬＳＩ論理回路１のチップを示
した図、図８は応用例で作られたＨ型クロックツリ−の
図である。

【００３４】図７において、例えば、ステップＳ４で設
定する各領域の主ドライバのうち、制御信号に応答して
出力制御されるドライバが必要であるとする場合を想定
する。図７の領域＃１１及び領域＃１６の主ドライバ２
１１及び２１６はそれぞれ制御信号ＣＳ１にて制御さ
れ、領域＃１８の主ドライバ２１８は制御信号ＣＳ２に
て制御されるものとし、他の領域＃１２、＃１３、＃１
４、＃１５、＃１７はそれぞれ制御信号による制御を受
けない主ドライバ２１２、２１３、２１４、２１５、２
１７を有するとする。このような場合であっても、上記
本発明においては、単にステップＳ３において、この制
御信号ＣＳ１及びＣＳ２の信号転送用配線領域を設定
し、ステップＳ４にて主ドライバの種類（制御信号によ
る出力制御がされるものか否か）を登録するようにすれ
ば容易に対応できる。なお、ステップＳ３において、制
御信号用配線領域を設定する必要がなければ、クロック
グリッド領域以外の配線領域を用いてもよい。

【００３５】また、図８に示すように、独立したクロッ
ク信号Ｃ１及びＣ２を用いる場合にも、ステップＳ３に
おいて、上述したようにクロックグリッド領域の属性を
設定しておけば、各クロック信号Ｃ１とＣ２が衝突する
ことなく、容易に配線設定することができる。例えば、
実施例のように、クロック信号Ｃ１が図３におけるｈ
１、ｈ３、ｖ１、ｖ３で転送され、クロック信号Ｃ２が
ｈ２、ｈ４、ｖ２、ｖ４で転送されるとする。この時、
クロック信号Ｃ１を受けるドライバ２２０から各ドライ
バ２２１〜２２４への配線である横方向の配線２３１は
ｈ１及びｈ３で示される配線領域１３０−２及び１３０
−５が用いられ、縦方向の配線２３２及び２３３はｖ１
及びｖ３で示される配線領域１４０−１及び１４０−５
が用いられる。同様に、クロック信号Ｃ２を受けるドラ
イバ２４０から各ドライバ２４１〜２４４への配線線で
ある横方向の配線２５１はｈ２及びｈ４で示される配線
領域１３０−３及び１３０−６が用いられ、縦方向の配
線２５２及び２５３はｖ２及びｖ４で示される配線領域
１４０−３及び１４０−６が用いられる。このように、
ステップＳ３で属性を設定しているので、容易に独立し
たクロック信号に対する対応を可能としている。

【００３６】また、図９〜図１６に、Ｈ型クロックツリ
−方式における改良例を示す。図９及び図１０は従来か
ら用いられているＨ型クロックツリ−の図である。図９
は縦長の領域３０１にＨ型クロックツリ−３１１を作成
した例であり、図１０は横長の領域３０２にＨ型クロッ
クツリ−３１２を作成した例である。図９のＨ型配線の
先端３１４及び図１０のＨ型配線の先端３１５に論理素
子が配置されるものである。通常のＨ型クロックツリ−
は配線がＨ型をして線対称に作成されるため、例えば、
ドライバが３つでよいような場合（Ｈ型クロックツリ−
にて配線される論理素子が８個でよう場合）であって
も、図９や図１０のように、論理素子１６個分の配線が
作成されてしまいうことになる。これは、不必要な配線
により領域＃１〜＃６を占有してしまうことになり、ま
た、配線負荷を増大することになりかねない。

【００３７】このため、本発明では次のような改良を示
す。図１１はその改良例を示すＨ型クロックツリ−の作
成を示す図である。図１１において、領域３２２のよう
な縦が長さｙで横が長さｘ（＝２ｙ）の横長の領域にＨ
型クロックツリ−を作成したい場合を想定する。まず、
この領域が縦及び横の長さがｘの正方形の領域３２０と
してＨ型クロックツリ−を作成する。つまり、領域３２
１を仮想領域として設定する。この領域３２０に作成し
たＨ型クロックツリ−は従来の方法通りに作成されるた
め、配線がＨ型をして線対称になっているものである。
次に、この領域のうち、このクロックツリ−の主ドライ
バ３２３が配置されている領域３２２だけを取り出す。
この取り出し処理は、領域３２１の配線及びドライバの
情報を削除することで対応できる。この時、境目の配線
３２４の情報は残すようにしなければならない。この結
果、図１２に示すように、ドライバが３つのクロックツ
リ−３２５を作成することができる。

【００３８】更に、図１３に示すように、領域３５３の
ような縦が長さｙで横が長さｘ（＝４ｙ）の横長の領域
にＨ型クロックツリ−を作成したい場合も同様に処理す
ることができる。まず、この領域が縦及び横の長さがｘ
の正方形の領域３５０としてＨ型クロックツリ−を作成
する。つまり、領域３５１、３５２、３５４を仮想領域
として設定する。この領域３５０に作成したＨ型クロッ
クツリ−は従来の方法通りに作成されるため、配線がＨ
型をして線対称になっているものである。次に、この領
域のうち、このクロックツリ−の主ドライバ３５５が配
置されている領域３５３だけを取り出す。この取り出し
処理は、領域３５１、３５２、３５４の配線及びドライ
バの情報を削除することで対応できる。この時、境目の
配線３５６の情報は残すようにしなければならない。こ
の結果、図１４に示すように、ドライバが３つのクロッ
クツリ−３５７を作成することができる。

【００３９】上記図１１〜図１４は、横の長さｘと縦の
長さｙとがｘ＝２のｎ乗＊ｙ（ただし、ｎは１以上の整
数）の領域の場合であるが、ｙ＝２のｎ乗＊ｘの領域の
場合も同様に処理することができる。この場合、ｙ＝２
ｘであれば、図１５のようなツリ−３６５が作成でき、
ｙ＝４ｘであれば、図１６のようなツリ−３７５が作成
できる。

【００４０】このように、Ｈ型クロックツリ−の改良を
することで、不必要な配線により領域＃１〜＃６を占有
されたり、また、配線負荷を増大することを防止でき
る。更に、ステップＳ１でのフロアプランを行う時に、
その領域の形状に自由度を増すことができる。

【００４１】更に、本発明において、基準電位供給線、
例えば、接地電位供給線の領域をクロックグリッド領域
に合わせ、かつ他の層に配置することで、クロック配線
に対する並列プレ−ト容量やフリンジフィ−ルド容量の
バラツキを抑えることができる。これにより、クロック
信号の遅延やクロックスキュ−をより低減することが期
待できる。例えば、図３において、クロックグリッドを
横方向は第３層の領域１３０−２とし、縦方向は第４層
の領域１４０−１とした時に、接地電位供給線の領域
を、横方向は第１層において領域１３０−２と同じ位置
とし、縦方向は第２層において領域１４０−１と同じ位
置とするようにすればよい。これはクロックグリッド領
域の設定以降の適当なステップにて定義するようにすれ
ばよい。

【００４２】更に、ステップＳ２において、クロックグ
リッド領域を設定した後、このクロックグリッド領域の
近傍に配線される他の信号配線は、クロックグリッド領
域から所定の間隔だけ離すように特別に定義づける、又
は、ステップＳ６やステップＳ８後におけるクロック配
線の設定の後に、他の信号配線をクロック信号配線から
所定の間隔だけ離すように特別に定義してもよい。この
ようにすることで、クロック信号用の配線に対するカッ
プリング容量を抑えることができる。これによっても、
クロック信号の遅延やクロックスキュ−をより低減する
ことが期待できる。これも、クロックグリッドの設定以
降の適当なステップにおいて定義すればよい。

【００４３】本発明は、ＣＡＤシステムを用いれば、プ
ログラム処理によりＣＰＵ及びメモリ等を用いて基本的
には対応することができるが、ハ−ドとして上記各ステ
ップ毎の処理手段を持たせてもよい。

【００４４】例えば、図１７に示すＣＡＤ装置として
は、様々な制御信号や情報等を転送するための信号線群
５０１を介して、制御手段５０３により制御される入力
手段５０５、クロックグリッド設定手段５０７、ドライ
バ配置手段５０９、配線手段５１１、スキュー値検証手
段５１３、格納手段５１５を設けている。入力手段５０
５は、ステップＳ０における情報の入力や、設定された
フロアプランの入力、ステップＳ７におけるセル及びフ
リップフロップの位置情報の入力、ステップＳ９におけ
る他の配線設定のための情報入力に用いられる。ここ
で、入力された情報は必要に応じて制御手段５０３の制
御により格納手段５１５に格納しておけばよい。クロッ
クグリッド設定手段５０７は、ステップＳ２及びＳ３に
おけるクロックグリットの設定及びその属性の設定に用
いられるもので、上記したような処理を行うものであ
る。この時、必要に応じて入力手段５０５を用いて、格
納手段５１５に格納された情報を適用することができ
る。ここで設定された内容も必要であれば格納手段５１
５に格納すればよいし、表示手段５１７上に表示してお
くだけでもよい。ドライバ配置手段５０９は、ステップ
Ｓ４、Ｓ５、Ｓ６、Ｓ８における各ドライバの配置やド
ライバの段数設定を行うのに用いられる。上記のクロッ
クグリット設定手段５０７同様に、必要に応じて入力手
段５０５を用いて、格納手段５１５に格納された情報を
適用することができる。クロック配線手段５１１は、ス
テップＳ６及びＳ８におけるドライバ間の配線を行うの
に用いられるものである。これも、必要に応じて入力手
段５０５を用いて、格納手段５１５に格納された情報を
適用することができる。スキュー値検証手段５１３は、
ステップＳ１０におけるスキュー値の検証を行うのに用
いられるものである。なお、ステップＳ１及びステップ
Ｓ９においての手段を示していないが、図１７に示す装
置では、ステップＳ１におけるフロアプラン及びステッ
プＳ９における他の配線の設定は外部の装置等により行
い、この外部の装置等からの情報を入力手段５０５から
入力するようにしたものと設定して説明したものであ
る。これらステップＳ１及びステップＳ９のための手段
を設けることとしても何ら問題はない。

【００４５】このように、ハードウェアで各処理手段を
構成することによって、プログラムの必要なく、本発明
の方法を実現することができる。

【００４６】なお、実施例ではクロック信号を例として
説明したが、クロック信号以外の信号に対しても当然適
用可能である。また、マクロセルのような構成を有さな
い論理回路の設計において適用してもよい。

【００４７】

【発明の効果】以上、詳細に説明しましたように、本発
明の配線レイアウト方法を適用することにより、所定の
信号に対して、同期して動作すべき論理素子が配置され
る領域を予め複数の副領域に分割することで、副領域内
と各副領域間とに分けて配線及びドライブ素子の数を均
等に設定することができる。また、この所定の信号のた
めの配線領域を予め確保することで、最短の配線経路の
決定が容易に行うことができる。よって、マクロセルの
ような構成がどのように配置されても、容易に所定の信
号で、同期して動作する各論理素子を配置及び配線する
ことができるとともに、この信号における配線遅延やク
ロックスキュ−を極力低減することができる。

【００４８】また、予め、配線レイアウトの対象となる
領域を複数の矩形領域に分けることにより、各矩形領域
内では従来のツリ−方式のような配線方式を容易に適用
することができる。特に、各副領域内でＨツリ−方式を
採用することができるので、次段のドライバ素子までの
配線長を均等にした配線の設定をより容易にすることが
できる。

【００４９】更に、Ｈ型ツリ−方式に改良し、Ｈ型ツリ
−方式で設計したドライブ素子間の配線を選択的に採用
可能としたので、不必要な配線やドライバを容易に削除
することができるよって、Ｈ型ツリ−方式による配線レ
イアウトを適用する領域を不必要な配線やドライバで占
有することなく、配線及びドライブ素子の配置の自由度
をより向上し、また、不必要な配線やドライバによる負
荷をも低減することができる。

【００５０】更に、基準電位供給線の領域を所定の信号
の伝達に用いるための配線領域に合わせ、かつこの配線
領域を配置する配線層とは異なる配線層に配置するよう
にしたので、所定の信号用の配線に対する並列プレ−ト
容量やフリンジフィ−ルド容量のバラツキを抑えること
ができる。これにより、所定の信号の遅延やスキューを
より低減することが期待できる。

【００５１】更に、所定の信号の伝達に用いるための配
線領域を設定した後、この配線領域の近傍に配線される
他の信号配線は、所定の信号のための配線領域から所定
の間隔だけ離すようにして配線を設定するようにしたの
で、この所定の信号用の配線に対するカップリング容量
を抑えることができる。よって、所定の信号の遅延やス
キュ−をより低減することが期待できる。

【００５２】

【図面の簡単な説明】

【図１】本発明の実施例を示す配線レイアウトのフロ−
チャ−トである。

【図２】本発明の実施例におけるＬＳＩ論理回路のチッ
プにおけるフロアプランを示す図である。

【図３】本発明の実施例におけるフロアプランにて領域
分けされた副領域のクロックグリッドの設定を示す図で
ある。

【図４】図３の一部拡大図である。

【図５】本発明の実施例における副領域間の配線レイア
ウトを示す図である。

【図６】本発明の実施例における副領域間の配線に用い
られるドライバの設定手順を説明する図である。

【図７】本発明の応用例における副領域における主ドラ
イバの設定を説明する図である。

【図８】本発明の他の応用例におけるＨ型クロックツリ
−方式を適用した配線レイアウトを説明する図である。

【図９】本発明のＨ型クロックツリ−方式の改良を説明
するための、従来方法で作成されたＨ型クロックツリ−
の図である。

【図１０】本発明のＨ型クロックツリ−方式の改良を説
明するための、従来方法で作成された他のＨ型クロック
ツリ−の図である。

【図１１】本発明の改良したＨ型クロックツリ−方式に
よる配線レイアウトを説明する図である。

【図１２】本発明の改良したＨ型クロックツリ−方式に
よる配線レイアウトにより作成したクロックツリ−の図
である。

【図１３】本発明の改良したＨ型クロックツリ−方式に
よる配線レイアウトの他の例を説明する図である。

【図１４】本発明の改良したＨ型クロックツリ−方式に
よる配線レイアウトの他の例により作成したクロックツ
リ−の図である。

【図１５】本発明の改良したＨ型クロックツリ−方式に
よる配線レイアウトの応用で作成できるクロックツリ−
の図である。

【図１６】本発明の改良したＨ型クロックツリ−方式に
よる配線レイアウトの応用で作成できる他のクロックツ
リ−の図である。

【図１７】本発明の配線レイアウト方法を実現するため
の装置概略図である。

【図１８】従来の配線レイアウト方法の１つであるトラ
ンク方式を説明する図である。

【図１９】従来の配線レイアウト方法の１つであるトラ
ンク方式を説明する他の図である。

【図２０】従来の配線レイアウト方法の１つであるＨ型
ツリ−方式を説明する図である。

【図２１】従来の配線レイアウト方法の１つである菱形
ツリ−方式を説明する図である。

【図２２】従来の配線レイアウト方法における課題を説
明する図である。

【図２３】従来の配線レイアウト方法における課題を説
明する他の図である。

【符号の説明】

１ＬＳＩ論理回路２コア領域３入出力用素子領域１２０マクロセル１３０ー１〜１３０ー６横方向配線領域１４０ー１〜１４０ー６縦方向配線領域５ー１、５ー２、８ー１〜８ー４、１２ー１〜１２ー
４、1３、１４ー１〜１４ー４、１５ー１〜１５ー３、
１１１〜１１６、１６１〜１６５、２１１〜２１８、２
２０〜２２４、２４０〜２４４、３２３、３５５ド
ライバ

Claims

【特許請求の範囲】

【請求項１】ＬＳＩチップの予め設定された領域内
に、それぞれ１つ以上のドライブ素子を介して所定の信
号に同期して動作する複数の論理素子を有するＬＳＩ論
理回路における配線レイアウト方法において、前記領域を複数の副領域に分割するステップと、前記領域において、前記信号の伝達に用いるための配線
領域を設定するステップと、前記副領域おのおのにおいて、各副領域に前記信号が入
力されてから該領域内の前記論理素子に伝達されるまで
の間に介在すべきドライブ素子数及びドライブ素子の配
置を設定するステップと、前記設定された各副領域におけるドライブ素子数及びド
ライブ素子の配置の情報に基づいて、各副領域間におけ
る前記信号転送のためのドライブ素子の配置及び前記設
定した配線領域を用いて各ドライブ素子間の配線を設定
するステップと、前記各副領域内での各ドライブ素子の配置及び前記設定
した配線領域を用いて各ドライブ素子間の配線を設定す
るステップとを、有することを特徴とするＬＳＩ論理回路における配線レ
イアウト方法。
【請求項２】請求項１記載のＬＳＩ論理回路における
配線レイアウト方法において、前記副領域内のおのおの
におけるドライブ素子の配置及び該ドライブ素子間の配
線にはＨ型クロックツリ−方式を用いて配線することを
特徴とするＬＳＩ論理回路における配線レイアウト方
法。
【請求項３】請求項２記載のＬＳＩ論理回路における
配線レイアウト方法において、前記Ｈ型クロックツリ−
を、縦方向あるいは横方向に２のｎ乗分に領域を分割可
能な略正方形の領域内に構成するするステップと、前記構成されたＨ型クロックツリ−のうち、主ドライブ
素子を含む分割領域のみを選択するステップとを含むこ
とを特徴とするＬＳＩ論理回路の配線レイアウト方法。
【請求項４】請求項１記載のＬＳＩ論理回路における
配線レイアウト方法において、基準電位供給線の領域を
前記信号の伝達に用いるための配線領域に合わせ、かつ
該配線領域を配置する配線層とは異なる配線層に配置す
るステップを含むことを特徴とするＬＳＩ論理回路の配
線レイアウト方法。
【請求項５】請求項１記載のＬＳＩ論理回路における
配線レイアウト方法において、前記信号の伝達に用いる
ための配線領域を設定した後、該配線領域の近傍に配線
される他の信号配線は、該配線領域から所定の間隔だけ
離すようにして配線を設定するステップを含むことを特
徴とするＬＳＩ論理回路の配線レイアウト方法。