JPH11224901A

JPH11224901A - 複数電源混在回路、そのレイアウト方法、及びそのレイアウトプログラムを記録したコンピュータ読みとり可能な記録媒体

Info

Publication number: JPH11224901A
Application number: JP10024742A
Authority: JP
Inventors: Takashi Ishikawa; 貴史石川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-02-05
Filing date: 1998-02-05
Publication date: 1999-08-17

Abstract

(57)【要約】【課題】複数電源併用に伴うセル配置の自由度の低下
を回避してレイアウト上のオーバーヘッドを低く抑える
とともに、配線の延長に伴う駆動遅延を回避する。【解決手段】レイアウト構造１０は、高電圧電源ＶＤ
ＤＨをセル７に供給する第１の電源線Ｈ１と、低電圧電
源ＶＤＤＬをセル８に供給する第２の電源線Ｌ１と、第
１と第２の電源線とのほぼ中央に配置されてセルをアー
スする第３の電源線Ｓ１とを備え、各セルに第３の電源
線Ｓ１を接続するとともに、各セルを第３の電源線を基
準に反転させることによって第１の電源線Ｈ１または第
２の電源線Ｌ１を択一的に接続してなるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のセルを連続
して配置してなる回路に複数の電源電圧を接続してなる
複数電源混在回路、そのレイアウト方法及びそのレイア
ウトプログラムを記録したコンピュータ読みとり可能な
記録媒体に関するものである。

【０００２】

【従来の技術】ＣＭＯＳ回路の消費電力を低減化するた
めに、例えば２種類の電源電圧（高電圧電源ＶＤＤＨ、
低電圧電源ＶＤＤＬ）を併用する複数電源混在回路が提
案されている（特願平８−９７０７０号）。従来の複数
電源混在回路としては、各ロウに駆動電圧に応じてセル
を分配して配置し、ロウ毎に各電源電圧を割り振る方式
が提案されている（特願平８−２８２４５４号及び特願
平８−３５１６１１号）。

【０００３】図７は、従来のレイアウト方式を示す図で
ある。このレイアウト方式では、ドレイン電圧として高
い電圧を必要とするＶＤＤＨセルＨＳ（１、２、３…
…）をＶＤＤＨロウＨＲ（１、２、３……）に分配して
配置し、ＶＤＤＨセルＨＳよりも低い電圧で駆動するＶ
ＤＤＬセルＬＳ（１、２、３……）をＶＤＤＬロウＬＲ
（１、２……）に分配して配置し、これらのロウに配置
された各セルの要する駆動電圧に応じた電圧電源を主幹
電源線１〜３に接続された電源線５１〜５３を介して供
給するものである。

【０００４】そして、この従来の方式においては、グラ
ンド用の電源線５１を、各ロウのセルに供給するために
すべてのロウに少なくとも１本接続し、高電圧電源ＶＤ
ＤＨ又は低電圧電源ＶＤＤＬのいずれかを、各ロウに配
置されたセルが要する駆動電圧に応じてそれぞれ接続す
る。

【０００５】この方式によれば、各ロウを駆動電圧毎に
分離しているため、セルのレイアウトは単一電源回路と
基本的に同じとなり、単一電源回路と同様のセル・ライ
ブラリを利用できるという利点がある。

【０００６】しかし、この従来の方式では、駆動電圧が
異なるセル同士を接続しなければならない場合には、異
なるロウ間に配線Ｖ１、Ｖ２、Ｖ３…を配線する必要が
ある。

【０００７】図８は、図７中に示された従来のレベル・
コンバータ５６を拡大して示す図である。従来の方式に
おいては、入力信号のＶＤＤＬ振幅を、ＶＤＤＨ振幅に
増幅して出力するためにレベル・コンバータ５６が必要
となる。このレベル・コンバータとは、低電圧電源にお
けるＶＤＤＬ振幅の入力信号を、高電圧電源におけるＶ
ＤＤＨ振幅に増幅して出力するセルである。

【０００８】そして、レベル・コンバータ５６は、一つ
のセル内においてＶＤＤＨ電源及びＶＤＤＬ電源の両方
が必要となるものであるが、従来の複数電源混在回路で
は、各ロウ内でＶＤＤＨ電源線もしくはＶＤＤＬ電源線
のいずれか一方のみしか接続できないため、例えば、レ
ベル・コンバータ５６をＶＤＤＨ電源が供給されるロウ
ＨＲ１、ＨＲ２に配置し、ＶＤＤＬ電源が供給されるロ
ウＬＲ１、ＬＲ２に配置されたクリップ・セル５４から
配線５５を通じてＶＤＤＬ電源を供給する。

【０００９】

【発明が解決しようとする課題】しかしながら、上記し
た従来の方式では、セルへ供給する電源電圧をロウ単位
で設定しなければならないことから、レイアウトの自由
度が低くなるという問題があった。

【００１０】即ち、図９（ａ）に観念的に図示するよう
に、従来の単一電源回路では、同一のロウ内或いは隣接
するロウ間において、互いに近くに配置できたセルＡ・
Ｂ若しくはＣ・Ｄを、複数電源混在回路では、同図
（ｂ）に示すように、そのセルを駆動する電源電圧に応
じたロウに配置する必要があるため、隣接して配置すべ
きセルを離れた位置に配置せざるを得ない状況が発生
し、レイアウトの際の制約が増大して設計上の自由度が
低下することという問題があった。

【００１１】また、セルを離れた位置に置かなければな
らないことから、図７に示すような、ロウ間においてセ
ル同士を接続する配線Ｖ１、Ｖ２、Ｖ３……が増える傾
向にあり、この配線のためのスペースを確保しなければ
ならずその分のチップ面積が増大するとともに、配線が
延長されることから動作遅延が生じるという問題があっ
た。

【００１２】さらに、従来方式におけるレベル・コンバ
ータのセル内パターンでは、上述したように、クリップ
・セル５４から配線５５を介して供給する必要があるた
め、クリップ・セル５４及び配線５５分の面積が増大し
て、やはりレイアウト上のオーバーヘッド及び動作遅延
が生じるという問題があった。

【００１３】また、この方式のレベル・コンバータで
は、入力信号の反転信号を生成する部分にはＶＤＤＬ電
源を供給しているにも拘わらず、反転信号を生成する部
分も他と同様に、ＶＤＤＨとＶＳＳの電源線の間、即ち
ＶＤＤＨのウェル内に作り込まれているため、動作速度
が遅延するという欠点があった。

【００１４】これに対して、上記方式の改良型として、
図１０に示すような、ロウ内を左右に２つ分割して、こ
れら各々に異なる電源電圧を設定する方式が提案されて
いる（特願平８−３０８１０１号）。

【００１５】詳述すると、ＶＳＳ、ＶＤＤＬ、ＶＤＤＨ
の主幹電源線を一組として一対平行に配線し、これらの
間にロウを配設し、近接して配置すべきセルであって異
なる電源電圧で駆動するもの（ＶＤＤＬセルＬＳ（１〜
４）、ＶＤＤＨセルＨＳ（５〜８）を配置されるロウ２
０１のウェルをその中央で分割する。

【００１６】なお、このロウを分割する方式では、分割
されたロウ２０１の左右それぞれ配設されたセルＬＳと
ＨＳとを相互に接続する場合は、ロウ２０１の外方に配
線された配線２０２を用いる。

【００１７】この方式によれば、上述した方式に比べ、
異なる電源電圧のセルを同一のロウに配置することがで
き、セルの配置の自由度をある程度高くすることができ
る。

【００１８】ところが、この方式では、主幹電源線間に
おいて一つのロウにつき１箇所のみ分割が可能であるこ
とから、その分割箇所が主幹電源線の本数に制限される
こととなり、セルの配置の自由度を十分に向上させるこ
とができなかった。

【００１９】また、異なる電源ではロウを左右に分割す
るためにこれのウェルを分離する必要があるので、ロウ
内での電源の境界には、ウェル分離のための隙間が必要
となり、この隙間分の面積が無駄になり、レイアウト上
のオーバーヘッドが生じるという問題があった。

【００２０】さらに、この方式では、ロウに垂直な配線
を減らせる反面、分割されたロウ間を配線２０２により
相互に接続するための、ロウと平行な配線が増える傾向
があり、これに伴う駆動遅延、及び面積の増大が問題と
なっていた。

【００２１】そこで、本発明は上記事情に鑑みて成され
たものであり、その目的は、複数電源併用に伴うセル配
置の自由度の低下を回避してレイアウト上のオーバーヘ
ッドを低く抑えるとともに、配線の延長に伴う駆動遅延
を回避できる複数電源混在回路、そのレイアウト方法及
びそのレイアウトプログラム記録したコンピュータ読み
とり可能な記録媒体を提案するものである。

【００２２】

【課題を解決するための手段】上記の目的を達成するた
めに本願請求項１に係る発明は、複数のセルを連続して
配置してなる回路に複数の電源電圧を供給する複数電源
混在回路であって、第１の電源電圧をセルに供給する１
本以上の第１の電源線と、前記第１の電源電圧とは異な
る第２の電源電圧をセルに供給する１本以上の第２の電
源線と、第１と第２の電源線との間に配置されて前記複
数のセルをアースする１本以上の第３の電源線とを備
え、前記各セルに第３の電源線を接続するとともに、該
各セルに前記第１の電源線または第２の電源線を択一的
に接続してなるものである。

【００２３】この請求項１に係る発明によれば、第１と
第２の電源線の中央にアース用の第３の電源線を配置し
てこれに各セルを接続するとともに、第１または第２の
電源線を択一的に接続することにより、異なる電源電圧
を要するセルについて第３の電源線を共有することがで
きるため、電源電圧用の配線を省略することができ、そ
の分のチップ面積を縮小してレイアウト上のオーバーヘ
ッドを軽減することができる。

【００２４】また、本願請求項２に係る発明は、請求項
１に記載の複数電源混在回路において、前記第１乃至第
３の電源線が平行に且つ等間隔に配置されるとともに、
前記各セルに前記第１の電源線又は第２の電源線を択一
的に接続するための所定のセルが第３の電源線を基準に
適宜反転させて配置されたものである。

【００２５】なお、ここでいう「反転」には、セルを第
３の電源線上の一点を中心として点対称となるように１
８０度回転させること、或いはセルを第３の電源線を中
心に線対称となるように１８０度回転させること等が含
まれる。

【００２６】この請求項２に係る発明によれば、各セル
に第１の電源線または第２の電源線を容易に択一的に接
続することができるとともに、セルを第３の電源線を基
準に反転させるという構造によって、従来の単一電源回
路のセルパターンを利用して、複数電源混在回路を容易
に設計することができる。

【００２７】本願請求項３に係る発明は、請求項１又は
２に記載の複数電源混在回路において、前記第１の電源
線と、前記第２の電源線と、前記第３の電源線とが、第
１、第３、第２、第３の順番で等間隔に繰り返し配線さ
れてなるものである。

【００２８】この請求項３に係る発明によれば、第１ま
たは第２の電源線を択一的に接続する際、セルを配置す
る自由度を増大させることができ、レイアウトの設計を
容易にすることができる。

【００２９】本願請求項４に係る発明は、複数のセルを
連続して配置してなる回路に複数の電源電圧を供給する
複数電源混在回路のレイアウト方法であって、第１の第
１、第３、第２、第３電源電圧をセルに供給する１本以
上の第１の電源線と、前記第１の電源電圧とは異なる第
２の電源電圧をセルに供給する１本以上の第２の電源線
を配線し、これら第１と第２の電源線とのほぼ中央に、
前記複数のセルをアースする１本以上の第３の電源線を
配線するステップと、前記複数のセルすべてに第１の電
源電圧を供給するものとして第１の電源線と第３の電源
線との間に配置して、各セルについて要する電圧を算出
するステップと、基準となる駆動電圧の範囲を定め、前
記算出結果から該範囲に含まれる駆動電圧を要するセル
を選定するステップと、この選定されたセルを前記第３
の電源線を基準に反転させて、該セルを前記第２の電源
線と前記第３の電源線との間に配置するとともに、該複
数電源混在回路全体の配置を決定するステップとを含む
ものである。

【００３０】この請求項４に係る発明によれば、第１と
第２の電源線のほぼ中央に第３の電源線を配線し、一
旦、単一電源回路として第１の電源線と第３の電源線と
の間にセルを配置して必要な電圧を算出した後、所定の
セルを選定してこれを複数電源混在回路として配置し直
すものであるため、従来の単一電源回路用のセルライブ
ラリを利用して、容易に複数電圧混在回路のレイアウト
を設計することができる。

【００３１】本願請求項５に係る発明は、複数のセルを
連続して配置してなる回路に複数の電源電圧を供給する
複数電源混在回路のレイアウトプログラムを記録したコ
ンピュータ読みとり可能な記録媒体であって、第１の電
源電圧をセルに供給する１本以上の第１の電源線と、前
記第１の電源電圧とは異なる第２の電源電圧をセルに供
給する１本以上の第２の電源線を配線し、これら第１と
第２の電源線とのほぼ中央に、前記複数のセルをアース
する１本以上の第３の電源線を配線するステップと、前
記複数のセルすべてに第１の電源電圧を供給するものと
して第１の電源線と第３の電源線との間に配置して各セ
ルについて要する電圧を算出するステップと、基準とな
る駆動電圧の範囲を定め、前記算出結果から該範囲に含
まれる駆動電圧を要するセルを選定するステップと、こ
の選定されたセルを前記第３の電源線を基準に反転させ
て、該セルを前記第２の電源線と前記第３の電源線との
間に配置するとともに、該複数電源混在回路全体の配置
を決定するステップとを含むものである。

【００３２】この請求項５に係る発明によれば、従来の
単一電源回路として配置したセルを所定の基準により選
定し、これを第３の電源線を基準に反転させることによ
り、複数電源混在回路として設計するという有用なレイ
アウトプログラムを記録媒体に記録するものであるた
め、かかるプログラムの保存、運搬、実行等を容易なも
のとし、複数電源混在回路のレイアウト設計を簡便且つ
迅速なものとすることができる。

【００３３】

【発明の実施の形態】第１の実施形態図１は、本発明の複数電源混在回路の一実施形態を表し
た図である。同図において、複数電源混在回路１０は、
連続して配置される複数のセル７及び８に複数の電源電
圧を接続してなるものである。なお、本実施形態におい
ては、複数電源電圧は第１及び第２の２種類からなり、
第１の電源電圧は、第２の電源電圧よりも高く設定され
ており、また、セル７はセル８よりも高い電圧で駆動す
るものである。

【００３４】かかる複数電源混在回路１０は、第１の電
源電圧を各ロウのセル７に供給する第１の電源線Ｈ１〜
Ｈ４と、第２の電源電圧を各ロウのセルに供給する第２
の電源線Ｌ１〜Ｌ４と、これらの第１と第２の電源線と
のほぼ中央に配置されてセル７、８をアースする第３の
電源線Ｓ１〜Ｓ４とを有している。すべてのセル７、８
には第３の電源線Ｓ１〜Ｓ４が接続されているととも
に、各セル７、８には、第１の電源線Ｈ１〜Ｈ４または
第２の電源線Ｌ１〜Ｌ４が択一的に接続されている。

【００３５】詳しくは、第１の電源電圧（ＶＤＤＨ）は
主幹電源線１を介して、これに直交するように配線され
た第１の電源線Ｈ１〜Ｈ４より各ロウに配置されたセル
７に供給され、また、第２の電源電圧（ＶＤＤＬ）は主
幹電源線２を介して、これに直交するように配線された
第２の電源線Ｌ１〜Ｌ４より各ロウに配置されたセル８
に供給される。さらに、各セルのアースは主幹電源線３
に接続された電源線Ｓ１〜Ｓ４により行われる。

【００３６】なお、これらの各電源線（Ｈ、Ｌ、Ｓ）は
チップの構造に応じて自由な態様で配線することができ
るが、特に本実施形態においては、これらの各電源線
は、各ロウ４１〜４４毎にそれぞれ一本ずつ、平行に且
つ等間隔に配線されている。

【００３７】図２は、複数電源混在回路１０に配設され
る上記セル７（８）のセル内パターンの一例である。な
お、同図に示すパターンは２入力ＮＡＮＤゲートの例で
ある。また、このセル７（８）は周知の半導体集積回路
のセルと同様に複数層を積層することにより構成され、
ドレイン用のＶＤＤ配線７１とソース用のＶＳＳ配線７
２を有するものであり、従来の単一電源用のセルと同様
のものである。

【００３８】すなわち、本実施形態では、図２に示すよ
うなセルを、第１の電源線Ｈ１〜Ｈ４及び第３の電源線
Ｓ１〜Ｓ４を跨る位置に配置することにより、セル内の
ＶＤＤ配線７１に第１の電源電圧であるＶＤＤＨ電源を
供給し、高い電圧で駆動するＶＤＤＨセル７として使用
するとともに、これを反転させたパターンを、図１の第
２の電源線Ｌ１〜Ｌ４及び第３の電源線Ｓ１〜Ｓ４を跨
る位置に配置することにより、セル内のＶＤＤ配線７１
に第２の電源電圧であるＶＤＤＬ電源を供給し、低い電
圧で駆動するＶＤＤＬセル８として使用することができ
る。

【００３９】このセルの反転の態様としては図３に示す
ものがある。すなわち、図３（ａ）に示すように、セル
を第３の電源線上の一点Ｐを中心として点対称となるよ
うに１８０度回転させること、或いは図３（ｂ）に示す
ように、セルを第３の電源線Ｓ１〜Ｓ４を中心に線対称
となるように１８０度回転させること等が含まれる他、
図３（ｃ）に示すように、セルを構成する各層７ａ〜７
ｄを、これらの上下の順が変わらないように、各々第３
の電源線Ｓ１〜Ｓ４を基準に線対称的に反転させて各層
８ａ〜８ｄとすること等がある。

【００４０】なお、このセルの反転は、セルの配置の際
に行う他、予め反転させたパターンをＶＤＤＬ用に作成
しておくこともできる。

【００４１】図４は、本実施形態で用いるレベル・コン
バータ９のセル内パターンの一例を示すものである。こ
のレベル・コンバータ９は、第２の電源電圧におけるＶ
ＤＤＬ振幅の入力信号を、第１の電源電圧におけるＶＤ
ＤＨ振幅に増幅して出力するセルであり、セル内部では
第１電源電圧であるＶＤＤＨ及び第２の電源電圧である
ＶＤＤＬの両方の電源を必要とする。そして、本実施形
態におけるレベル・コンバータ９は、各ロウの電源線Ｈ
１〜Ｈ４、Ｓ１〜Ｓ４及びＬ１〜Ｌ４に跨るように配置
される。

【００４２】このような第１の実施形態によれば、以下
のような作用効果を期待することができる。

【００４３】すなわち、各ロウ毎において、高電圧電源
及び低電圧電源の２種類の電源電圧を要するセルについ
てグランド用の電源線Ｓ１〜Ｓ４を共有することができ
るため、電源電圧用の配線を省略することができ、その
分のチップ面積を縮小してレイアウト上のオーバーヘッ
ドを軽減することができる。

【００４４】また、本実施形態では、第１乃至第３の電
源線Ｈ、Ｓ、Ｌを平行に且つ等間隔に配置するととも
に、セルを第３の電源線Ｓ１〜Ｓ４を基準に適宜反転さ
せるため、各ロウに異なる駆動電源のセル即ちＶＤＤＨ
セル、ＶＤＤＬセル、レベル・コンバータのいずれも配
置することが可能であり、配線の自由度が高い。その結
果、従来の単一電源回路のセルパターンを利用して、複
数電源混在回路を容易に設計することができる。

【００４５】なお、このセルの反転を、セルを構成する
各層をこれらの上下の順が変わらないように、各々前記
第３の電源線を基準に線対称的に反転させるようにすれ
ば、各層のセルパターンを設計し直す必要がなく、従来
のセルパターンを利用して容易に複数電源混在回路のレ
イアウト設計をすることができる。

【００４６】また、本実施形態では、図４のようなレベ
ル・コンバータを、ＶＤＤＨ、ＶＳＳ、ＶＤＤＬの電源
線すなわちＨ１〜Ｈ４、Ｓ１〜Ｓ４及びＬ１〜Ｌ４を跨
る位置に配置することにより、セル内に第１の電源電圧
であるＶＤＤＨ及び第２の電源電圧であるＶＤＤＬ電源
を供給することが可能である。従って、従来のように他
の電圧を導入するためのクリップ・セルや配線が不要と
なり、その分のチップ面積を縮小することができるとと
もに、動作遅延を低減することができる。

【００４７】さらに、入力信号の反転を生成する部分
が、ＶＤＤＬとＶＳＳの電源線の間、即ちＶＤＤＬのウ
ェル内にあるため、レベル・コンバータ内部で本来ＶＤ
ＤＬのウェル内に作り込むべき部分は、ＶＤＤＬウェル
内に作り込むことが可能なため、レベル・コンバータの
遅延時間は従来方式に比べて短くなる。

【００４８】図５は、本発明に係る複数電源混在回路の
レイアウト方法の一実施形態を表すフローチャートであ
る。この方法によれば、上述した実施形態における複数
電源混在回路１０（図１）のレイアウト設計を容易に行
うことができる。

【００４９】先ず第１のステップとして、ＶＤＤＨ、Ｖ
ＤＤＬ、ＶＳＳの電源線すなわち第１ないし第３の電源
線（図１におけるＨ１〜Ｈ４、Ｌ１〜Ｌ４、Ｓ１〜Ｓ
４）を配線する（図５中Ｓ１０１）。具体的には、第１
の電源線Ｈ１〜Ｈ４と、第２の電源線Ｌ１〜Ｌ４を配線
し、これらのほぼ中央に、第３の電源線Ｓ１〜Ｓ４を配
線するとともに、これらの電源線を平行に且つ等間隔に
配置する。

【００５０】第２のステップとして、セルすべてに第１
の電源電圧ＶＤＤＨを供給するものとして、第１の電源
線Ｈ１〜Ｈ４と第３の電源線Ｓ１〜Ｓ４との間に配置す
る（Ｓ１０２）とともに、単一電源として各セルについ
て要する電圧を算出する（Ｓ１０３）。

【００５１】第３のステップとして、基準となる電圧の
範囲を定めるとともに（Ｓ１０４）、第２のステップに
よる算出結果から範囲に含まれる電圧を要するセルを選
定する（Ｓ１０５）。本実施形態では、一定の電圧を決
定し、これよりも低い駆動電圧を要するセルを選定す
る。また、このとき該当するセルがない場合は、Ｓ１０
４に戻って、基準電圧を変えてセルの選定をし直す（Ｓ
１０６）。

【００５２】なお、第２のステップにおいてセルすべて
にＶＤＤＬ電源電圧を供給するものとした場合は、一定
の電圧よりも高い駆動電圧を要するセルを選定すること
となる。

【００５３】第４のステップとして、第３のステップで
選定されたセルを第３の電源線を基準に反転させて、セ
ルを第２の電源線と第３の電源線との間に配置する（Ｓ
１０７）とともに、回路全体の配置を決定する（Ｓ１０
８）。このとき、選定されたセルの反転は、第３の電源
線上の一点を中心として点対称となるように１８０度回
転させること、或いはセルを第３の電源線を中心に線対
称となるように１８０度回転させること等が含まれる
他、セルを構成する各層を、これらの上下の順が変わら
ないように、第３の電源線を基準に線対称に反転させて
配置するものとすることもできる。

【００５４】このようなレイアウト方法によれば、従来
の単一電源回路用のセルライブラリを利用して、容易に
複数電圧混在回路のレイアウトを設計することができ
る。

【００５５】なお、上記各ステップからなるレイアウト
方法は、所定のコンピュータプログラム言語によって表
現したレイアウトプログラムとして、例えばメモリ装
置、磁気ディスク装置、光ディスク装置等のコンピュー
タ読みとり可能な記録媒体に記録することができる。

【００５６】このように記録媒体に記録されたレイアウ
トプログラムによれば、このプログラムの保存、運搬等
を容易なものとするとともに、プログラムを実行してコ
ンピュータを制御することにより複数電源混在回路のレ
イアウト方法を簡便且つ迅速に実現することができる。

【００５７】第２の実施形態図６は、本発明の複数電源
混在回路の別の一実施形態を示した図である。本実施形
態の複数電源混在回路２０では、第１の電源線Ｈ１〜Ｈ
４と、第２の電源線Ｌ１〜Ｌ４と、第３の電源線Ｓ１〜
Ｓ４とが、例えば、Ｈ１、Ｓ１、Ｌ１、Ｓ１１というよ
うに、第１、第３、第２、第３の順番で等間隔に繰り返
し配線されてなる。

【００５８】この場合において、セル内パターンは、前
述した実施形態で説明したものが使用できる。ただし、
本実施形態では、ＶＤＤＨセルをＶＤＤＨ電源線及びＶ
ＳＳ電源線を跨る位置に配置する際に、セルパターンを
１８０度回転或いは上下反転させることにより、ＶＤＤ
Ｈ電源線の両側を走るＶＳＳ電源線のうち、いずれも使
用可能である。さらに、レベル・コンバータについて
も、セル・パターンを１８０度回転或いは上下反転させ
ることにより、ＶＤＤＨ、ＶＳＳ、ＶＤＤＬの順で電源
線が並ぶ位置にも、ＶＤＤＬ、ＶＳＳ、ＶＤＤＨの順で
電源線が並ぶ位置にも配線可能である。このように本実
施形態では、前述の実施形態に比べて配置の自由度が高
くなるため、より多くのセルが配置可能となる。

【００５９】

【発明の効果】以上説明したように、本発明の複数電源
混在回路、そのレイアウト方法及びそのレイアウトプロ
グラムを記録したコンピュータ読みとり可能な記録媒体
によれば、複数電源併用に伴うセル配置の自由度の低減
を防止することにより、レイアウト上のオーバーヘッド
を低く抑えることができる。

【００６０】また、セル配置の自由度を増すことによっ
て、配線が延長されるのを低減することができ、その結
果チップ面積の縮小化及び駆動遅延の回避を実現するこ
とができる。

【００６１】さらには、従来の単一電源回路で蓄積され
たセル・パターンのライブラリを有効に活用することが
可能となり、複数電源混在回路のレイアウト設計を容易
且つ迅速に行うことができる。

【図面の簡単な説明】

【図１】本発明の第１若しくは第２の実施形態に係る複
数電源混在回路のレイアウト構造を示す図である。

【図２】第１若しくは第２の実施形態に用いるセルを示
す図である。

【図３】第１の実施形態におけるセルの反転の形態を例
示する図である。

【図４】第１及び第２の実施形態で用いられるレベル・
コンバータを示す図である。

【図５】第１の実施形態に係る複数電源混在回路のレイ
アウト方法を示すフローチャートである。

【図６】本発明の第２の実施形態に係る複数電源混在回
路のレイアウト構造を示す図である。

【図７】従来の複数電源混在回路のレイアウト構造を示
す図である。

【図８】従来の複数電源混在回路のレイアウト構造で用
いられるレベル・コンバータを示す図である。

【図９】従来の複数電源混在回路のレイアウト構造にお
ける問題点を模式的に表した図である。

【図１０】従来の複数電源混在回路の他のレイアウト構
造を示す図である。

【符号の説明】

１主幹電源線（ＶＤＤＨ）２主幹電源線（ＶＤＤＬ）３主幹電源線（ＶＳＳ）４１，４２，４３，４４ロウ７ＶＤＤＨセル８ＶＤＤＬセル９レベル・コンバータ１０，２０レイアウト構造Ｈ１〜Ｈ４ＶＤＤＨ電源線（第１の電源線）Ｌ１〜Ｌ４ＶＤＤＬ電源線（第２の電源線）Ｓ１〜Ｓ５ＶＳＳ電源線（第３の電源線）ＶＤＤＨ高電圧電源ＶＤＤＬ低電圧電源ＶＳＳグランド電源

Claims

【特許請求の範囲】

【請求項１】複数のセルを連続して配置してなる回路に
複数の電源電圧を供給する複数電源混在回路であって、第１の電源電圧をセルに供給する１本以上の第１の電源
線と、前記第１の電源電圧とは異なる第２の電源電圧をセルに
供給する１本以上の第２の電源線と、第１と第２の電源線との間に配置されて前記複数のセル
をアースする１本以上の第３の電源線とを備え、前記各セルに第３の電源線を接続するとともに、該各セ
ルに前記第１の電源線または第２の電源線を択一的に接
続してなることを特徴とする複数電源混在回路。
【請求項２】請求項１に記載の複数電源混在回路におい
て、前記第１乃至第３の電源線が平行に且つ等間隔に配
置されるとともに、前記各セルに前記第１の電源線又は
第２の電源線を択一的に接続するための所定のセルが該
第３の電源線を基準に適宜反転させて配置されたことを
特徴とする複数電源混在回路。
【請求項３】請求項１又は２に記載の複数電源混在回路
において、前記第１の電源線と、前記第２の電源線と、
前記第３の電源線とが、第１、第３、第２、第３の順番
で等間隔に繰り返し配線されてなることを特徴とする複
数電源混在回路。
【請求項４】複数のセルを連続して配置してなる回路に
複数の電源電圧を供給する複数電源混在回路のレイアウ
ト方法であって、第１の電源電圧をセルに供給する１本以上の第１の電源
線と、前記第１の電源電圧とは異なる第２の電源電圧を
セルに供給する１本以上の第２の電源線を配線し、これ
ら第１と第２の電源線とのほぼ中央に、前記複数のセル
をアースする１本以上の第３の電源線を配線するステッ
プと、前記複数のセルすべてに第１の電源電圧を供給するもの
として第１の電源線と第３の電源線との間に配置して、
各セルについて要する電圧を算出するステップと、基準となる駆動電圧の範囲を定め、前記算出結果から該
範囲に含まれる駆動電圧を要するセルを選定するステッ
プと、この選定されたセルを前記第３の電源線を基準に反転さ
せて、該セルを前記第２の電源線と前記第３の電源線と
の間に配置するとともに、該複数電源混在回路全体の配
置を決定するステップと、を含むことを特徴とする複数電源混在回路のレイアウト
方法。
【請求項５】複数のセルを連続して配置してなる回路に
複数の電源電圧を供給する複数電源混在回路のレイアウ
トプログラムを記録したコンピュータ読みとり可能な記
録媒体であって、第１の電源電圧をセルに供給する１本以上の第１の電源
線と、前記第１の電源電圧とは異なる第２の電源電圧を
セルに供給する１本以上の第２の電源線を配線し、これ
ら第１と第２の電源線とのほぼ中央に、前記複数のセル
をアースする１本以上の第３の電源線を配線するステッ
プと、前記複数のセルすべてに第１の電源電圧を供給するもの
として第１の電源線と第３の電源線との間に配置して各
セルについて要する電圧を算出するステップと、基準となる駆動電圧の範囲を定め、前記算出結果から該
範囲に含まれる駆動電圧を要するセルを選定するステッ
プと、この選定されたセルを前記第３の電源線を基準に反転さ
せて、該セルを前記第２の電源線と前記第３の電源線と
の間に配置するとともに、該複数電源混在回路全体の配
置を決定するステップと、を含むことを特徴とする複数電源混在回路のレイアウト
プログラムを記録したコンピュータ読みとり可能な記録
媒体。