JP2000011027A - 設計支援方法及び装置 - Google Patents
設計支援方法及び装置Info
- Publication number
- JP2000011027A JP2000011027A JP10177368A JP17736898A JP2000011027A JP 2000011027 A JP2000011027 A JP 2000011027A JP 10177368 A JP10177368 A JP 10177368A JP 17736898 A JP17736898 A JP 17736898A JP 2000011027 A JP2000011027 A JP 2000011027A
- Authority
- JP
- Japan
- Prior art keywords
- limit value
- electromigration
- hot carrier
- frequency
- carrier effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 複数の検証対象、例えば、エレクトロマイグ
レーションと、ホットキャリア効果を個々に検証するこ
とによる設計作業の煩雑化を軽減する設計支援方法を提
供することにある。 【解決手段】 各検証対象に関する制限値を個別に用意
する一方、これら制限値を合成することによって得られ
る合成制限値を使用して、全検証対象に対する信頼性検
証を行う。具体的には、検証対象として、エレクトロマ
イグレーションとホットキャリア効果に適用して、これ
らエレクトロマイグレーションとホットキャリア効果に
対する周波数制限値を同時的に検証できる。
レーションと、ホットキャリア効果を個々に検証するこ
とによる設計作業の煩雑化を軽減する設計支援方法を提
供することにある。 【解決手段】 各検証対象に関する制限値を個別に用意
する一方、これら制限値を合成することによって得られ
る合成制限値を使用して、全検証対象に対する信頼性検
証を行う。具体的には、検証対象として、エレクトロマ
イグレーションとホットキャリア効果に適用して、これ
らエレクトロマイグレーションとホットキャリア効果に
対する周波数制限値を同時的に検証できる。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータを使
用した設計支援方法及び装置に関し、特に、半導体集積
回路における信頼性を検証する設計支援方法及び装置に
関する。
用した設計支援方法及び装置に関し、特に、半導体集積
回路における信頼性を検証する設計支援方法及び装置に
関する。
【０００２】
【従来の技術】一般に、この種の設計支援方法は、半導
体集積回路の設計、及び、合成等に広く使用されてお
り、更に、半導体集積回路の設計情報から半導体集積回
路の信頼性を検証するためにも用いられている。
体集積回路の設計、及び、合成等に広く使用されてお
り、更に、半導体集積回路の設計情報から半導体集積回
路の信頼性を検証するためにも用いられている。
【０００３】この種、半導体集積回路の信頼性を検証す
る方法には、半導体集積回路のエレクトロマイグレーシ
ョンを検証の対象とする場合と、半導体集積回路のホッ
トキャリア効果を検証の対象とする場合とがある。ここ
で、エレクトロマイグレーションは、薄膜導体に対して
高い電流密度を持つ電流を通電した場合に、生じる現象
であり、このエレクトロマイグレーションによって、配
線パターンに空洞が発生し、断線、或いは、パターン間
の短絡等が生じる。他方、ホットキャリア効果は、高い
電界が印加された場合に、酸化膜中にホットキャリアが
注入、捕獲される現象であり、ホットキャリア効果が生
じると、トランジスタの閾値電圧の変動、或いは、コン
ダクタンスの劣化をもたらす。
る方法には、半導体集積回路のエレクトロマイグレーシ
ョンを検証の対象とする場合と、半導体集積回路のホッ
トキャリア効果を検証の対象とする場合とがある。ここ
で、エレクトロマイグレーションは、薄膜導体に対して
高い電流密度を持つ電流を通電した場合に、生じる現象
であり、このエレクトロマイグレーションによって、配
線パターンに空洞が発生し、断線、或いは、パターン間
の短絡等が生じる。他方、ホットキャリア効果は、高い
電界が印加された場合に、酸化膜中にホットキャリアが
注入、捕獲される現象であり、ホットキャリア効果が生
じると、トランジスタの閾値電圧の変動、或いは、コン
ダクタンスの劣化をもたらす。
【０００４】したがって、これらエレクトロマイグレー
ション及びホットキャリア効果は、半導体集積回路の設
計の際、厳密にチェック、検証されなければならない。
ション及びホットキャリア効果は、半導体集積回路の設
計の際、厳密にチェック、検証されなければならない。
【０００５】従来、エレクトロマイグレーションを検証
の対象とし、このエレクトロマイグレーションが問題と
なる可能性のある部分を検出する方法として、特開平９
−２９３７６５号公報（以下、文献１と呼ぶ）に記載さ
れた検証方法がある。文献１に記載された検証方法で
は、配線等の検証対象に流れる電流のピーク電流密度が
エレクトロマイグレーションの設計仕様であるピーク電
流密度の制限値を満たしているか否かを検証している。
の対象とし、このエレクトロマイグレーションが問題と
なる可能性のある部分を検出する方法として、特開平９
−２９３７６５号公報（以下、文献１と呼ぶ）に記載さ
れた検証方法がある。文献１に記載された検証方法で
は、配線等の検証対象に流れる電流のピーク電流密度が
エレクトロマイグレーションの設計仕様であるピーク電
流密度の制限値を満たしているか否かを検証している。
【０００６】他方、ホットキャリア効果を検証の対象と
する方法として、特開平９−２９２４３６号公報（以
下、文献２と呼ぶ）、及び、特開平９−３３０３４４号
公報（以下、文献３と呼ぶ）に記載された方法がある。
このうち、文献２には、ホットキャリアによるトランジ
スタの劣化を推定し、所望の寿命までタイミングに関す
る信頼性を保証する方法が開示されており、また、文献
３には、各セルの出力負荷を算出し、算出された出力負
荷と、各セルの信頼性情報とに基づき、各セルのホット
キャリアによるトランジスタ寿命を算出して、基準値と
比較し、各セルの信頼性を検証する方法が開示されてい
る。
する方法として、特開平９−２９２４３６号公報（以
下、文献２と呼ぶ）、及び、特開平９−３３０３４４号
公報（以下、文献３と呼ぶ）に記載された方法がある。
このうち、文献２には、ホットキャリアによるトランジ
スタの劣化を推定し、所望の寿命までタイミングに関す
る信頼性を保証する方法が開示されており、また、文献
３には、各セルの出力負荷を算出し、算出された出力負
荷と、各セルの信頼性情報とに基づき、各セルのホット
キャリアによるトランジスタ寿命を算出して、基準値と
比較し、各セルの信頼性を検証する方法が開示されてい
る。
【０００７】
【発明が解決しようとする課題】従来、上記したエレク
トロマイグレーション基準値の検証と、ホットキャリア
効果基準値の検証とが、別々に実行されているのが、実
状である。具体的に言えば、通常、エレクトロマイグレ
ーション基準値は配線を流れる電流値の制限値であり、
ホットキャリア効果の基準値はＮチャンネルトランジス
タのゲート酸化膜における劣化量の制限値で与えられて
いる。
トロマイグレーション基準値の検証と、ホットキャリア
効果基準値の検証とが、別々に実行されているのが、実
状である。具体的に言えば、通常、エレクトロマイグレ
ーション基準値は配線を流れる電流値の制限値であり、
ホットキャリア効果の基準値はＮチャンネルトランジス
タのゲート酸化膜における劣化量の制限値で与えられて
いる。
【０００８】これらエレクトロマイグレーション基準値
及びホットキャリア効果の基準値は、互いに異なる対象
に関するものであり、且つ、互いに異なる値を有してい
る。したがって、従来、これらの基準値は、それぞれ全
く異なる形式の制限値パラメータに変換されると共に、
それぞれ全く異なる信頼性検証手法により、検証行され
ているのが、現状である。
及びホットキャリア効果の基準値は、互いに異なる対象
に関するものであり、且つ、互いに異なる値を有してい
る。したがって、従来、これらの基準値は、それぞれ全
く異なる形式の制限値パラメータに変換されると共に、
それぞれ全く異なる信頼性検証手法により、検証行され
ているのが、現状である。
【０００９】したがって、従来における検証方法では、
エレクトロマイグレーション基準値、及び、ホットキャ
リア効果基準値を別々に２回に分けて、個別に検証しな
ければならない。また、それぞれ２つの検証結果が得ら
れるため、検証エラーを設計にフィードバックする際に
それぞれ２つの検証結果を参照する必要があるため、設
計作業が複雑になると言う欠点がある。
エレクトロマイグレーション基準値、及び、ホットキャ
リア効果基準値を別々に２回に分けて、個別に検証しな
ければならない。また、それぞれ２つの検証結果が得ら
れるため、検証エラーを設計にフィードバックする際に
それぞれ２つの検証結果を参照する必要があるため、設
計作業が複雑になると言う欠点がある。
【００１０】より具体的に言えば、双方の設計基準は全
く別の制限値を示すものであるが、どちらか１方にでも
検証エラーがある場合は回路を修正する必要があるた
め、信頼性検証を２回実行することは設計作業上の大き
な欠点となってしまう。
く別の制限値を示すものであるが、どちらか１方にでも
検証エラーがある場合は回路を修正する必要があるた
め、信頼性検証を２回実行することは設計作業上の大き
な欠点となってしまう。
【００１１】
【課題を解決するための手段】本発明の目的は、複数の
検証対象を複数回に分けることなく、信頼性の検証がで
きる設計支援方法及び装置を提供することである。
検証対象を複数回に分けることなく、信頼性の検証がで
きる設計支援方法及び装置を提供することである。
【００１２】本発明の他の目的は、複数の検証対象を同
時的に検証できる論理合成ツールを提供することであ
る。
時的に検証できる論理合成ツールを提供することであ
る。
【００１３】本発明の一態様によれば、論理レベルであ
らわされた回路における信頼性をコンピュータを用いて
検証する設計支援方法において、前記回路の信頼性を検
証するための第１及び第２の検証因子を選択するステッ
プと、前記第１及び第２の検証因子に関連した第１及び
第２の制限値をそれぞれ設定するステップと、前記第１
及び第２の制限値に基づいて、第１及び第２の検証因子
に共通な合成制限値を設定するステップと、前記合成制
限値を用いて、前記論理レベルであらわされた回路の信
頼性を検証するステップとを有することを特徴とする設
計支援方法が得られる。
らわされた回路における信頼性をコンピュータを用いて
検証する設計支援方法において、前記回路の信頼性を検
証するための第１及び第２の検証因子を選択するステッ
プと、前記第１及び第２の検証因子に関連した第１及び
第２の制限値をそれぞれ設定するステップと、前記第１
及び第２の制限値に基づいて、第１及び第２の検証因子
に共通な合成制限値を設定するステップと、前記合成制
限値を用いて、前記論理レベルであらわされた回路の信
頼性を検証するステップとを有することを特徴とする設
計支援方法が得られる。
【００１４】本発明の他の態様によれば、論理レベルで
あらわされた回路をコンピュータを用いて合成する論理
合成ツールにおいて、予め定められた第１及び第２の因
子に関連した第１及び第２の制限値を保持したテーブル
と、前記第１及び第２の制限値から得られた合成制限値
を保持したテーブルと、前記合成制限値を用いて、前記
論理レベルであらわされた回路を検証、合成するための
手段とを有することを特徴とする論理合成ツールが得ら
れる。
あらわされた回路をコンピュータを用いて合成する論理
合成ツールにおいて、予め定められた第１及び第２の因
子に関連した第１及び第２の制限値を保持したテーブル
と、前記第１及び第２の制限値から得られた合成制限値
を保持したテーブルと、前記合成制限値を用いて、前記
論理レベルであらわされた回路を検証、合成するための
手段とを有することを特徴とする論理合成ツールが得ら
れる。
【００１５】本発明の更に他の態様によれば、配線及び
バッファを挿入するレイアウトツールにおいて、互いに
異なる因子に関する制限値を格納したテーブルと、互い
に異なる制限値に基づいて算出された合成制限値を格納
したテーブルと、合成制限値に基づいて、前記配線及び
バッファを挿入する手段とを備えたことを特徴とするレ
イアウトツールが得られる。
バッファを挿入するレイアウトツールにおいて、互いに
異なる因子に関する制限値を格納したテーブルと、互い
に異なる制限値に基づいて算出された合成制限値を格納
したテーブルと、合成制限値に基づいて、前記配線及び
バッファを挿入する手段とを備えたことを特徴とするレ
イアウトツールが得られる。
【００１６】本発明の別の態様によれば、論理レベルで
あらわされた回路を設計、検証する際に使用される記憶
媒体において、前記設計、検証に使用される複数の因子
に関連するテーブルと、これら複数の因子を合成するた
めの手順を格納した手段とを有することを特徴とする記
録媒体が得られる。
あらわされた回路を設計、検証する際に使用される記憶
媒体において、前記設計、検証に使用される複数の因子
に関連するテーブルと、これら複数の因子を合成するた
めの手順を格納した手段とを有することを特徴とする記
録媒体が得られる。
【００１７】
【発明の実施の形態】以下、図面を参照して、本発明を
説明する。
説明する。
【００１８】図１を参照して、本発明の一実施の形態に
係る設計支援方法、即ち、検証方法を説明する。ここ
で、まず、本発明に係る検証方法は、信頼性検証ツール
として使用されるものとする。また、本発明に係る信頼
性ツールは、論理合成ツールの一部に、サブルーチンの
形で組み込まれても良い。論理合成ツールに組み込まれ
た場合、ＲＴＬ（register transfer level）で記述
されたネットリストから、論理合成し、ゲートレベルの
ネットリストを作成した後、各種の制約を加えることに
よって、論理合成結果を検証する際に、本発明の検証方
法が使用されることになる。具体的には、論理合成ツー
ルにおいては、この制約条件を付けた結果に基づいて、
レポートファイルが作成され、このレポートファイルに
したがって、論理の再合成等が行われたり、或いは、負
荷の調整等が行われる。
係る設計支援方法、即ち、検証方法を説明する。ここ
で、まず、本発明に係る検証方法は、信頼性検証ツール
として使用されるものとする。また、本発明に係る信頼
性ツールは、論理合成ツールの一部に、サブルーチンの
形で組み込まれても良い。論理合成ツールに組み込まれ
た場合、ＲＴＬ（register transfer level）で記述
されたネットリストから、論理合成し、ゲートレベルの
ネットリストを作成した後、各種の制約を加えることに
よって、論理合成結果を検証する際に、本発明の検証方
法が使用されることになる。具体的には、論理合成ツー
ルにおいては、この制約条件を付けた結果に基づいて、
レポートファイルが作成され、このレポートファイルに
したがって、論理の再合成等が行われたり、或いは、負
荷の調整等が行われる。
【００１９】更に、本発明に係る検証方法は、ＤＲＣ
（design rule check）、レイアウトツール等におい
ても、同様に使用可能であり、いずれにしても、一連の
論理合成処理等の一部において、サブルーチン的に実行
される。
（design rule check）、レイアウトツール等におい
ても、同様に使用可能であり、いずれにしても、一連の
論理合成処理等の一部において、サブルーチン的に実行
される。
【００２０】本発明では、制約条件を定める検証の対象
として、エレクトロマイグレーション及びホットキャリ
ア効果を選定する。これらエレクトロンマイグレーショ
ン及びホットキャリア効果は、論理合成された回路の寿
命を検証するのに使用され、検証の際、論理合成された
回路が、これらの基準値に違反していないかどうか、即
ち、これら基準値に対応した寿命を保証できるか否かが
検証される。
として、エレクトロマイグレーション及びホットキャリ
ア効果を選定する。これらエレクトロンマイグレーショ
ン及びホットキャリア効果は、論理合成された回路の寿
命を検証するのに使用され、検証の際、論理合成された
回路が、これらの基準値に違反していないかどうか、即
ち、これら基準値に対応した寿命を保証できるか否かが
検証される。
【００２１】次に、本発明の理解を容易にするために、
エレクトロマイグレーション及びホットキャリア効果
と、ＭＯＳトランジスタ等の素子における経年変化との
関係について説明する。エレクトロマイグレーション及
びホットキャリア効果による素子の経年変化は、負荷に
対する周波数特性の劣化となってあらわれ、且つ、この
周波数の劣化は、素子に与えられる信号波形の立ち上が
り、及び、立ち下がりにおける波形のなまりによって決
定される。換言すれば、信号波形の立ち上がり及び立ち
下がりは、経年変化により緩やかになり、これによっ
て、周波数特性は、劣化していく。
エレクトロマイグレーション及びホットキャリア効果
と、ＭＯＳトランジスタ等の素子における経年変化との
関係について説明する。エレクトロマイグレーション及
びホットキャリア効果による素子の経年変化は、負荷に
対する周波数特性の劣化となってあらわれ、且つ、この
周波数の劣化は、素子に与えられる信号波形の立ち上が
り、及び、立ち下がりにおける波形のなまりによって決
定される。換言すれば、信号波形の立ち上がり及び立ち
下がりは、経年変化により緩やかになり、これによっ
て、周波数特性は、劣化していく。
【００２２】次に、本発明の理解を容易にするために、
エレクトロマイグレーション及びホットキャリア効果に
ついて説明する。エレクトロマイグレーションとは、配
線を流れる電流によって配線が劣化を受けて、高抵抗化
または断線する現象である。ホットキャリア効果とは、
ＭＯＳトランジスタ等の素子を流れる電流によって素子
が劣化を受けて、周波数特性が悪化する現象である。こ
れら配線および素子を流れる電流は、素子に与えられる
信号波形の立ち上がり、及び、立ち下がりにおける波形
なまりと、素子の出力における負荷容量と、これらの入
出力信号の周波数によって決定される。
エレクトロマイグレーション及びホットキャリア効果に
ついて説明する。エレクトロマイグレーションとは、配
線を流れる電流によって配線が劣化を受けて、高抵抗化
または断線する現象である。ホットキャリア効果とは、
ＭＯＳトランジスタ等の素子を流れる電流によって素子
が劣化を受けて、周波数特性が悪化する現象である。こ
れら配線および素子を流れる電流は、素子に与えられる
信号波形の立ち上がり、及び、立ち下がりにおける波形
なまりと、素子の出力における負荷容量と、これらの入
出力信号の周波数によって決定される。
【００２３】上記したエレクトロマイグレーション及び
ホットキャリア効果に対して、先ず、エレクトロンマイ
グレーション基準値及びホットキャリア効果基準値を設
定する。これら基準値は、経年変化後においても、所望
の特性を実現できる制限値を示している。ここで、エレ
クトロンマイグレーション基準値は、配線に流れる電流
値の制限値に依存しており、エレクトロマイグレーショ
ンによって発生する電流によって決定される時間関数に
よってあらわされている。この場合、エレクトロマイグ
レーション基準値を定める電流値は、配線等に流れる電
流の平均電流密度であっても良いし、ピーク電流密度で
あっても良い。
ホットキャリア効果に対して、先ず、エレクトロンマイ
グレーション基準値及びホットキャリア効果基準値を設
定する。これら基準値は、経年変化後においても、所望
の特性を実現できる制限値を示している。ここで、エレ
クトロンマイグレーション基準値は、配線に流れる電流
値の制限値に依存しており、エレクトロマイグレーショ
ンによって発生する電流によって決定される時間関数に
よってあらわされている。この場合、エレクトロマイグ
レーション基準値を定める電流値は、配線等に流れる電
流の平均電流密度であっても良いし、ピーク電流密度で
あっても良い。
【００２４】この実施の形態では、エレクトロマイグレ
ーション基準値は、次式（１）によって計算することに
よって与えられ、不良品となるまでの時間（ｔ５０）を
あらわし、対象となる素子等の寿命が、当該エレクトロ
マイグレーション基準値より長いかどうかが、検証され
る。
ーション基準値は、次式（１）によって計算することに
よって与えられ、不良品となるまでの時間（ｔ５０）を
あらわし、対象となる素子等の寿命が、当該エレクトロ
マイグレーション基準値より長いかどうかが、検証され
る。
【００２５】
【数４】 （ｔ５０＝）ＡｐＪnｅEa/KT ＜ Ｔlife （１） 但し、式（１）において、Ａｐとｎはプロセスに依存す
る定数、Ｊは配線の電流密度（Ａ／ｍ2）であり、Ｊ＝
Ｉ／Ｓａであらわされ、Ｋはボルツマン定数、Ｔは絶対
温度、Ｉは配線の電流（Ａ）、及び、Ｓａは配線の断面
積（ｍ2）であり、更に、Ｅａは、活性化エネルギー、
及び、Ｔlifeは、例えば、４０年等の寿命である。式
（１）からも明らかなように、エレクトロマイグレーシ
ョン基準値は、配線に流れる電流の電流密度Ｊに依存し
ており、他の条件が一定であれば、電流密度Ｊが大きい
ほど、小さく設定されることになる。
る定数、Ｊは配線の電流密度（Ａ／ｍ2）であり、Ｊ＝
Ｉ／Ｓａであらわされ、Ｋはボルツマン定数、Ｔは絶対
温度、Ｉは配線の電流（Ａ）、及び、Ｓａは配線の断面
積（ｍ2）であり、更に、Ｅａは、活性化エネルギー、
及び、Ｔlifeは、例えば、４０年等の寿命である。式
（１）からも明らかなように、エレクトロマイグレーシ
ョン基準値は、配線に流れる電流の電流密度Ｊに依存し
ており、他の条件が一定であれば、電流密度Ｊが大きい
ほど、小さく設定されることになる。
【００２６】他方、ホットキャリア効果基準値は、セル
の酸化膜中へのホットキャリア注入による特性劣化によ
って、セル遅延が変化することを考慮して、セルを構成
するトランジスタにおけるゲート酸化膜の劣化量の制限
値によってあらわされている。この場合、ゲート酸化膜
の劣化量は、ホットキャリアに対するセル寿命に対応し
ている。
の酸化膜中へのホットキャリア注入による特性劣化によ
って、セル遅延が変化することを考慮して、セルを構成
するトランジスタにおけるゲート酸化膜の劣化量の制限
値によってあらわされている。この場合、ゲート酸化膜
の劣化量は、ホットキャリアに対するセル寿命に対応し
ている。
【００２７】本発明の実施の形態では、ホットキャリア
効果基準値が次式（２）によって与えられる。
効果基準値が次式（２）によって与えられる。
【００２８】
【数５】 （Ｃｍａｘ＝）α１ｘＳβ1ｘＷ ＞ Ｃ （２） ここで、Ｓは規格化ストレス量、α１、β１は、プロセ
ス及び原始回路構成及び波形なまりに依存する定数であ
り、ＷはＮチャンネルトランジスタの幅（μｍ）であ
り、更に、Ｃは負荷容量（ｐＦ）である。
ス及び原始回路構成及び波形なまりに依存する定数であ
り、ＷはＮチャンネルトランジスタの幅（μｍ）であ
り、更に、Ｃは負荷容量（ｐＦ）である。
【００２９】式（２）からも明らかな通り、ホットキャ
リア効果基準値は、各トランジスタのサイズ及び信号波
形に応じた容量値によってあらわされており、対象とな
るトランジスタの容量値（Ｃ）が当該ホットキャリア効
果基準値より小さいかどうかが検証される。尚、上記し
た規格化ストレス量Ｓは、次式（３）によって与えられ
る。
リア効果基準値は、各トランジスタのサイズ及び信号波
形に応じた容量値によってあらわされており、対象とな
るトランジスタの容量値（Ｃ）が当該ホットキャリア効
果基準値より小さいかどうかが検証される。尚、上記し
た規格化ストレス量Ｓは、次式（３）によって与えられ
る。
【００３０】
【数６】 Ｓ ＝（１／τα）ｘ（１／ｆ）ｘ（α2 ）ｘ（ｅβ2xT） （３） ここでταは、製品の用途、又は、信頼性保証レベルに
依存する定数（時間）であり、ｆは動作周波数（Ｈ
ｚ）、α2及びβ2はプロセスに依存する定数、及び、Ｔ
は絶対温度である。上式（２）からも明らかな通り、こ
の例の場合、前述したように、ホットキャリア効果基準
値は、容量によって規定されている。
依存する定数（時間）であり、ｆは動作周波数（Ｈ
ｚ）、α2及びβ2はプロセスに依存する定数、及び、Ｔ
は絶対温度である。上式（２）からも明らかな通り、こ
の例の場合、前述したように、ホットキャリア効果基準
値は、容量によって規定されている。
【００３１】図１に戻ると、エレクトロマイグレーショ
ン基準値及びホットキャリア効果基準値がそれぞれステ
ップ１及び２で決定されると、ステップ１はステップ３
に移行し、他方、ステップ２はステップ４に移行する。
これらのステップ３及び４では、論理レベル、回路情報
レベルであらわされた回路を複数の論理ブロックに分割
して行われる。以下の説明では、エレクトロマイグレー
ション及びホットキャリア効果に関する処理を区別する
ために、エレクトロマイグレーションに関連する処理及
びデータに、符号Ｅを付し、他方、ホットキャリア効果
に関する処理及びデータに、符号Ｈを付けるものとす
る。
ン基準値及びホットキャリア効果基準値がそれぞれステ
ップ１及び２で決定されると、ステップ１はステップ３
に移行し、他方、ステップ２はステップ４に移行する。
これらのステップ３及び４では、論理レベル、回路情報
レベルであらわされた回路を複数の論理ブロックに分割
して行われる。以下の説明では、エレクトロマイグレー
ション及びホットキャリア効果に関する処理を区別する
ために、エレクトロマイグレーションに関連する処理及
びデータに、符号Ｅを付し、他方、ホットキャリア効果
に関する処理及びデータに、符号Ｈを付けるものとす
る。
【００３２】エレクトロマイグレーションに関するステ
ップ３では、式（１）に示されたエレクトロマイグレー
ション基準値を参照して、各論理ブロックの入力波形な
まり、出力負荷容量を変更しながら、入出力信号が単位
周波数のときの基準値との比率から逆算して、エレクト
ロマイグレーション基準値を満たすエレクトロマイグレ
ーションに関する周波数制限値Ｅを生成する。エレクト
ロマイグレーションに関する周波数制限値Ｅは、信号波
形の立ちあがり及び立ち下がりにおける波形なまり、及
び、負荷容量に依存している。この実施の形態に係る波
形なまりは、入力信号が低レベルから高レベルへ遷移す
る時間Ｔｒ、或いは、高レベルから低レベルに遷移する
時間Ｔｆによってあらわされる。ここで、ＣＭＯＳによ
って構成されたインバータを例にとると、上記した立ち
あがり及び立ち下がりの時間中、ＣＭＯＳを構成するい
ずれかのトランジスタを介して、過渡的な電流が流れ、
この過渡的な電流は、上記した時間Ｔｒ及びＴｆが長く
なるほど、大きくなり、結果として、エレクトロマイグ
レーション基準値を満足できなくなることがある。
ップ３では、式（１）に示されたエレクトロマイグレー
ション基準値を参照して、各論理ブロックの入力波形な
まり、出力負荷容量を変更しながら、入出力信号が単位
周波数のときの基準値との比率から逆算して、エレクト
ロマイグレーション基準値を満たすエレクトロマイグレ
ーションに関する周波数制限値Ｅを生成する。エレクト
ロマイグレーションに関する周波数制限値Ｅは、信号波
形の立ちあがり及び立ち下がりにおける波形なまり、及
び、負荷容量に依存している。この実施の形態に係る波
形なまりは、入力信号が低レベルから高レベルへ遷移す
る時間Ｔｒ、或いは、高レベルから低レベルに遷移する
時間Ｔｆによってあらわされる。ここで、ＣＭＯＳによ
って構成されたインバータを例にとると、上記した立ち
あがり及び立ち下がりの時間中、ＣＭＯＳを構成するい
ずれかのトランジスタを介して、過渡的な電流が流れ、
この過渡的な電流は、上記した時間Ｔｒ及びＴｆが長く
なるほど、大きくなり、結果として、エレクトロマイグ
レーション基準値を満足できなくなることがある。
【００３３】次に、負荷容量Ｃloadと周波数との関係を
考慮すると、負荷容量が大きいほど、応答可能な最大周
波数は、低くなり、小さいほど、最大周波数は、高くな
る。例えば、負荷容量Ｃloadが０．１ｐＦ程度であれ
ば、最大周波数は６００ＭＨｚ程度であり、他方、負荷
容量Ｃloadが１pF程度まで、大きくなると、最大周波数
は１００ＭＨｚ程度まで低下する。
考慮すると、負荷容量が大きいほど、応答可能な最大周
波数は、低くなり、小さいほど、最大周波数は、高くな
る。例えば、負荷容量Ｃloadが０．１ｐＦ程度であれ
ば、最大周波数は６００ＭＨｚ程度であり、他方、負荷
容量Ｃloadが１pF程度まで、大きくなると、最大周波数
は１００ＭＨｚ程度まで低下する。
【００３４】上記した波形なまりと周波数との関係、及
び、負荷容量Ｃloadと周波数の間の関係を考慮して、各
波形なまり（ナノ秒）と、各負荷容量（ｐＦ）における
周波数制限値Ｅが、計算され、図２に示すようなテーブ
ル（以下、周波数制限テーブルＥと呼ぶ）の形で、順
次、格納される（ステップ５）。周波数制限テーブルＥ
からも明らかな通り、周波数制限値Ｅは、波形なまりが
大きく（例えば、１０ナノ秒）、且つ、負荷容量も大き
い（例えば、１．０ｐＦ）とき、小さく（例えば、５０
ＭＨｚ）、他方、波形なまりが小さく（例えば、０．１
ナノ秒）、且つ、負荷容量も小さい（例えば、０．０１
ｐＦ）とき、周波数制限値Ｅは大きく（例えば、５００
ＭＨｚ）なる。
び、負荷容量Ｃloadと周波数の間の関係を考慮して、各
波形なまり（ナノ秒）と、各負荷容量（ｐＦ）における
周波数制限値Ｅが、計算され、図２に示すようなテーブ
ル（以下、周波数制限テーブルＥと呼ぶ）の形で、順
次、格納される（ステップ５）。周波数制限テーブルＥ
からも明らかな通り、周波数制限値Ｅは、波形なまりが
大きく（例えば、１０ナノ秒）、且つ、負荷容量も大き
い（例えば、１．０ｐＦ）とき、小さく（例えば、５０
ＭＨｚ）、他方、波形なまりが小さく（例えば、０．１
ナノ秒）、且つ、負荷容量も小さい（例えば、０．０１
ｐＦ）とき、周波数制限値Ｅは大きく（例えば、５００
ＭＨｚ）なる。
【００３５】他方、ホットキャリア効果に関するステッ
プ４においても、式２によって得られれたホットキャリ
ア効果基準値を考慮して、当該容量値によってあらわさ
れたホットキャリア効果基準値を超えないことを条件と
して、ホットキャリア効果に関する周波数制限値Ｈを生
成する。この場合においても、各論理ブロックの入力波
形なまりと最大周波数との関係、及び、出力負荷容量と
最大周波数との関係を利用して、各ピンの動作周波数を
変更しながら、各波形なまり及び各負荷容量における周
波数制限値Ｈが算出される。
プ４においても、式２によって得られれたホットキャリ
ア効果基準値を考慮して、当該容量値によってあらわさ
れたホットキャリア効果基準値を超えないことを条件と
して、ホットキャリア効果に関する周波数制限値Ｈを生
成する。この場合においても、各論理ブロックの入力波
形なまりと最大周波数との関係、及び、出力負荷容量と
最大周波数との関係を利用して、各ピンの動作周波数を
変更しながら、各波形なまり及び各負荷容量における周
波数制限値Ｈが算出される。
【００３６】生成された周波数制限値Ｈも、波形なまり
及び負荷容量に依存しているから、これら波形なまり、
負荷容量、及び、周波数制限値Ｈの関係を図３に示すよ
うに、テーブル（以下、周波数制限テーブルＨと呼ぶ）
化して、メモリに格納する（ステップ６）。
及び負荷容量に依存しているから、これら波形なまり、
負荷容量、及び、周波数制限値Ｈの関係を図３に示すよ
うに、テーブル（以下、周波数制限テーブルＨと呼ぶ）
化して、メモリに格納する（ステップ６）。
【００３７】図３に示された周波数制限テーブルＨから
も明らかな通り、周波数制限値Ｈも、周波数制限値Ｅと
同様に、波形なまりが大きく（例えば、１０ナノ秒）、
且つ、負荷容量も大きい（例えば、１．０ｐＦ）とき、
１００ＭＨｚ程度と小さく、他方、波形なまりが小さく
（例えば、０．１ナノ秒）、且つ、負荷容量も小さい
（例えば、０．０１ｐＦ）とき、例えば、３００ＭＨｚ
と大きくなる。
も明らかな通り、周波数制限値Ｈも、周波数制限値Ｅと
同様に、波形なまりが大きく（例えば、１０ナノ秒）、
且つ、負荷容量も大きい（例えば、１．０ｐＦ）とき、
１００ＭＨｚ程度と小さく、他方、波形なまりが小さく
（例えば、０．１ナノ秒）、且つ、負荷容量も小さい
（例えば、０．０１ｐＦ）とき、例えば、３００ＭＨｚ
と大きくなる。
【００３８】図２及び図３を比較すると、両周波数制限
値Ｅ及びＨは、波形なまり、及び、負荷容量を特定の値
に固定した状態で算出されており、且つ、波形なまり、
及び、負荷容量の変更範囲も、両周波数制限テーブルＥ
及びＨで共通している。しかしながら、これら波形なま
り及び負荷容量で定まる周波数制限値Ｅ及びＨは、両テ
ーブルにおいて異なっていることが判る。
値Ｅ及びＨは、波形なまり、及び、負荷容量を特定の値
に固定した状態で算出されており、且つ、波形なまり、
及び、負荷容量の変更範囲も、両周波数制限テーブルＥ
及びＨで共通している。しかしながら、これら波形なま
り及び負荷容量で定まる周波数制限値Ｅ及びＨは、両テ
ーブルにおいて異なっていることが判る。
【００３９】しかし、両周波数テーブルＥ及びＨに示さ
れた周波数制限値Ｅ及びＨのうち、厳しい方の値、即
ち、小さい方の値をとれば、エレクトロマイグレーショ
ン及びホットキャリア効果の双方の条件を満足する周波
数制限値として使用できることが判る。
れた周波数制限値Ｅ及びＨのうち、厳しい方の値、即
ち、小さい方の値をとれば、エレクトロマイグレーショ
ン及びホットキャリア効果の双方の条件を満足する周波
数制限値として使用できることが判る。
【００４０】このことを考慮して、図１に示された本発
明の実施形態では、ステップ７に示すように、周波数制
限テーブルＥ及びＨを合成して、図４に示すような合成
周波数制限テーブルＭを作成する（ステップ８）。具体
的には、周波数制限テーブルＥ及びＨに示された周波数
制限値の小さい方の値を取ることにより、合成周波数制
限テーブルＭを作成する。即ち、波形なまり（１０ナノ
秒）で、且つ、負荷容量（１．０ｐＦ）のとき、周波数
制限値として、周波数制限テーブルＥにおける５０ＭＨ
ｚをとり、また、波形なまり（１０ナノ秒）で、負荷容
量（０．０１ｐＦ）のとき、周波数制限テーブルＨの周
波数制限値（１００ＭＨｚ）をとっている。以下、同様
に、波形なまり（１．０ナノ秒）で、且つ、負荷容量
（０．１ｐＦ）及び（０．０１ｐＦ）のときには、周波
数制限テーブルＨの周波数制限値（１５０ＭＨｚ）及び
（２００ＭＨｚ）がそれぞれ合成周波数制限テーブルＭ
の値となっている。
明の実施形態では、ステップ７に示すように、周波数制
限テーブルＥ及びＨを合成して、図４に示すような合成
周波数制限テーブルＭを作成する（ステップ８）。具体
的には、周波数制限テーブルＥ及びＨに示された周波数
制限値の小さい方の値を取ることにより、合成周波数制
限テーブルＭを作成する。即ち、波形なまり（１０ナノ
秒）で、且つ、負荷容量（１．０ｐＦ）のとき、周波数
制限値として、周波数制限テーブルＥにおける５０ＭＨ
ｚをとり、また、波形なまり（１０ナノ秒）で、負荷容
量（０．０１ｐＦ）のとき、周波数制限テーブルＨの周
波数制限値（１００ＭＨｚ）をとっている。以下、同様
に、波形なまり（１．０ナノ秒）で、且つ、負荷容量
（０．１ｐＦ）及び（０．０１ｐＦ）のときには、周波
数制限テーブルＨの周波数制限値（１５０ＭＨｚ）及び
（２００ＭＨｚ）がそれぞれ合成周波数制限テーブルＭ
の値となっている。
【００４１】このように、ステップ８によって得られた
合成周波数制限テーブルＭに基づいて、以後のステップ
において、各論理ブロックにおける信頼性の検証が行わ
れる。
合成周波数制限テーブルＭに基づいて、以後のステップ
において、各論理ブロックにおける信頼性の検証が行わ
れる。
【００４２】上記した検証の際、論理レベルの回路情報
が論理ブロック或いはネット毎に、メモリから取り出さ
れる（ステップ９）。ここで、回路情報は、検証の対象
となる半導体集積回路におけるトランジスタ、抵抗、容
量等の接続関係、モデルパラメータ等により論理回路を
あらわす情報である。
が論理ブロック或いはネット毎に、メモリから取り出さ
れる（ステップ９）。ここで、回路情報は、検証の対象
となる半導体集積回路におけるトランジスタ、抵抗、容
量等の接続関係、モデルパラメータ等により論理回路を
あらわす情報である。
【００４３】次に、各論理ブロックにおける入力波形な
まりと出力負荷容量とから、周波数制限値が、ステップ
８で得られた合成周波数制限テーブルＭに基づいて求め
られ、シミュレーション等で得られた実際の周波数が、
上記した周波数制限値を満たしているかどうかが、ステ
ップ１０で検証される。ステップ１０の検証結果は、ス
テップ１１で出力される。
まりと出力負荷容量とから、周波数制限値が、ステップ
８で得られた合成周波数制限テーブルＭに基づいて求め
られ、シミュレーション等で得られた実際の周波数が、
上記した周波数制限値を満たしているかどうかが、ステ
ップ１０で検証される。ステップ１０の検証結果は、ス
テップ１１で出力される。
【００４４】ステップ１０における検証ステップをより
具体的に述べると、検証ステップ１０では、波形なまり
及び負荷容量が定められた各論理ブロックにおける周波
数が、周波数制限テーブルＭに示された周波数制限値を
超えているか否かが検証される。検証の結果、周波数制
限値を超えている場合、当該論理ブロックの回路情報
は、エレクトロマイグレーション及びホットキャリアに
関する条件を満足しているものと、判断される。他方、
周波数制限値以下の場合には、当該論理ブロックに関す
るレポートファイルが作成され、再度、論理合成等が行
われる。
具体的に述べると、検証ステップ１０では、波形なまり
及び負荷容量が定められた各論理ブロックにおける周波
数が、周波数制限テーブルＭに示された周波数制限値を
超えているか否かが検証される。検証の結果、周波数制
限値を超えている場合、当該論理ブロックの回路情報
は、エレクトロマイグレーション及びホットキャリアに
関する条件を満足しているものと、判断される。他方、
周波数制限値以下の場合には、当該論理ブロックに関す
るレポートファイルが作成され、再度、論理合成等が行
われる。
【００４５】次に、上述した実施の形態で使用されたエ
レクトロマイグレーション制限値、及びホットキャリア
効果の制限値について、より具体的に説明する。
レクトロマイグレーション制限値、及びホットキャリア
効果の制限値について、より具体的に説明する。
【００４６】まず、エレクトロマイグレーション制限値
は、配線の電流値の制限値(Imax)に基づいて算出され
る。まず、論理ブロックの内部および外部の配線を流れ
る電流値(I)は、論理ブロックの各ピンの入力波形なま
り(Trf)と出力負荷容量(Cload)および動作周波数(Freq)
に依存して変化する。電流値の制限値は、入力波形なま
り(Trf)と出力負荷容量(Cload)および動作周波数(Freq)
を用いて、式（４）のエレクトロマイグレーションに関
する関数Ｆeによりあらわすことができる。
は、配線の電流値の制限値(Imax)に基づいて算出され
る。まず、論理ブロックの内部および外部の配線を流れ
る電流値(I)は、論理ブロックの各ピンの入力波形なま
り(Trf)と出力負荷容量(Cload)および動作周波数(Freq)
に依存して変化する。電流値の制限値は、入力波形なま
り(Trf)と出力負荷容量(Cload)および動作周波数(Freq)
を用いて、式（４）のエレクトロマイグレーションに関
する関数Ｆeによりあらわすことができる。
【００４７】
【数７】 Imax > I = Fe ( Trf , Cload , Freq ) （４） 実際には、式（４）に基づいて、各入力波形なまり、負
荷容量、及び、周波数に対する電流値の制限値を求め、
続いて、当該電流値の制限値を満たす周波数の上限値を
算出する。算出された周波数の上限値を各論理ブロック
の各ピンごとに、且つ、各波形なまり及び負荷容量毎に
得ることにより、図２に示すように、入力波形なまりと
出力負荷容量の２次元テーブル上の周波数制限値として
記述することができる。また、図２では、２次元テーブ
ルを例示したが、波形なまり（Trf）と、最大周波数と
の関係をあらわす１次元テーブル、或いは、負荷容量と
最大周波数との関係をあらわす１次元テーブルが使用さ
れても良い。尚、式（４）に示されたエレクトロマイグ
レーションに係る具体的関数Ｆeとしては、種々の式が
使用できる。
荷容量、及び、周波数に対する電流値の制限値を求め、
続いて、当該電流値の制限値を満たす周波数の上限値を
算出する。算出された周波数の上限値を各論理ブロック
の各ピンごとに、且つ、各波形なまり及び負荷容量毎に
得ることにより、図２に示すように、入力波形なまりと
出力負荷容量の２次元テーブル上の周波数制限値として
記述することができる。また、図２では、２次元テーブ
ルを例示したが、波形なまり（Trf）と、最大周波数と
の関係をあらわす１次元テーブル、或いは、負荷容量と
最大周波数との関係をあらわす１次元テーブルが使用さ
れても良い。尚、式（４）に示されたエレクトロマイグ
レーションに係る具体的関数Ｆeとしては、種々の式が
使用できる。
【００４８】一方、ホットキャリア効果をあらわす周波
数制限値は、例えば、前述したＮチャンネルトランジス
タのゲート酸化膜の劣化量から算出できる。一般に、ゲ
ート酸化膜の劣化量は色々な近似によって別の制限値に
変換されて用いられるが、ここでは、ゲート電圧がVDD-
GND中間電位になった積算時間(Tmid)とドレイン電流(Id
rain)から劣化量を近似する手法を採用する。この場
合、ホットキャリアに関する劣化量は、規格ストレス量
Ｓを求めるための関数Ｆhを用いて、次式５のようにあ
らわすことができる。
数制限値は、例えば、前述したＮチャンネルトランジス
タのゲート酸化膜の劣化量から算出できる。一般に、ゲ
ート酸化膜の劣化量は色々な近似によって別の制限値に
変換されて用いられるが、ここでは、ゲート電圧がVDD-
GND中間電位になった積算時間(Tmid)とドレイン電流(Id
rain)から劣化量を近似する手法を採用する。この場
合、ホットキャリアに関する劣化量は、規格ストレス量
Ｓを求めるための関数Ｆhを用いて、次式５のようにあ
らわすことができる。
【００４９】
【数８】 Smax > S = Fh ( Tmid , Idrain ) （５） 具体的に言えば、Ｆh'は、交流バイアスによるストレス
時間と、直流バイアスによるストレス時間との比を周波
数によって割り算することによって、算出できる。
時間と、直流バイアスによるストレス時間との比を周波
数によって割り算することによって、算出できる。
【００５０】更に、積算時間(Tmid)を波形なまり(Trf)
と周波数（Freq）で表現でき、また、ドレイン電流（Id
rain）を波形なまり（Trf）、負荷容量(Cload)と周波数
で表現できることから、式（５）は式（６）のように書
き直すことができる。
と周波数（Freq）で表現でき、また、ドレイン電流（Id
rain）を波形なまり（Trf）、負荷容量(Cload)と周波数
で表現できることから、式（５）は式（６）のように書
き直すことができる。
【００５１】
【数９】 Smax > S = Fh' ( Trf , Cload , Freq ) （６） いずれにしても、式（６）を用いて、算出された各波形
なまりＴrf、各負荷容量Ｃload、及び、各周波数Ｆreq
に対して求められた規格ストレス量Ｓの制限値から、各
規格ストレス量Ｓを満たす周波数の制限値を得ることが
できる。
なまりＴrf、各負荷容量Ｃload、及び、各周波数Ｆreq
に対して求められた規格ストレス量Ｓの制限値から、各
規格ストレス量Ｓを満たす周波数の制限値を得ることが
できる。
【００５２】従って、ホットキャリア効果についても、
ゲート酸化膜の劣化量の制限値を求めると共に、各論理
ブロックの各ピンごとに、入力波形なまりと出力負荷容
量に対する周波数制限値を1次元または2次元テーブルの
形で得ることができる。
ゲート酸化膜の劣化量の制限値を求めると共に、各論理
ブロックの各ピンごとに、入力波形なまりと出力負荷容
量に対する周波数制限値を1次元または2次元テーブルの
形で得ることができる。
【００５３】更に、上記したエレクトロマイグレーショ
ンの周波数制限テーブルと、ホットキャリア効果の周波
数制限テーブルを用いて、両テーブルのワースト値(最
小値)を取るように合成すると、双方の信頼性検証を同
時に行うための周波数制限テーブルが作成できる。
ンの周波数制限テーブルと、ホットキャリア効果の周波
数制限テーブルを用いて、両テーブルのワースト値(最
小値)を取るように合成すると、双方の信頼性検証を同
時に行うための周波数制限テーブルが作成できる。
【００５４】尚、上記した実施の形態で検証の対象とな
るホットキャリアは、Ｎチャンネルのトランジスタを例
にして説明したため、実際には、ホットエレクトロンで
あるが、Ｐチャンネルトランジスタの場合には、ホット
ホールであることは、言うまでもない。したがって、両
チャンネルのトランジスタが共存する場合、双方に対す
るテーブルを用意する必要がある。
るホットキャリアは、Ｎチャンネルのトランジスタを例
にして説明したため、実際には、ホットエレクトロンで
あるが、Ｐチャンネルトランジスタの場合には、ホット
ホールであることは、言うまでもない。したがって、両
チャンネルのトランジスタが共存する場合、双方に対す
るテーブルを用意する必要がある。
【００５５】本発明に係る設計支援方法は、上記したよ
うに、信頼性検証ツールとして使用される場合だけでな
く、論理合成ツール内で使用する場合や、本発明に係る
エレクトロマイグレーションとホットキャリア効果の同
時検証方法による検証結果に基づいて、配線およびバッ
ファ挿入するレイアウトツール内で、サブルーチン的に
使用する場合にも適用できる。また、エレクトロマイグ
レーションとホットキャリア効果を同時に検証する本発
明の検証方法をＤＲＣ（design rule check）フロー
内に、或いは、論理合成ツール内に、組み込んで使用し
ても良い。
うに、信頼性検証ツールとして使用される場合だけでな
く、論理合成ツール内で使用する場合や、本発明に係る
エレクトロマイグレーションとホットキャリア効果の同
時検証方法による検証結果に基づいて、配線およびバッ
ファ挿入するレイアウトツール内で、サブルーチン的に
使用する場合にも適用できる。また、エレクトロマイグ
レーションとホットキャリア効果を同時に検証する本発
明の検証方法をＤＲＣ（design rule check）フロー
内に、或いは、論理合成ツール内に、組み込んで使用し
ても良い。
【００５６】以上述べたように、本発明では、エレクト
ロマイグレーション基準値から周波数制限値テーブルＥ
を生成する一方、ホットキャリア効果基準値から周波数
制限テーブルＨを生成し、これら２つの周波数テーブル
の最小値を取るように周波数制限テーブルＭを合成し、
得られた周波数制限テーブルＭを用いて論理レベル回路
の信頼性検証を実施することができる。更に、上記した
テーブル及びテーブルのデータを処理して、信頼性の検
証を行う手順は、記録媒体中に格納されても良い。
ロマイグレーション基準値から周波数制限値テーブルＥ
を生成する一方、ホットキャリア効果基準値から周波数
制限テーブルＨを生成し、これら２つの周波数テーブル
の最小値を取るように周波数制限テーブルＭを合成し、
得られた周波数制限テーブルＭを用いて論理レベル回路
の信頼性検証を実施することができる。更に、上記した
テーブル及びテーブルのデータを処理して、信頼性の検
証を行う手順は、記録媒体中に格納されても良い。
【００５７】上に述べた実施の形態では、検証の対象と
して、共通の制限値として、周波数制限値を有するエレ
クトロマイグレーション及びホットキャリアについての
み説明したが、本発明は、制限値及び制限値を定める因
子が共通な検証対象であれば、同様に適用でき、また、
検証の対象も２つに限定されることなく、より多くの対
象を同時に検証する場合にも、同様に適用できる。
して、共通の制限値として、周波数制限値を有するエレ
クトロマイグレーション及びホットキャリアについての
み説明したが、本発明は、制限値及び制限値を定める因
子が共通な検証対象であれば、同様に適用でき、また、
検証の対象も２つに限定されることなく、より多くの対
象を同時に検証する場合にも、同様に適用できる。
【００５８】
【発明の効果】本発明では、エレクトロマイグレーショ
ン基準値から得たの周波数制限値テーブルＥと、ホット
キャリア効果基準値から得た周波数制限値テーブルＨ
を、合成した周波数制限値テーブルＭをあらかじめ作成
しておくことにより、論理レベル回路に対するエレクト
ロマイグレーションおよびホットキャリア効果の双方の
基準値を一度に検証することができる。このように、本
発明では、複数の検証対象に対する検証が一度に実行で
きることにより検証時間が短縮できる。また、検証方法
が１つであることにより検証結果が簡素化でき、さらに
検証結果の設計へのフィードバックが容易になる効果が
ある。
ン基準値から得たの周波数制限値テーブルＥと、ホット
キャリア効果基準値から得た周波数制限値テーブルＨ
を、合成した周波数制限値テーブルＭをあらかじめ作成
しておくことにより、論理レベル回路に対するエレクト
ロマイグレーションおよびホットキャリア効果の双方の
基準値を一度に検証することができる。このように、本
発明では、複数の検証対象に対する検証が一度に実行で
きることにより検証時間が短縮できる。また、検証方法
が１つであることにより検証結果が簡素化でき、さらに
検証結果の設計へのフィードバックが容易になる効果が
ある。
【図１】本発明の一実施の形態に係る設計支援方法を説
明するためのフローチャートである。
明するためのフローチャートである。
【図２】図１で使用されるエレクトロマイグレーション
用の周波数制限テーブルを示す図である。
用の周波数制限テーブルを示す図である。
【図３】図１で使用されるホットキャリア用の周波数制
限テーブルを示す図である。
限テーブルを示す図である。
【図４】図２及び図３を使用して合成された周波数制限
テーブルを示す図である。
テーブルを示す図である。
１ エレクトロマイグレーション基準値を
得るステップ ２ ホットキャリア効果基準値を得るステ
ップ ３ 周波数制限値（Ｅ）生成ステップ ４ 周波数制限値（Ｈ）生成ステップ ５ 周波数制限テーブル（Ｅ）の作成ステ
ップ ６ 周波数制限テーブル（Ｈ）の作成ステ
ップ ７ 周波数制限テーブルの合成ステップ ８ 合成周波数制限テーブル ９ 論理レベル回路情報の読出 １０ 信頼性検証ステップ １１ 検証結果出力ステップ
得るステップ ２ ホットキャリア効果基準値を得るステ
ップ ３ 周波数制限値（Ｅ）生成ステップ ４ 周波数制限値（Ｈ）生成ステップ ５ 周波数制限テーブル（Ｅ）の作成ステ
ップ ６ 周波数制限テーブル（Ｈ）の作成ステ
ップ ７ 周波数制限テーブルの合成ステップ ８ 合成周波数制限テーブル ９ 論理レベル回路情報の読出 １０ 信頼性検証ステップ １１ 検証結果出力ステップ
Claims (21)
- 【請求項１】 論理レベルであらわされた回路における
信頼性をコンピュータを用いて検証する設計支援方法に
おいて、 前記回路の信頼性を検証するための第１及び第２の検証
因子を選択するステップと、 前記第１及び第２の検証因子に関連した第１及び第２の
制限値をそれぞれ設定するステップと、 前記第１及び第２の制限値に基づいて、第１及び第２の
検証因子に共通な合成制限値を設定するステップと、 前記合成制限値を用いて、前記論理レベルであらわされ
た回路の信頼性を検証するステップとを有することを特
徴とする設計支援方法。 - 【請求項２】 請求項１に記載された設計支援方法にお
いて、前記第１及び第２の検証因子は、それぞれエレク
トロマイグレーション及びホットキャリア効果であるこ
とを特徴とする設計支援方法。 - 【請求項３】 請求項２に記載された設計支援方法おい
て、前記第１及び第２の制限値は、それぞれエレクトロ
マイグレーション制限値及びホットキャリア効果の制限
値であることを特徴とする設計支援方法。 - 【請求項４】 請求項３に記載された設計支援方法にお
いて、前記第１の制限値は、それぞれ前記エレクトロマ
イグレーション及び前記ホットキャリア効果に対して算
出された第１及び第２の周波数制限値であることを特徴
とする設計支援方法。 - 【請求項５】 請求項４において、前記第１及び第２の
周波数制限値は、入力波形なまりと出力負荷容量に依存
していることを特徴とする設計支援方法。 - 【請求項６】 請求項５において、前記回路の信頼性を
検証するステップでは、前記合成制限値にしたがってエ
レクトロマイグレーション及びホットキャリア効果を同
時に検証するステップとを有することを特徴とする設計
支援方法。 - 【請求項７】 論理レベルであらわされた回路をコンピ
ュータを用いて合成する論理合成ツールにおいて、予め
定められた第１及び第２の因子に関連した第１及び第２
の制限値を保持したテーブルと、 前記第１及び第２の制限値から得られた合成制限値を保
持したテーブルと、 前記合成制限値を用いて、前記論理レベルであらわされ
た回路を検証、合成するための手段とを有することを特
徴とする論理合成ツール。 - 【請求項８】 請求項７において、前記第１及び第２の
因子は、それぞれエレクトロマイグレーション及びホッ
トキャリア効果であることを特徴とする論理合成ツー
ル。 - 【請求項９】 請求項８において、前記第１及び第２の
制限値は、それぞれエレクトロマイグレーション基準値
及びホットキャリア効果の制限値であることを特徴とす
る論理合成ツール。 - 【請求項１０】 請求項９において、前記第１の制限値
は、それぞれ前記エレクトロマイグレーション及び前記
ホットキャリア効果に対して設定された第１及び第２の
周波数制限値であることを特徴とする論理合成ツール。 - 【請求項１１】 請求項１０において、前記第１及び第
２の周波数制限値は、入力波形なまりと出力負荷容量と
の間の関係をあらわすテーブルを使用して決定されるこ
とを特徴とする論理合成ツール。 - 【請求項１２】 請求項１１において、前記回路を合成
する手段は、前記合成制限値を使用して、前記エレクト
ロマイグレーション及びホットキャリア効果を同時に検
証し、検証結果に基づいて前記論理レベルの回路を合成
する手段を有することを特徴とする論理合成ツール。 - 【請求項１３】 配線及びバッファを挿入するレイアウ
トデータを備え、これらデータに基づいてレイアウトを
行うレイアウトツールにおいて、互いに異なる因子に関
する制限値を格納したテーブルと、互いに異なる制限値
に基づいて算出された合成制限値を格納したテーブル
と、合成制限値に基づいて、レイアウトデータを検証
し、検証結果により、前記配線及びバッファを挿入する
手段とを備えたことを特徴とするレイアウトツール。 - 【請求項１４】 請求項１において、前記合成制限値
は、前記複数の制限値のうち、厳しい条件をあらわす制
限値であることを特徴とする設計支援方法。 - 【請求項１５】 請求項１において、更に、第１及び第
２の検証因子に対する基準値を算出するステップを備
え、前記第１及び第２の制限値は、前記各基準値による
制限の下で算出されることを特徴とする設計支援方法。 - 【請求項１６】 請求項１５において、前記第１及び第
２の検証因子は、それぞれエレクトロマイグレーション
及びホットキャリア効果であり、前記エレクトロマイグ
レーション及びホットキャリア効果に対する基準値は、
予め定められた第１及び第２の式であらわされることを
特徴とする設計支援方法。 - 【請求項１７】 請求項１６において、前記エレクトロ
マイグレーションに対する第１の式は、基準となる寿命
（ｔ５０）に関連する次式（１）によって与えられるこ
とを特徴とする設計支援方法。 【数１】 （ｔ５０＝）ＡｐＪnｅEa/KT ＜ Ｔlife （１） 但し、式（１）において、Ａｐとｎはプロセスに依存す
る定数、Ｊは配線の電流密度（Ａ／ｍ2）であり、Ｊ＝
Ｉ／Ｓａであらわされ、Ｋはボルツマン定数、Ｔは絶対
温度、Ｉは配線の電流（Ａ）、及び、Ｓａは配線の断面
積（ｍ2）であり、更に、Ｅａは、活性化エネルギー、
及び、Ｔlifeは、寿命である。 - 【請求項１８】 請求項１６において、前記ホットキャ
リア効果に対する第２の式は、最大容量値Ｃｍａｘに関
する次式（２）によって与えられることを特徴とする設
計支援方法。 【数２】 （Ｃｍａｘ＝）α１ｘＳβ1ｘＷ ＞ Ｃ （２） ここで、Ｓは規格化ストレス量、α１、β１は、プロセ
ス及び原始回路構成及び波形なまりに依存する定数であ
り、ＷはＮチャンネルトランジスタの幅（μｍ）であ
り、更に、規格化ストレス量Ｓは、次式（３）であらわ
される。 【数３】 Ｓ ＝（１／τα）ｘ（１／ｆ）ｘ（α2 ）ｘ（ｅβ2xT） （３） ここでταは、製品の用途、又は、信頼性保証レベルに
依存する定数（時間）であり、ｆは動作周波数（Ｈ
ｚ）、α2及びβ2はプロセスに依存する定数、及び、Ｔ
は絶対温度である。 - 【請求項１９】 請求項１において、前記第１及び第２
の制限値は、波形なまり毎に定められた制限値であるこ
とを特徴とする設計支援方法。 - 【請求項２０】 請求項１９において、前記第１及び第
２の制限値は、波形なまりと、負荷容量との組み合わせ
に対して定められた周波数制限値であることを特徴とす
る設計支援方法。 - 【請求項２１】 論理レベルであらわされた回路を設
計、検証する際に使用される記憶媒体において、 前記設計、検証に使用される複数の因子に関連するテー
ブルと、 これら複数の因子を合成するための手順を格納した手段
とを有することを特徴とする記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10177368A JP3092664B2 (ja) | 1998-06-24 | 1998-06-24 | 設計支援方法 |
| US09/339,117 US6629295B1 (en) | 1998-06-24 | 1999-06-24 | Design automation method and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10177368A JP3092664B2 (ja) | 1998-06-24 | 1998-06-24 | 設計支援方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000011027A true JP2000011027A (ja) | 2000-01-14 |
| JP3092664B2 JP3092664B2 (ja) | 2000-09-25 |
Family
ID=16029742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10177368A Expired - Fee Related JP3092664B2 (ja) | 1998-06-24 | 1998-06-24 | 設計支援方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6629295B1 (ja) |
| JP (1) | JP3092664B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008225961A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | 回路シミュレーション方法 |
| JP2010039817A (ja) * | 2008-08-06 | 2010-02-18 | Nec Electronics Corp | 信頼性検証用ライブラリ生成方法及びそのプログラム |
| US9495494B2 (en) | 2014-09-09 | 2016-11-15 | Kabushiki Kaisha Toshiba | Circuit simulating method, circuit simulating apparatus, and method of manufacturing semiconductor device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7110184B1 (en) | 2004-07-19 | 2006-09-19 | Elbit Systems Ltd. | Method and apparatus for combining an induced image with a scene image |
| JP5390168B2 (ja) * | 2008-11-10 | 2014-01-15 | ルネサスエレクトロニクス株式会社 | 配線のレイアウト方法及びプログラム |
| US8283941B2 (en) * | 2010-02-11 | 2012-10-09 | United Microelectronics Corp. | Alternating current (AC) stress test circuit, method for evaluating AC stress induced hot carrier injection (HCI) degradation, and test structure for HCI degradation evaluation |
| US11074391B2 (en) | 2019-01-22 | 2021-07-27 | International Business Machines Corporation | Characterizing and simulating library gates to enable identification and elimination of electromigration violations in semiconductor chips |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE467229B (sv) * | 1983-08-19 | 1992-06-15 | Kurt Katzeff | Anordning foer bildande av en information och/eller instruktion avsedd att inmatas i en datamaskins programminne |
| JPH03296171A (ja) | 1990-04-13 | 1991-12-26 | Hitachi Ltd | 論理回路のゲート数削減方法 |
| US5208765A (en) * | 1990-07-20 | 1993-05-04 | Advanced Micro Devices, Inc. | Computer-based method and system for product development |
| JPH04199329A (ja) | 1990-11-29 | 1992-07-20 | Toshiba Corp | 論理合成システム |
| JPH05267415A (ja) * | 1992-03-18 | 1993-10-15 | Fujitsu Ltd | 半導体装置 |
| JP3091568B2 (ja) | 1992-06-05 | 2000-09-25 | 株式会社東芝 | レイアウト設計方法 |
| JP2970227B2 (ja) | 1992-06-12 | 1999-11-02 | 日本電気株式会社 | 多段論理最適化装置 |
| US5625288A (en) * | 1993-10-22 | 1997-04-29 | Sandia Corporation | On-clip high frequency reliability and failure test structures |
| US5787190A (en) * | 1995-06-07 | 1998-07-28 | Advanced Micro Devices, Inc. | Method and apparatus for pattern recognition of wafer test bins |
| US5684808A (en) * | 1995-09-19 | 1997-11-04 | Unisys Corporation | System and method for satisfying mutually exclusive gating requirements in automatic test pattern generation systems |
| JPH09292436A (ja) | 1996-04-26 | 1997-11-11 | Matsushita Electric Ind Co Ltd | タイミング検証方法 |
| JPH09293765A (ja) | 1996-04-26 | 1997-11-11 | Nec Corp | 半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置 |
| JPH09330344A (ja) | 1996-06-10 | 1997-12-22 | Mitsubishi Electric Corp | 半導体装置の設計支援装置および設計支援方法 |
| US5822218A (en) * | 1996-08-27 | 1998-10-13 | Clemson University | Systems, methods and computer program products for prediction of defect-related failures in integrated circuits |
| JP3243434B2 (ja) | 1996-08-29 | 2002-01-07 | 松下電器産業株式会社 | Ｌｓｉのタイミング劣化シミュレーション装置およびシミュレーション方法 |
| US6329831B1 (en) * | 1997-08-08 | 2001-12-11 | Advanced Micro Devices, Inc. | Method and apparatus for reliability testing of integrated circuit structures and devices |
| JPH11274023A (ja) | 1998-03-24 | 1999-10-08 | Sanyo Electric Co Ltd | 半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US6249137B1 (en) * | 1999-10-14 | 2001-06-19 | Qualitau, Inc. | Circuit and method for pulsed reliability testing |
-
1998
- 1998-06-24 JP JP10177368A patent/JP3092664B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-24 US US09/339,117 patent/US6629295B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008225961A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | 回路シミュレーション方法 |
| JP2010039817A (ja) * | 2008-08-06 | 2010-02-18 | Nec Electronics Corp | 信頼性検証用ライブラリ生成方法及びそのプログラム |
| US9495494B2 (en) | 2014-09-09 | 2016-11-15 | Kabushiki Kaisha Toshiba | Circuit simulating method, circuit simulating apparatus, and method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6629295B1 (en) | 2003-09-30 |
| JP3092664B2 (ja) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6487705B1 (en) | Timing optimization and timing closure for integrated circuit models | |
| US7210115B1 (en) | Methods for optimizing programmable logic device performance by reducing congestion | |
| US20120123745A1 (en) | Adaptive Content-aware Aging Simulations | |
| US7082587B2 (en) | Method of estimating path delays in an IC | |
| US20170308639A1 (en) | Method for analyzing ir drop and electromigration of ic | |
| EP0845810B1 (en) | Method of manufacturing of a large scale integrated circuit | |
| US6470479B1 (en) | Method of verifying semiconductor integrated circuit reliability and cell library database | |
| JP3092664B2 (ja) | 設計支援方法 | |
| JP2996214B2 (ja) | 半導体集積回路の信頼性検証装置及び検証方法並びに検証プログラムを格納した記憶媒体 | |
| US7644385B1 (en) | Programmable logic device with performance variation compensation | |
| US5995732A (en) | Method and apparatus of verifying reliability of an integrated circuit against electromigration | |
| JP2004185374A (ja) | クロストークチェック方法 | |
| US7975249B2 (en) | Operation timing verifying apparatus and program | |
| US6223333B1 (en) | Pattern matching method, timing analysis method and timing analysis device | |
| US6668356B2 (en) | Method for designing circuits with sections having different supply voltages | |
| US8818784B1 (en) | Hardware description language (HDL) incorporating statistically derived data and related methods | |
| US20050149895A1 (en) | Delay library generation method and delay library generation device | |
| US7127385B2 (en) | Delay time estimation method and recording medium storing estimation program | |
| US7155696B2 (en) | Interconnection routing method | |
| JPH07239865A (ja) | 論理シミュレータ | |
| JPH11274023A (ja) | 半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| US20050256921A1 (en) | Delay calculation method, timing analysis method, calculation object network approximation method, and delay control method | |
| JP3948536B2 (ja) | ゲート遅延計算装置 | |
| JP2006252574A (ja) | クロストークチェック方法 | |
| JP2005242398A (ja) | 半導体集積回路のシミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000628 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |