JPH05267415A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05267415A JPH05267415A JP4062619A JP6261992A JPH05267415A JP H05267415 A JPH05267415 A JP H05267415A JP 4062619 A JP4062619 A JP 4062619A JP 6261992 A JP6261992 A JP 6261992A JP H05267415 A JPH05267415 A JP H05267415A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor integrated
- integrated circuit
- monitor circuit
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
(57)【要約】
【目的】本発明は、モニター回路を備えた半導体装置に
関し、使用前後の回路の特性の調査を容易にするととも
に、その特性変動を正確にモニターすることを目的とす
る。 【構成】実チップ中に搭載されるモニター回路１内の回
路を半導体集積回路本体２の内部回路と同一の構成にす
るとともに、前記モニター回路１と前記半導体集積回路
本体２、電源配線Ｖcc,GNDとを結ぶ配線中に、配線接続
可能な接続機構３〜５と配線切断可能な切断機構６〜８
を直列に接続したことを含み構成する。
関し、使用前後の回路の特性の調査を容易にするととも
に、その特性変動を正確にモニターすることを目的とす
る。 【構成】実チップ中に搭載されるモニター回路１内の回
路を半導体集積回路本体２の内部回路と同一の構成にす
るとともに、前記モニター回路１と前記半導体集積回路
本体２、電源配線Ｖcc,GNDとを結ぶ配線中に、配線接続
可能な接続機構３〜５と配線切断可能な切断機構６〜８
を直列に接続したことを含み構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、モニター回路を備えた半導体装置に関す
る。
り詳しくは、モニター回路を備えた半導体装置に関す
る。
【０００２】
【従来の技術】半導体装置においては、使用前の素子の
欠陥や特性を調査するために、図８に示すように、半導
体集積回路本体８２とは導通しないモニター回路８１が
同一基板上に形成されいて、モニター回路８１に繋がる
パッド８３〜８５を通して各種の試験が行われる。
欠陥や特性を調査するために、図８に示すように、半導
体集積回路本体８２とは導通しないモニター回路８１が
同一基板上に形成されいて、モニター回路８１に繋がる
パッド８３〜８５を通して各種の試験が行われる。
【０００３】しかし、使用後の半導体集積回路本体８２
の特性の変動は、ホットキャリア、エレクトロマイグレ
ーション等のように動作時の電源電圧又は電流の変化が
大きく影響することが多いので、モニター回路８１を独
立に駆動して特性変動を調べても半導体集積回路本体８
２の特性変動と相違するのが実情である。
の特性の変動は、ホットキャリア、エレクトロマイグレ
ーション等のように動作時の電源電圧又は電流の変化が
大きく影響することが多いので、モニター回路８１を独
立に駆動して特性変動を調べても半導体集積回路本体８
２の特性変動と相違するのが実情である。
【０００４】そこで、半導体集積回路本体８２の特性変
動を調べる場合には、複雑な集積回路全体を測定しても
明確にならないので、その中のある内部回路８２ａを試
験対象にして測定するようにしている。
動を調べる場合には、複雑な集積回路全体を測定しても
明確にならないので、その中のある内部回路８２ａを試
験対象にして測定するようにしている。
【０００５】この場合、エッチング、レーザ切断等の技
術により半導体集積回路本体８２から内部回路８２ａを
切離し、試験用のプロービング電極となる配線をエッチ
ング等により開口して測定を行うことになる。
術により半導体集積回路本体８２から内部回路８２ａを
切離し、試験用のプロービング電極となる配線をエッチ
ング等により開口して測定を行うことになる。
【０００６】
【発明が解決しようとする課題】しかし、切り離された
内部回路８２ａの特性測定は手間や時間がかかるだけで
なく、その作業中に内部回路８２ａ内の素子特性がさら
に変化することも多く、素子劣化による特性変動を正確
に把握することができないといった問題がある。
内部回路８２ａの特性測定は手間や時間がかかるだけで
なく、その作業中に内部回路８２ａ内の素子特性がさら
に変化することも多く、素子劣化による特性変動を正確
に把握することができないといった問題がある。
【０００７】また、その内部回路８２ａは半導体集積回
路本体８２を構成するものであって他の内部回路のイン
ピーダンスが付加されることになり、使用前の状態の特
性を単独で調査することは難しいといった不都合もあ
る。
路本体８２を構成するものであって他の内部回路のイン
ピーダンスが付加されることになり、使用前の状態の特
性を単独で調査することは難しいといった不都合もあ
る。
【０００８】本発明はこのような問題に鑑みてなされた
ものであって、使用前後の回路の特性の調査を容易にす
るとともに、その特性変動を正確にモニターすることが
できる半導体装置を提供することを目的とする。
ものであって、使用前後の回路の特性の調査を容易にす
るとともに、その特性変動を正確にモニターすることが
できる半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記した課題は、図１に
例示するように、実チップ中に搭載されるモニター回路
１内の回路を半導体集積回路本体２の内部回路と同一の
構成にするとともに、前記モニター回路１と前記半導体
集積回路本体２、電源配線Ｖcc,GNDとを結ぶ配線中に、
配線接続可能な接続機構３〜５と配線切断可能な切断機
構６〜８を直列に接続したことを特徴とする半導体装置
によって達成する。
例示するように、実チップ中に搭載されるモニター回路
１内の回路を半導体集積回路本体２の内部回路と同一の
構成にするとともに、前記モニター回路１と前記半導体
集積回路本体２、電源配線Ｖcc,GNDとを結ぶ配線中に、
配線接続可能な接続機構３〜５と配線切断可能な切断機
構６〜８を直列に接続したことを特徴とする半導体装置
によって達成する。
【００１０】または、図３に例示するように、前記接続
機構３〜５は、絶縁破壊型又はｐｎ接合破壊型であるこ
とを特徴とする半導体装置により達成する。または、図
４に例示するように、前記切断機構６〜８は、半導体か
らなるヒューズにより構成されていることを特徴とする
半導体装置により達成する。
機構３〜５は、絶縁破壊型又はｐｎ接合破壊型であるこ
とを特徴とする半導体装置により達成する。または、図
４に例示するように、前記切断機構６〜８は、半導体か
らなるヒューズにより構成されていることを特徴とする
半導体装置により達成する。
【００１１】
【作 用】本発明によれば、モニター回路１の内部を半
導体集積回路本体２の内部回路と同一構成にするととも
に、半導体集積回路本体２、電源配線Ｖcc,GNDとモニタ
ー回路１とを結ぶそれぞれの配線中に、配線を接続する
接続機構３〜５と配線を切断する切断機構６〜８の双方
を直列に接続している。
導体集積回路本体２の内部回路と同一構成にするととも
に、半導体集積回路本体２、電源配線Ｖcc,GNDとモニタ
ー回路１とを結ぶそれぞれの配線中に、配線を接続する
接続機構３〜５と配線を切断する切断機構６〜８の双方
を直列に接続している。
【００１２】このような装置において、まず、半導体装
置の完成後に、接続機構３〜５を開放状態のままにして
モニター回路１を半導体集積回路本体２から切り離し、
モニター回路１の特性試験を行うと、半導体集積回路本
体２の未使用状態の内部回路の特性が容易に推測でき
る。
置の完成後に、接続機構３〜５を開放状態のままにして
モニター回路１を半導体集積回路本体２から切り離し、
モニター回路１の特性試験を行うと、半導体集積回路本
体２の未使用状態の内部回路の特性が容易に推測でき
る。
【００１３】なお、接続機構３〜５を予め接続状態にし
てモニター回路１を半導体集積回路本体２に接続すれ
ば、モニター回路１に集積回路本体２のインピーダンス
が付加されることになり、モニター回路１の正確な特性
が測定できないので、その試験の際には接続機構３〜５
を未書込状態にすることは不可欠なものである。
てモニター回路１を半導体集積回路本体２に接続すれ
ば、モニター回路１に集積回路本体２のインピーダンス
が付加されることになり、モニター回路１の正確な特性
が測定できないので、その試験の際には接続機構３〜５
を未書込状態にすることは不可欠なものである。
【００１４】このように、完成直後の半導体集積回路本
体２の特性をモニター回路１に基づいて調査した後に、
接続機構３〜５を書込んでモニター回路１と半導体集積
回路本体２、電源配線Ｖcc,GNDとを接続状態にする。こ
れによりモニター回路１は、半導体集積回路本体２内及
び電源配線Ｖcc,GNDに接続されてその内部回路と同一の
動作状態におかれる。
体２の特性をモニター回路１に基づいて調査した後に、
接続機構３〜５を書込んでモニター回路１と半導体集積
回路本体２、電源配線Ｖcc,GNDとを接続状態にする。こ
れによりモニター回路１は、半導体集積回路本体２内及
び電源配線Ｖcc,GNDに接続されてその内部回路と同一の
動作状態におかれる。
【００１５】そして、半導体集積回路本体２に所定の電
源電圧と信号を供給して動作させると、モニター回路１
は、半導体集積回路本体２の内部回路と同一条件で動作
することになり、その内部回路にホットキャリア、エレ
クトロマイグレーションが生じる場合には、モニター回
路１も同時にその影響を受けることになる。
源電圧と信号を供給して動作させると、モニター回路１
は、半導体集積回路本体２の内部回路と同一条件で動作
することになり、その内部回路にホットキャリア、エレ
クトロマイグレーションが生じる場合には、モニター回
路１も同時にその影響を受けることになる。
【００１６】このような動作を連続して行わせ、半導体
集積回路本体２に素子劣化による不具合が生じた場合に
は、動作を停止させ、ついで、切断機構６〜８を書き込
んでモニター回路１を半導体集積回路本体２内及び電源
配線Ｖcc,GNDから切り離す。
集積回路本体２に素子劣化による不具合が生じた場合に
は、動作を停止させ、ついで、切断機構６〜８を書き込
んでモニター回路１を半導体集積回路本体２内及び電源
配線Ｖcc,GNDから切り離す。
【００１７】そして、モニター回路１の回路特性を調べ
ることになるが、モニター回路１は半導体集積回路本体
２の内部回路と同一構造で、同一条件で駆動させている
のでその試験結果から内部回路の特性が容易に推定され
ることになる。
ることになるが、モニター回路１は半導体集積回路本体
２の内部回路と同一構造で、同一条件で駆動させている
のでその試験結果から内部回路の特性が容易に推定され
ることになる。
【００１８】したがって、半導体集積回路本体２の内部
回路をエッチング、レーザー切断を行って分割する必要
は一切なくなる。しかも、切断機構６〜８は、例えば多
結晶シリコンからなるヒューズにより構成しているの
で、その切断作業はレーザ照射により短時間で簡単に行
うことができ、その間にモニター回路１の特性が変化す
ることはない。
回路をエッチング、レーザー切断を行って分割する必要
は一切なくなる。しかも、切断機構６〜８は、例えば多
結晶シリコンからなるヒューズにより構成しているの
で、その切断作業はレーザ照射により短時間で簡単に行
うことができ、その間にモニター回路１の特性が変化す
ることはない。
【００１９】また、接続機構３〜５は、図３に例示する
ように、絶縁破壊型、ｐｎ接合破壊型により形成してい
るために、その接続機構にのみ選択的に高電圧を印加す
れば配線の接続が容易に行える。
ように、絶縁破壊型、ｐｎ接合破壊型により形成してい
るために、その接続機構にのみ選択的に高電圧を印加す
れば配線の接続が容易に行える。
【００２０】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （ａ）本発明の第１実施例の説明 図１は、本発明の第１実施例の回路構成図である。
いて説明する。 （ａ）本発明の第１実施例の説明 図１は、本発明の第１実施例の回路構成図である。
【００２１】図において符号１は、１つの半導体チップ
に形成された半導体装置内のモニター回路１で、このモ
ニター回路１は、半導体集積回路本体２内の一部を構成
する内部回路と同じ構造に形成され、また後述する接続
機構３〜５及び切断機構６〜８を介して半導体集積回路
本体２とその電源配線Ｖcc,GNDに接続されていて、半導
体集積回路本体２の内部回路と同じ動作をするように構
成されている。
に形成された半導体装置内のモニター回路１で、このモ
ニター回路１は、半導体集積回路本体２内の一部を構成
する内部回路と同じ構造に形成され、また後述する接続
機構３〜５及び切断機構６〜８を介して半導体集積回路
本体２とその電源配線Ｖcc,GNDに接続されていて、半導
体集積回路本体２の内部回路と同じ動作をするように構
成されている。
【００２２】上記した接続機構３〜５は、切断状態の配
線を導通させるスイッチ機能を備えた絶縁破壊型素子、
接合破壊型素子等からなるもので、切断機構６〜８とモ
ニター回路１の間の配線Ｌ1 〜Ｌ3 に直列に接続されて
おり、これを書込むことによりそれらの配線Ｌ1 〜Ｌ3
を導通させるように構成されている。
線を導通させるスイッチ機能を備えた絶縁破壊型素子、
接合破壊型素子等からなるもので、切断機構６〜８とモ
ニター回路１の間の配線Ｌ1 〜Ｌ3 に直列に接続されて
おり、これを書込むことによりそれらの配線Ｌ1 〜Ｌ3
を導通させるように構成されている。
【００２３】また、切断機構６〜８は、多結晶シリコン
からなるヒューズ等のように配線を切断するスイッチ機
能を有するもので、半導体集積回路本体２と接続機構３
〜５を繋ぐ配線Ｌ1 、および電源配線Ｖcc,GNDと接続機
構３〜５を繋ぐ配線Ｌ2 ，Ｌ 3 中に直列に形成されてお
り、これを書込むことにより配線Ｌ1 〜Ｌ3 を導通状態
にするように構成されている。
からなるヒューズ等のように配線を切断するスイッチ機
能を有するもので、半導体集積回路本体２と接続機構３
〜５を繋ぐ配線Ｌ1 、および電源配線Ｖcc,GNDと接続機
構３〜５を繋ぐ配線Ｌ2 ，Ｌ 3 中に直列に形成されてお
り、これを書込むことにより配線Ｌ1 〜Ｌ3 を導通状態
にするように構成されている。
【００２４】なお、図中符号９は、接続機構３〜５、切
断機構６〜８のそれぞれの両端に接続されたプロービン
グパッド、１０は、半導体集積回路本体２及び電源配線
Ｖcc,GNDに接続されるボンディングパッドを示してい
る。
断機構６〜８のそれぞれの両端に接続されたプロービン
グパッド、１０は、半導体集積回路本体２及び電源配線
Ｖcc,GNDに接続されるボンディングパッドを示してい
る。
【００２５】次に、上記した実施例の作用について説明
する。まず、半導体装置の完成後に、接続機構３〜５を
開放状態にしたままにして、モニター回路１の端子に接
続されたプロービングパッド９に試験装置（不図示）の
プローブを当てて、モニター回路１内の素子の特性を調
査する。この素子は、半導体集積回路本体２内の一部の
素子と同じ構造になっているために、モニター回路１の
特性試験により、半導体集積回路本体２の内部素子の特
性を知ることができる。
する。まず、半導体装置の完成後に、接続機構３〜５を
開放状態にしたままにして、モニター回路１の端子に接
続されたプロービングパッド９に試験装置（不図示）の
プローブを当てて、モニター回路１内の素子の特性を調
査する。この素子は、半導体集積回路本体２内の一部の
素子と同じ構造になっているために、モニター回路１の
特性試験により、半導体集積回路本体２の内部素子の特
性を知ることができる。
【００２６】なお、接続機構３〜５によってモニター回
路１を半導体集積回路本体２に予め接続すれば、モニタ
ー回路１に集積回路本体２のインピーダンスが付加され
ることになり、モニター回路１の正確な特性が測定でき
ないので、その試験の際には接続機構３〜５を未書込状
態にすることは不可欠なものである。
路１を半導体集積回路本体２に予め接続すれば、モニタ
ー回路１に集積回路本体２のインピーダンスが付加され
ることになり、モニター回路１の正確な特性が測定でき
ないので、その試験の際には接続機構３〜５を未書込状
態にすることは不可欠なものである。
【００２７】このように、完成直後の半導体集積回路本
体２の特性をモニター回路１に基づいて調査した後に、
接続機構３〜５を書き込んで各配線Ｌ1 〜Ｌ3 を導通状
態に変え、これによりモニター回路１を半導体集積回路
本体２内及び電源配線Ｖcc,GNDに接続して半導体集積回
路本体２の内部回路と同一の動作状態におく。
体２の特性をモニター回路１に基づいて調査した後に、
接続機構３〜５を書き込んで各配線Ｌ1 〜Ｌ3 を導通状
態に変え、これによりモニター回路１を半導体集積回路
本体２内及び電源配線Ｖcc,GNDに接続して半導体集積回
路本体２の内部回路と同一の動作状態におく。
【００２８】そして、ボンディングパッド１０を通して
半導体集積回路本体２に所定の電源電圧と信号を供給し
てその回路を動作させると、モニター回路１は、半導体
集積回路本体２の一部の内部回路と同一条件で動作する
ことになり、その内部回路にホットキャリア、エレクト
ロマイグレーションが生じる場合には、モニター回路１
も同時にその影響を受けることになる。
半導体集積回路本体２に所定の電源電圧と信号を供給し
てその回路を動作させると、モニター回路１は、半導体
集積回路本体２の一部の内部回路と同一条件で動作する
ことになり、その内部回路にホットキャリア、エレクト
ロマイグレーションが生じる場合には、モニター回路１
も同時にその影響を受けることになる。
【００２９】このような動作を連続して行わせ、半導体
集積回路本体２に素子劣化による不具合が生じた場合に
は、動作を停止させ、ついで、切断機構６〜８を書き込
んでこれを切断状態となし、モニター回路１を電源配線
Ｖcc,GND及び半導体集積回路本体２から切り離す。切断
しない状態ではモニター回路１に半導体集積回路本体２
のインピーダンスが付加されることになり、モニター回
路１の正確な特性が測定できないからである。
集積回路本体２に素子劣化による不具合が生じた場合に
は、動作を停止させ、ついで、切断機構６〜８を書き込
んでこれを切断状態となし、モニター回路１を電源配線
Ｖcc,GND及び半導体集積回路本体２から切り離す。切断
しない状態ではモニター回路１に半導体集積回路本体２
のインピーダンスが付加されることになり、モニター回
路１の正確な特性が測定できないからである。
【００３０】そして、モニター回路１に繋がるプロービ
ングパッド９に試験装置のプローブを当て、その回路特
性を調べる。このモニター回路１は、半導体集積回路本
体２の内部回路と同一構造で、同一条件で駆動させてい
るので、その試験結果から内部回路の特性が推測される
ことになる。
ングパッド９に試験装置のプローブを当て、その回路特
性を調べる。このモニター回路１は、半導体集積回路本
体２の内部回路と同一構造で、同一条件で駆動させてい
るので、その試験結果から内部回路の特性が推測される
ことになる。
【００３１】この結果、半導体集積回路本体２の一部の
内部回路をエッチング、レーザー切断をして分割する必
要は一切なくなる。しかも、切断機構６〜８は、例えば
多結晶シリコンからなるヒューズにより構成しているの
で、その切断作業はレーザ照射により短時間で簡単に行
うことができ、その間にモニター回路１の特性が変化す
ることはない。
内部回路をエッチング、レーザー切断をして分割する必
要は一切なくなる。しかも、切断機構６〜８は、例えば
多結晶シリコンからなるヒューズにより構成しているの
で、その切断作業はレーザ照射により短時間で簡単に行
うことができ、その間にモニター回路１の特性が変化す
ることはない。
【００３２】（ｂ）本発明の第２実施例の説明 次に、第２実施例として、上記したモニター回路、接続
機構及び切断機構をさらに具体的に示して説明する。
機構及び切断機構をさらに具体的に示して説明する。
【００３３】図２は、本発明の第２実施例を説明する回
路図、図３は、本発明に用いる接続機構の一例を示す平
面図及び断面図、図４は、本発明に用いる切断機構の一
例を示す平面図及び断面図、図５は、モニター回路の一
部とその周辺を示す平面図である。
路図、図３は、本発明に用いる接続機構の一例を示す平
面図及び断面図、図４は、本発明に用いる切断機構の一
例を示す平面図及び断面図、図５は、モニター回路の一
部とその周辺を示す平面図である。
【００３４】図２において、モニター回路１は、ｐＭＯ
ＳＦＥＴｔ1 とｎＭＯＳＦＥＴｔ2から構成されるもの
で、これにより形成されるＣＭＯＳＦＥＴは、図１に示
すような半導体集積回路本体２内部のＣＭＯＳＦＥＴ
（不図示）と同一構造となっている。
ＳＦＥＴｔ1 とｎＭＯＳＦＥＴｔ2から構成されるもの
で、これにより形成されるＣＭＯＳＦＥＴは、図１に示
すような半導体集積回路本体２内部のＣＭＯＳＦＥＴ
（不図示）と同一構造となっている。
【００３５】そして、ｐＭＯＳＦＥＴｔ1 のドレインと
ｎＭＯＳＦＥＴｔ2 のドレインとを繋ぐ配線Ｌ4 中、お
よびそれらのゲートと半導体集積回路本体２とを繋ぐ配
線Ｌ 11, Ｌ12中には、それぞれ接続機構５ａ，５ｂ，１
１と切断機構８ａ，８ｂ，１２が直列に接続されてい
る。また、ｐＭＯＳＦＥＴｔ1 及びｎＭＯＳＦＥＴｔ2
の各ソースと電源配線Ｖcc,GNDとを繋ぐ配線Ｌ21, Ｌ31
中には、接続機構３ａ，４ａと切断機構６，７が直列に
接続されている。さらに、ｐＭＯＳＦＥＴｔ1 とｎＭＯ
ＳＦＥＴｔ2 の基板電位を印加する各配線Ｌ22, Ｌ
32は、それぞれ接続機構３ｂ，４ｂを介して電源配線Ｖ
cc,GNDの切断機構６，７に繋がれている。
ｎＭＯＳＦＥＴｔ2 のドレインとを繋ぐ配線Ｌ4 中、お
よびそれらのゲートと半導体集積回路本体２とを繋ぐ配
線Ｌ 11, Ｌ12中には、それぞれ接続機構５ａ，５ｂ，１
１と切断機構８ａ，８ｂ，１２が直列に接続されてい
る。また、ｐＭＯＳＦＥＴｔ1 及びｎＭＯＳＦＥＴｔ2
の各ソースと電源配線Ｖcc,GNDとを繋ぐ配線Ｌ21, Ｌ31
中には、接続機構３ａ，４ａと切断機構６，７が直列に
接続されている。さらに、ｐＭＯＳＦＥＴｔ1 とｎＭＯ
ＳＦＥＴｔ2 の基板電位を印加する各配線Ｌ22, Ｌ
32は、それぞれ接続機構３ｂ，４ｂを介して電源配線Ｖ
cc,GNDの切断機構６，７に繋がれている。
【００３６】ところで、上記した各接続機構３ａ，３ｂ
…は、例えば図３(a),(b) に示すような構造をしてい
る。図３(a) に示す接続機構は、シリコン等よりなるｐ
型半導体基板３１に設けられたＮウェル３２の上部にｐ
+ 型不純物拡散層３３を形成し、その上にSiO2、 SiN等
の絶縁膜３４を形成して構成されたもので、接続機構の
一方に接続されるアルミニウム配線Ｌ01は、その絶縁膜
３４に形成された開口部３５を通してｐ+ 型不純物拡散
層３３に接続され、また、その他方に接続される配線Ｌ
01は、絶縁膜３４のうちｐ型不純物拡散層３３の上に形
成された凹部３６に接続されている。
…は、例えば図３(a),(b) に示すような構造をしてい
る。図３(a) に示す接続機構は、シリコン等よりなるｐ
型半導体基板３１に設けられたＮウェル３２の上部にｐ
+ 型不純物拡散層３３を形成し、その上にSiO2、 SiN等
の絶縁膜３４を形成して構成されたもので、接続機構の
一方に接続されるアルミニウム配線Ｌ01は、その絶縁膜
３４に形成された開口部３５を通してｐ+ 型不純物拡散
層３３に接続され、また、その他方に接続される配線Ｌ
01は、絶縁膜３４のうちｐ型不純物拡散層３３の上に形
成された凹部３６に接続されている。
【００３７】また、図３(b) に示す接続機構は、ｎ型半
導体基板３７に設けられたｐ型不純物拡散層３８の上部
にｎ型不純物拡散層３９を形成してなるもので、接続機
構の一方に接続されるアルミニウム配線Ｌ02は、ｎ型半
導体基板３７を覆う絶縁膜４０に形成されたコンタクト
ホール４１を通してｎ型不純物拡散層３９に接続されて
いる。また、その他方に接続されるアルミニウム配線Ｌ
02は、別のコンタクトホール４２を通してｐ型不純物拡
散層３８近傍のｎ型半導体基板３７の上面に接続されて
いる。
導体基板３７に設けられたｐ型不純物拡散層３８の上部
にｎ型不純物拡散層３９を形成してなるもので、接続機
構の一方に接続されるアルミニウム配線Ｌ02は、ｎ型半
導体基板３７を覆う絶縁膜４０に形成されたコンタクト
ホール４１を通してｎ型不純物拡散層３９に接続されて
いる。また、その他方に接続されるアルミニウム配線Ｌ
02は、別のコンタクトホール４２を通してｐ型不純物拡
散層３８近傍のｎ型半導体基板３７の上面に接続されて
いる。
【００３８】なお、接続機構を構成する導電型はこれに
限定するものではなく、それぞれ反対の導電型のものを
使用してもよい。一方、上記した切断機構は、図４に示
すような構造をしていて、半導体基板４３を覆う絶縁膜
４４の上に形成された多結晶シリコンよりなるヒューズ
４５によって構成されており、その両端には配線Ｌ03，
Ｌ03が接続されている。
限定するものではなく、それぞれ反対の導電型のものを
使用してもよい。一方、上記した切断機構は、図４に示
すような構造をしていて、半導体基板４３を覆う絶縁膜
４４の上に形成された多結晶シリコンよりなるヒューズ
４５によって構成されており、その両端には配線Ｌ03，
Ｌ03が接続されている。
【００３９】ところで、図２中符号９ａ〜９ｈは、ｐＭ
ＯＳＦＥＴｔ1 及びｎＭＯＳＦＥＴｔ2 のゲート、ソー
ス、ドレイン、基板電位配線から引出されるプロービン
グパッド、９ｉ〜９ｌは、電源配線Ｖcc,GND側の切断機
構６，７と接続機構３ａ，３ｂ，４ａ，４ｂの間の配線
Ｌ21, Ｌ22, Ｌ31, Ｌ32から引出されるプロービングパ
ッド、９ｍ〜９ｎは、ゲートに繋がる切断機構８ａ，８
ｂと半導体集積回路１との間の配線Ｌ11, Ｌ12から引出
されるプロービングパッドを示している。
ＯＳＦＥＴｔ1 及びｎＭＯＳＦＥＴｔ2 のゲート、ソー
ス、ドレイン、基板電位配線から引出されるプロービン
グパッド、９ｉ〜９ｌは、電源配線Ｖcc,GND側の切断機
構６，７と接続機構３ａ，３ｂ，４ａ，４ｂの間の配線
Ｌ21, Ｌ22, Ｌ31, Ｌ32から引出されるプロービングパ
ッド、９ｍ〜９ｎは、ゲートに繋がる切断機構８ａ，８
ｂと半導体集積回路１との間の配線Ｌ11, Ｌ12から引出
されるプロービングパッドを示している。
【００４０】ここで、モニター回路の一部とその周辺の
プロービングパッドの平面構造を図５に基づいて説明す
る。図５において、半導体基板５１の素子形成領域Ｘと
基板電圧印加領域Ｙを選択酸化膜５２により囲み、その
素子形成領域Ｘの中央を通してｎＭＯＳＦＥＴｔ2のゲ
ート電極Ｇを形成し、このゲート電極Ｇをマスクにして
素子形成領域Ｘに不純物をイオン注入してソース層Ｓ、
ドレイン層Ｄを形成する。
プロービングパッドの平面構造を図５に基づいて説明す
る。図５において、半導体基板５１の素子形成領域Ｘと
基板電圧印加領域Ｙを選択酸化膜５２により囲み、その
素子形成領域Ｘの中央を通してｎＭＯＳＦＥＴｔ2のゲ
ート電極Ｇを形成し、このゲート電極Ｇをマスクにして
素子形成領域Ｘに不純物をイオン注入してソース層Ｓ、
ドレイン層Ｄを形成する。
【００４１】そして、これらを図示しない層間絶縁膜に
より覆い、その層間絶縁膜のうちゲート電極Ｇ、ソース
層Ｓ、ドレイン層Ｄ及び基板電位印加領域Ｙの上に、そ
れぞれコンタクトホールを形成し、このコンタクトホー
ルを通してアルミニウムよりなる配線Ｌ21，Ｌ31,
Ｌ32, Ｌ4 を接続するが、その配線Ｌ21，Ｌ31, Ｌ32,
Ｌ 4 の一部を矩形状に広く形成してこれをプロービング
パッド９ｂ，９ｄ，９ｈ，９ｆとして適用する。
より覆い、その層間絶縁膜のうちゲート電極Ｇ、ソース
層Ｓ、ドレイン層Ｄ及び基板電位印加領域Ｙの上に、そ
れぞれコンタクトホールを形成し、このコンタクトホー
ルを通してアルミニウムよりなる配線Ｌ21，Ｌ31,
Ｌ32, Ｌ4 を接続するが、その配線Ｌ21，Ｌ31, Ｌ32,
Ｌ 4 の一部を矩形状に広く形成してこれをプロービング
パッド９ｂ，９ｄ，９ｈ，９ｆとして適用する。
【００４２】次に、上記した接続機構の作用について説
明する。まず、図３(a) に示す接続機構において、ｐ+
型不純物拡散層３３の上で分離された配線Ｌ01間に十数
Ｖの電圧を印加して絶縁膜３４の凹部３６の薄い部分に
絶縁破壊を生じさ、アルミニウムよりなる配線Ｌ01をｐ
+ 型不純物拡散層３３に突き抜けさせてAlSi合金スパイ
クを生じさせると、配線Ｌ01はｐ+ 型不純物拡散層３３
を通して導通状態になる。
明する。まず、図３(a) に示す接続機構において、ｐ+
型不純物拡散層３３の上で分離された配線Ｌ01間に十数
Ｖの電圧を印加して絶縁膜３４の凹部３６の薄い部分に
絶縁破壊を生じさ、アルミニウムよりなる配線Ｌ01をｐ
+ 型不純物拡散層３３に突き抜けさせてAlSi合金スパイ
クを生じさせると、配線Ｌ01はｐ+ 型不純物拡散層３３
を通して導通状態になる。
【００４３】また、図３(b) に示す接続機構において
も、分割された配線Ｌ02間に十数Ｖの電圧を印加する
と、ｎ型不純物拡散層３９を突き抜けてｐ型不純物拡散
層３８に達するAlSi合金スパイクが生じ、配線Ｌ02の一
方は他方に対してｐｎ接合を介して接続して書込状態に
なる。したがって、この接続機構は、電流の向きに方向
性を有するものとなり、一方向にのみ電流を流したい場
合に使用する。
も、分割された配線Ｌ02間に十数Ｖの電圧を印加する
と、ｎ型不純物拡散層３９を突き抜けてｐ型不純物拡散
層３８に達するAlSi合金スパイクが生じ、配線Ｌ02の一
方は他方に対してｐｎ接合を介して接続して書込状態に
なる。したがって、この接続機構は、電流の向きに方向
性を有するものとなり、一方向にのみ電流を流したい場
合に使用する。
【００４４】なお、上記した接続機構への電圧印加は、
プロービングパッド９ａ〜９ｎを通して行うことにな
る。次に、上記した切断機構の作用について説明する。
プロービングパッド９ａ〜９ｎを通して行うことにな
る。次に、上記した切断機構の作用について説明する。
【００４５】図４に示す切断機構において、製作された
初期状態で、配線Ｌ03中に流れる電流はヒューズ４５を
通ることになる。また、その配線Ｌ03の導通を断ちたい
場合には、そのヒューズ４５をレーザにより溶融切断し
て配線を断線させる。
初期状態で、配線Ｌ03中に流れる電流はヒューズ４５を
通ることになる。また、その配線Ｌ03の導通を断ちたい
場合には、そのヒューズ４５をレーザにより溶融切断し
て配線を断線させる。
【００４６】次に、これらの接続機構、切断機構を使用
してモニターを行う方法について説明する。まず、図２
において、全ての接続機構３ａ，３ｂ，４ａ，４ｂ，５
ａ，５ｂ，１１を開いた状態（未書込状態）にして、ｐ
ＭＯＳＦＥＴｔ1 とｎＭＯＳＦＥＴｔ2 の特性を測定す
れば、これと同一構造の半導体集積回路本体２の内部回
路の素子特性が容易に推定できる。この測定を終えた後
に、上記した方法により全ての接続機構３ａ，３ｂ，４
ａ，４ｂ，５ａ，５ｂ，１１を接続状態にして、モニタ
ー回路１を半導体集積回路本体２及び電源配線Ｖcc,GND
に接続する。
してモニターを行う方法について説明する。まず、図２
において、全ての接続機構３ａ，３ｂ，４ａ，４ｂ，５
ａ，５ｂ，１１を開いた状態（未書込状態）にして、ｐ
ＭＯＳＦＥＴｔ1 とｎＭＯＳＦＥＴｔ2 の特性を測定す
れば、これと同一構造の半導体集積回路本体２の内部回
路の素子特性が容易に推定できる。この測定を終えた後
に、上記した方法により全ての接続機構３ａ，３ｂ，４
ａ，４ｂ，５ａ，５ｂ，１１を接続状態にして、モニタ
ー回路１を半導体集積回路本体２及び電源配線Ｖcc,GND
に接続する。
【００４７】この状態で、半導体集積回路本体２に電
源、信号を供給して駆動させると、その内部のクロック
信号は、モニター回路１のｐＭＯＳＦＥＴｔ1 及びｎＭ
ＯＳＦＥＴｔ2 のゲートに入力して内部回路と並行して
駆動させることになる。
源、信号を供給して駆動させると、その内部のクロック
信号は、モニター回路１のｐＭＯＳＦＥＴｔ1 及びｎＭ
ＯＳＦＥＴｔ2 のゲートに入力して内部回路と並行して
駆動させることになる。
【００４８】そして、半導体集積回路本体２を諸条件で
一定時間駆動した後にその内部回路の特性を調べたい場
合には、切断機構６，７，８ａ，８ｂ，１２を切断状態
にすると、ｐＭＯＳＦＥＴｔ1 、ｎＭＯＳＦＥＴｔ2 は
半導体集積回路本体２から分離される。そして、プロビ
ングパッド９ａ〜９ｈに試験装置のプローブを当て、モ
ニター回路１の素子特性を測定すれば、これにより半導
体集積回路本体２の内部回路の特性が推定される。
一定時間駆動した後にその内部回路の特性を調べたい場
合には、切断機構６，７，８ａ，８ｂ，１２を切断状態
にすると、ｐＭＯＳＦＥＴｔ1 、ｎＭＯＳＦＥＴｔ2 は
半導体集積回路本体２から分離される。そして、プロビ
ングパッド９ａ〜９ｈに試験装置のプローブを当て、モ
ニター回路１の素子特性を測定すれば、これにより半導
体集積回路本体２の内部回路の特性が推定される。
【００４９】なお、ｐＭＯＳＦＥＴｔ1 及びｎＭＯＳＦ
ＥＴｔ2 の特性測定は、プロービングパッド９ａ〜９ｈ
を介して行うために、特にエッチングやレーザ切断を行
う必要はない。
ＥＴｔ2 の特性測定は、プロービングパッド９ａ〜９ｈ
を介して行うために、特にエッチングやレーザ切断を行
う必要はない。
【００５０】また、ヒューズ４５の切断はレーザにより
一瞬にして行うことができ、手間がかからず、その間に
モニター回路１の特性が変化することはない。 （ｃ）本発明の第３実施例の説明 次に、第３実施例として、フリップフロップを内部回路
とし、モニター回路として１つのｎＭＯＳＦＥＴを適用
した装置を例にあげて説明する。
一瞬にして行うことができ、手間がかからず、その間に
モニター回路１の特性が変化することはない。 （ｃ）本発明の第３実施例の説明 次に、第３実施例として、フリップフロップを内部回路
とし、モニター回路として１つのｎＭＯＳＦＥＴを適用
した装置を例にあげて説明する。
【００５１】図６は、本発明の第３実施例を説明する回
路図、図７は、本発明に用いるフリップフロップ回路図
であり、まず、フリップフロップ回路の構成について説
明する。
路図、図７は、本発明に用いるフリップフロップ回路図
であり、まず、フリップフロップ回路の構成について説
明する。
【００５２】図７に示すフリップフロップ回路７０にお
いて、データ入力端子Ｄは、２段のインバータ７１，７
２と第１のトランスミッション７３を介して第１のＮＡ
ＮＤゲート７４の入力端に接続され、また、そのＮＡＮ
Ｄゲート７４の出力端は第２のＮＡＮＤゲート７５と第
２のトランスミッション７６を順に介して第１のＮＡＮ
Ｄゲート７４の入力端に帰還されている。さらに、第１
のＮＡＮＤゲート７４の出力端は第３のトランスミッシ
ョン７７を介して第３のＮＡＮＤゲート７８に入力して
いる。
いて、データ入力端子Ｄは、２段のインバータ７１，７
２と第１のトランスミッション７３を介して第１のＮＡ
ＮＤゲート７４の入力端に接続され、また、そのＮＡＮ
Ｄゲート７４の出力端は第２のＮＡＮＤゲート７５と第
２のトランスミッション７６を順に介して第１のＮＡＮ
Ｄゲート７４の入力端に帰還されている。さらに、第１
のＮＡＮＤゲート７４の出力端は第３のトランスミッシ
ョン７７を介して第３のＮＡＮＤゲート７８に入力して
いる。
【００５３】第３のＮＡＮＤゲート７８の出力端は、２
段のインバータ７９，８０を介して第１のデータ出力端
Ｑ1 に出力されている。また、第３のＮＡＮＤゲート７
８の出力は、第４のＮＡＮＤゲート８１と２段のインバ
ータ８２，８３を順に介して第２のデータ出力端Ｑ2 に
出力されている。この場合の第２の出力端Ｑ2 からの信
号は、第１の出力端Ｑ1 に対して反転された信号とな
る。
段のインバータ７９，８０を介して第１のデータ出力端
Ｑ1 に出力されている。また、第３のＮＡＮＤゲート７
８の出力は、第４のＮＡＮＤゲート８１と２段のインバ
ータ８２，８３を順に介して第２のデータ出力端Ｑ2 に
出力されている。この場合の第２の出力端Ｑ2 からの信
号は、第１の出力端Ｑ1 に対して反転された信号とな
る。
【００５４】さらに、第４のＮＡＮＤゲート８１を通過
した信号は、第４のトランスミッション８４を介して第
３のＮＡＮＤゲート７８の前記入力端に帰還して接続さ
れている。
した信号は、第４のトランスミッション８４を介して第
３のＮＡＮＤゲート７８の前記入力端に帰還して接続さ
れている。
【００５５】一方、フリップフロップ回路７０における
クリア信号端CLR は、２段のインバータ８４，８５を介
して第１と第４のＮＡＮＤゲート７４，８１の残りの入
力端に接続され、また、プリセット信号端ＰＲは、２段
のインバータ８６，８７を介して第２と第３のＮＡＮＤ
ゲート７５，７８の残りの入力端に接続されている。
クリア信号端CLR は、２段のインバータ８４，８５を介
して第１と第４のＮＡＮＤゲート７４，８１の残りの入
力端に接続され、また、プリセット信号端ＰＲは、２段
のインバータ８６，８７を介して第２と第３のＮＡＮＤ
ゲート７５，７８の残りの入力端に接続されている。
【００５６】また、フリップフロップ回路７０における
クロック信号端ＣＫ′から入力するクロック信号は、２
段のインバータ８８，８９を介してクロック信号ＣＫ1
として取り出され、さらに１段のインバータ９０を介し
て反転クロック信号ＣＫ2 が取り出される。そして、そ
れらの信号は各トランスミッション７３，７６，７７，
８４に入力されるが、第１、第４のトランスミッション
７３，８４と第２、第３のトランスミッション７６，７
７は反転状態となるように構成されている。
クロック信号端ＣＫ′から入力するクロック信号は、２
段のインバータ８８，８９を介してクロック信号ＣＫ1
として取り出され、さらに１段のインバータ９０を介し
て反転クロック信号ＣＫ2 が取り出される。そして、そ
れらの信号は各トランスミッション７３，７６，７７，
８４に入力されるが、第１、第４のトランスミッション
７３，８４と第２、第３のトランスミッション７６，７
７は反転状態となるように構成されている。
【００５７】ところで、トランスミッション７３，７
６，７７，８４は、図７の破線内に示すように、ｐＭＯ
ＳＦＥＴｔ3 とｎＭＯＳＦＥＴｔ4 のソース／ドレイン
を互いに接続したもので、これらのゲートにはクロック
信号ＣＫ1 ，ＣＫ2 が加わる。
６，７７，８４は、図７の破線内に示すように、ｐＭＯ
ＳＦＥＴｔ3 とｎＭＯＳＦＥＴｔ4 のソース／ドレイン
を互いに接続したもので、これらのゲートにはクロック
信号ＣＫ1 ，ＣＫ2 が加わる。
【００５８】例えばそのｎＭＯＳＦＥＴｔ4 の使用前と
使用後の特性を測定した場合には、図６に示すように、
モニター回路１を同一構造のｎＭＯＳＦＥＴｔ5 により
構成して、これをクロック信号ＣＫ1 ，ＣＫ2 に同期さ
せて駆動することになる。
使用後の特性を測定した場合には、図６に示すように、
モニター回路１を同一構造のｎＭＯＳＦＥＴｔ5 により
構成して、これをクロック信号ＣＫ1 ，ＣＫ2 に同期さ
せて駆動することになる。
【００５９】そこで、図６に示すように、ｎＭＯＳＦＥ
Ｔｔ5 によってモニター回路６０を構成し、ｎＭＯＳＦ
ＥＴｔ5 のドレインをフリップフロップ回路７０の電源
電圧端Ｖccに接続し、そのソースと基板電圧配線をフリ
ップフロップ回路７０の接地端GND に接続するととも
に、そのゲートをクロック信号端ＣＫ’に接続する。
Ｔｔ5 によってモニター回路６０を構成し、ｎＭＯＳＦ
ＥＴｔ5 のドレインをフリップフロップ回路７０の電源
電圧端Ｖccに接続し、そのソースと基板電圧配線をフリ
ップフロップ回路７０の接地端GND に接続するととも
に、そのゲートをクロック信号端ＣＫ’に接続する。
【００６０】この場合、モニター回路６０とフリップフ
ロップ回路７０を接続する配線中に、第２実施例で示し
た構造の接続機構６１、切断機構６２及びプロービング
パッド６３，６４，６５を形成する。
ロップ回路７０を接続する配線中に、第２実施例で示し
た構造の接続機構６１、切断機構６２及びプロービング
パッド６３，６４，６５を形成する。
【００６１】次に、この実施例の作用について説明す
る。まず、接続機構６１を開いた状態で、プロービング
パッド６３に試験装置のプローブを当てて、モニター回
路６０のｎＭＯＳＦＥＴｔ5 の特性を検査し、これによ
り図７に示すトランスミッション７３，７６，７７，８
４のｎＭＯＳＦＥＴｔ4 の特性が推測される。
る。まず、接続機構６１を開いた状態で、プロービング
パッド６３に試験装置のプローブを当てて、モニター回
路６０のｎＭＯＳＦＥＴｔ5 の特性を検査し、これによ
り図７に示すトランスミッション７３，７６，７７，８
４のｎＭＯＳＦＥＴｔ4 の特性が推測される。
【００６２】この後に、第２実施例に示すような手段に
より接続機構６１を書込状態にしてモニター回路６０を
フリップフロップ回路７０に接続する。そして、フリッ
プフロップ回路７０を所定の条件により駆動させると、
その中のトランスミッション７３，７６，７７，８４の
ｎＭＯＳＦＥＴｔ4 にかかるクロック信号によりモニタ
ー回路６０内のｎＭＯＳＦＥＴｔ5 が同一条件で動作す
ることになる。
より接続機構６１を書込状態にしてモニター回路６０を
フリップフロップ回路７０に接続する。そして、フリッ
プフロップ回路７０を所定の条件により駆動させると、
その中のトランスミッション７３，７６，７７，８４の
ｎＭＯＳＦＥＴｔ4 にかかるクロック信号によりモニタ
ー回路６０内のｎＭＯＳＦＥＴｔ5 が同一条件で動作す
ることになる。
【００６３】そして、フリップフロップ回路７０とモニ
ター回路６０を所定時間駆動した後に、第２実施例と同
様にして、切断機構６２によりモニター回路６０とフリ
ップフロップ回路７０とを切離し、ついで、プロービン
グパッド６３（又は６４）に試験装置のプローブを当て
てｎＭＯＳＦＥＴｔ5 の劣化後の特性を試験すれば、こ
れによりトランスミッション７３，７６，７７，８４の
ｎＭＯＳＦＥＴｔ4 のホットキャリア等による劣化状態
が判定される。
ター回路６０を所定時間駆動した後に、第２実施例と同
様にして、切断機構６２によりモニター回路６０とフリ
ップフロップ回路７０とを切離し、ついで、プロービン
グパッド６３（又は６４）に試験装置のプローブを当て
てｎＭＯＳＦＥＴｔ5 の劣化後の特性を試験すれば、こ
れによりトランスミッション７３，７６，７７，８４の
ｎＭＯＳＦＥＴｔ4 のホットキャリア等による劣化状態
が判定される。
【００６４】
【発明の効果】以上述べたように本発明によれば、モニ
ター回路を半導体集積回路本体の内部回路と同一構成に
するとともに、モニター回路と半導体集積回路本体、電
源配線とを結ぶ配線中に、配線を接続する接続機構と配
線を切断する切断機構を直列に接続している。
ター回路を半導体集積回路本体の内部回路と同一構成に
するとともに、モニター回路と半導体集積回路本体、電
源配線とを結ぶ配線中に、配線を接続する接続機構と配
線を切断する切断機構を直列に接続している。
【００６５】このため、モニター回路を単独で試験した
り、半導体集積回路本体に接続して内部回路と同一動作
を行わせた後に、再び単独で特性試験を行うことが可能
になり、モニター回路の特性試験により半導体集積回路
本体の内部回路の特性が容易に測定することができる。
しかも、半導体集積回路本体の内部回路をエッチング、
レーザー切断によって分割する必要は一切なくなるとと
もに、切断機構は、半導体からなるヒューズにより構成
すればその切断作業をレーザ照射により短時間で簡単に
行うことができるので、モニター回路の特性変化を生じ
させないようにすることができる。
り、半導体集積回路本体に接続して内部回路と同一動作
を行わせた後に、再び単独で特性試験を行うことが可能
になり、モニター回路の特性試験により半導体集積回路
本体の内部回路の特性が容易に測定することができる。
しかも、半導体集積回路本体の内部回路をエッチング、
レーザー切断によって分割する必要は一切なくなるとと
もに、切断機構は、半導体からなるヒューズにより構成
すればその切断作業をレーザ照射により短時間で簡単に
行うことができるので、モニター回路の特性変化を生じ
させないようにすることができる。
【００６６】また、接続機構は、絶縁破壊型、ｐｎ接合
破壊型により形成しているために、その接続機構のみに
選択的に高電圧を印加して、モニター回路と半導体集積
回路本体との配線を容易に接続することができる。
破壊型により形成しているために、その接続機構のみに
選択的に高電圧を印加して、モニター回路と半導体集積
回路本体との配線を容易に接続することができる。
【図１】本発明の第１実施例を示す回路図である。
【図２】本発明の第２実施例を示す回路構成図である。
【図３】本発明に用いられる接続機構の一例を示す平面
図及び断面図である。
図及び断面図である。
【図４】本発明に用いられる切断機構の一例を示す平面
図及び断面図である。
図及び断面図である。
【図５】本発明の第２実施例におけるモニター回路の一
部とその周辺の配線、プロービングパッドを示す平面図
である。
部とその周辺の配線、プロービングパッドを示す平面図
である。
【図６】本発明の第２実施例の内部回路図とモニター回
路図である。
路図である。
【図７】本発明の第３実施例に使用するフリップフロッ
プ回路の一例を示す回路図である。
プ回路の一例を示す回路図である。
【図８】従来装置の平面図及び回路構成図である。
１、60 モニター回路 ２、70 半導体集積回路 ３〜５、61 接続機構 ６〜８、62 切断機構 ９、９ａ〜９ｎ、63〜65 プロービングパッド １０ ボンディングバッド 3a，3b，4a，4b，5a，5b，11 接続機構 ６，７，8a, 8b, 12 切断機構
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｄ 8427−4Ｍ
Claims (3)
- 【請求項１】実チップ中に搭載されるモニター回路
（１）内の回路を半導体集積回路本体（２）の内部回路
と同一の構成にするとともに、 前記モニター回路（１）と前記半導体集積回路本体
（２）、電源配線（Ｖcc,GND）とを結ぶ配線中に、配線
接続可能な接続機構（３〜５）と配線切断可能な切断機
構（６〜８）を直列に接続したことを特徴とする半導体
装置。 - 【請求項２】前記接続機構（３〜５）は、絶縁破壊型又
はｐｎ接合破壊型であることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】前記切断機構（６〜８）は、半導体からな
るヒューズにより構成されていることを特徴とする請求
項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4062619A JPH05267415A (ja) | 1992-03-18 | 1992-03-18 | 半導体装置 |
| US08/296,587 US5410163A (en) | 1992-03-18 | 1994-08-29 | Semi-conductor integrated circuit device including connection and disconnection mechanisms to connect and disconnect monitor circuit and semiconductor integrated circuit from each other |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4062619A JPH05267415A (ja) | 1992-03-18 | 1992-03-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267415A true JPH05267415A (ja) | 1993-10-15 |
Family
ID=13205519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4062619A Withdrawn JPH05267415A (ja) | 1992-03-18 | 1992-03-18 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5410163A (ja) |
| JP (1) | JPH05267415A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221188A (ja) * | 1993-11-30 | 1995-08-18 | Sgs Thomson Microelectron Sa | 集積回路用ヒューズ |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486776A (en) * | 1994-09-29 | 1996-01-23 | Xilinx, Inc. | Antifuse-based programmable logic circuit |
| US5670825A (en) * | 1995-09-29 | 1997-09-23 | Intel Corporation | Integrated circuit package with internally readable permanent identification of device characteristics |
| US5686759A (en) * | 1995-09-29 | 1997-11-11 | Intel Corporation | Integrated circuit package with permanent identification of device characteristics and method for adding the same |
| JPH10135756A (ja) * | 1996-10-31 | 1998-05-22 | Mitsumi Electric Co Ltd | 回路体における回路特性の調整方法 |
| KR100251528B1 (ko) * | 1997-10-22 | 2000-04-15 | 김덕중 | 복수개의 센스 소오스 패드를 구비한 센스 전계효과 트랜지스터 |
| US6140212A (en) * | 1998-06-01 | 2000-10-31 | Motorola, Inc. | Semiconductor device and method therefor |
| JP3092664B2 (ja) * | 1998-06-24 | 2000-09-25 | 日本電気株式会社 | 設計支援方法 |
| US6262435B1 (en) * | 1998-12-01 | 2001-07-17 | Marina V. Plat | Etch bias distribution across semiconductor wafer |
| US6252292B1 (en) * | 1999-06-09 | 2001-06-26 | International Business Machines Corporation | Vertical electrical cavity-fuse |
| US6605825B1 (en) * | 2002-02-14 | 2003-08-12 | Innovative Technology Licensing, Llc | Bipolar transistor characterization apparatus with lateral test probe pads |
| US7130032B2 (en) * | 2005-03-11 | 2006-10-31 | Northrop Grumman Corporation | Alternate test method for RF cable testing to avoid long test cables |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6164138A (ja) * | 1984-09-06 | 1986-04-02 | Nec Corp | モノリシツク集積回路 |
| DE3526485A1 (de) * | 1985-07-24 | 1987-02-05 | Heinz Krug | Schaltungsanordnung zum pruefen integrierter schaltungseinheiten |
| US5025298A (en) * | 1989-08-22 | 1991-06-18 | Motorola, Inc. | Semiconductor structure with closely coupled substrate temperature sense element |
| JP2643028B2 (ja) * | 1989-12-22 | 1997-08-20 | 松下電器産業株式会社 | 半導体集積回路と発光素子と半導体集積回路試験装置 |
| US5105235A (en) * | 1989-12-22 | 1992-04-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit having light emitting MOS devices |
| US5200919A (en) * | 1990-06-29 | 1993-04-06 | Texas Instruments Incorporated | Electrically-erasable, electrically-programmable read-only memory cell with a selectable threshold voltage and methods for its use |
-
1992
- 1992-03-18 JP JP4062619A patent/JPH05267415A/ja not_active Withdrawn
-
1994
- 1994-08-29 US US08/296,587 patent/US5410163A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221188A (ja) * | 1993-11-30 | 1995-08-18 | Sgs Thomson Microelectron Sa | 集積回路用ヒューズ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5410163A (en) | 1995-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100476900B1 (ko) | 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치 | |
| KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
| US7825679B2 (en) | Dielectric film and layer testing | |
| US6881597B2 (en) | Method of manufacturing a semiconductor device to provide a plurality of test element groups (TEGs) in a scribe region | |
| JP2009239101A (ja) | 半導体装置の製造方法、半導体ウェハ、およびテスト方法 | |
| JPH05267415A (ja) | 半導体装置 | |
| JPH07169807A (ja) | 半導体ウェハ | |
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| KR100358609B1 (ko) | 반도체기판에집적된전자회로의검사방법,전자회로및집적회로 | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| JPS58107643A (ja) | 集積回路チツプの容量結合端子 | |
| JPH0782165B2 (ja) | 液晶表示装置の製造方法 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| KR100396344B1 (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
| Schlangen et al. | FIB backside circuit modification at the device level, allowing access to every circuit node with minimum impact on device performance by use of Atomic Force Probing | |
| US20240013845A1 (en) | Semiconductor device structure | |
| JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
| US20240013844A1 (en) | Semiconductor device structure | |
| JPH0153513B2 (ja) | ||
| US20080122446A1 (en) | Test pattern | |
| JP2000214228A (ja) | 半導体装置 | |
| JPH11330170A (ja) | 半導体装置およびその製造方法ならびに半導体装置の検査方法 | |
| US6163063A (en) | Semiconductor device | |
| JP2978883B1 (ja) | 半導体装置 | |
| Jain et al. | Effects of backside circuit edit on transistor characteristics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |