JPH07221188A - 集積回路用ヒューズ - Google Patents
集積回路用ヒューズInfo
- Publication number
- JPH07221188A JPH07221188A JP6321492A JP32149294A JPH07221188A JP H07221188 A JPH07221188 A JP H07221188A JP 6321492 A JP6321492 A JP 6321492A JP 32149294 A JP32149294 A JP 32149294A JP H07221188 A JPH07221188 A JP H07221188A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- junction
- shallow
- current
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Abstract
(57)【要約】 （修正有）
【目的】 極めて低い電圧で作動可能とする。
【構成】 集積回路用ヒューズは、金属コンタクトによ
って被覆された浅いＮＰ接合によって構成されており、
その半導体領域は、過度にドープされていない。ヒュー
ズを飛ばすために、接合は、その接合まで金属の拡散を
可能にするために十分な電流で順方向バイアスされ、接
合を短絡させる。検出も接合の順方向バイアスで実施さ
れるが、これは低電流又は低電圧によるものである。検
出は、逆バイアスでも実施できる。
って被覆された浅いＮＰ接合によって構成されており、
その半導体領域は、過度にドープされていない。ヒュー
ズを飛ばすために、接合は、その接合まで金属の拡散を
可能にするために十分な電流で順方向バイアスされ、接
合を短絡させる。検出も接合の順方向バイアスで実施さ
れるが、これは低電流又は低電圧によるものである。検
出は、逆バイアスでも実施できる。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路に関するもの
である。さらに詳しく言えば、回路のある部分の機能を
恒久的に変更ため、または、これらの部分にアクセスす
るために使用できる非可逆性ロック要素の製造に関する
ものである。これらのロック要素を示すために以下の説
明では標準的な語である「ヒューズ」を使用する。しか
しながら、これは機能に関する表現であり、これらの要
素の構造は必ずしも物理的なヒューズ作用を行うもので
はない。
である。さらに詳しく言えば、回路のある部分の機能を
恒久的に変更ため、または、これらの部分にアクセスす
るために使用できる非可逆性ロック要素の製造に関する
ものである。これらのロック要素を示すために以下の説
明では標準的な語である「ヒューズ」を使用する。しか
しながら、これは機能に関する表現であり、これらの要
素の構造は必ずしも物理的なヒューズ作用を行うもので
はない。
【０００２】
【従来の技術】集積回路の分野でのヒューズの一般的な
応用は、チップカードに関するものである。すなわち、
メモリ領域またはある機能へのアクセスを禁止するため
に使用されることが多い。その禁止は、これらのカード
が製造され、市販されるにいたる各段階を経るごとに徐
々に加えられる。
応用は、チップカードに関するものである。すなわち、
メモリ領域またはある機能へのアクセスを禁止するため
に使用されることが多い。その禁止は、これらのカード
が製造され、市販されるにいたる各段階を経るごとに徐
々に加えられる。
【０００３】典型的な例は、下記の通りである。カード
製造者によって製造されたカードは、最初、その全ての
アクセス点とその全ての機能とが、テストの目的のため
だけに許可されていなければならない。その時、ある秘
密のデータ要素は、アクセス不可能でなければならな
い。例えば、カード製造者はオペレーティングシステム
（チップ内の読出専用メモリ内にある）のプログラムに
読出モードでアクセス可能であることを望まない。この
今まで可能であった読出動作を禁止するために、１つま
たは複数のヒューズを飛ばす。次に、カードは例えばサ
ービスの提供者（銀行、電話会社等）に引き渡される。
サービスの提供者は、カード内（プログラム可能なメモ
リ内）に他のプログラムと秘密のデータを配置し、これ
らのプログラム及びデータ要素への読出及び書込みアク
セスを物理的に禁止することを望むことがある。その時
に、この点で別なヒューズを、飛ばすことが可能である
必要がある。
製造者によって製造されたカードは、最初、その全ての
アクセス点とその全ての機能とが、テストの目的のため
だけに許可されていなければならない。その時、ある秘
密のデータ要素は、アクセス不可能でなければならな
い。例えば、カード製造者はオペレーティングシステム
（チップ内の読出専用メモリ内にある）のプログラムに
読出モードでアクセス可能であることを望まない。この
今まで可能であった読出動作を禁止するために、１つま
たは複数のヒューズを飛ばす。次に、カードは例えばサ
ービスの提供者（銀行、電話会社等）に引き渡される。
サービスの提供者は、カード内（プログラム可能なメモ
リ内）に他のプログラムと秘密のデータを配置し、これ
らのプログラム及びデータ要素への読出及び書込みアク
セスを物理的に禁止することを望むことがある。その時
に、この点で別なヒューズを、飛ばすことが可能である
必要がある。
【０００４】この型のアプリケーションで現在使用され
ているヒューズは、例えば、下記のものを含む： −ブレイクダウン電流が多結晶シリコンの極めて薄い層
に印加され、加熱され、蒸発し、それが配置されている
回路を開く多結晶シリコンヒューズ。この型のヒューズ
には、蒸発がよくないことに関する信頼性の問題と、あ
る期間が経過すると導体が再構成される危険性がある。
ているヒューズは、例えば、下記のものを含む： −ブレイクダウン電流が多結晶シリコンの極めて薄い層
に印加され、加熱され、蒸発し、それが配置されている
回路を開く多結晶シリコンヒューズ。この型のヒューズ
には、蒸発がよくないことに関する信頼性の問題と、あ
る期間が経過すると導体が再構成される危険性がある。
【０００５】−セルの空白状態がヒューズがつながって
いる状態と見做され、プログラムされた状態が飛んだ状
態に見做される酸化物ブレイクダウンＥＥＰＲＯＭ型の
電気的にプログラム可能なメモリセル。この型のロック
は、十分なエネルギーの外部プログラミング電圧を使用
する時極めて信頼性が高く、使用される電圧が集積回路
チップの内部電圧である時信頼性はかなり低い。外部電
圧の使用は、複数の欠点を有する。例えば、余分な電源
端子のためコストが高くなり、また、この電圧の使用を
計画するユーザにとって厄介である。また、ブレイクダ
ウンは一連の電圧パルスの印加によって生じるが、ブレ
イクダウンが最初の試みで成功しない時、徐々により困
難になる。
いる状態と見做され、プログラムされた状態が飛んだ状
態に見做される酸化物ブレイクダウンＥＥＰＲＯＭ型の
電気的にプログラム可能なメモリセル。この型のロック
は、十分なエネルギーの外部プログラミング電圧を使用
する時極めて信頼性が高く、使用される電圧が集積回路
チップの内部電圧である時信頼性はかなり低い。外部電
圧の使用は、複数の欠点を有する。例えば、余分な電源
端子のためコストが高くなり、また、この電圧の使用を
計画するユーザにとって厄介である。また、ブレイクダ
ウンは一連の電圧パルスの印加によって生じるが、ブレ
イクダウンが最初の試みで成功しない時、徐々により困
難になる。
【０００６】−一度消去できるが、二度とプログラムす
ることはできないソースまたはドレイン上のツェナー(Z
ener) ダイオードを備えるブランクＥＥＰＲＯＭメモリ
セル。ブレイクダウンには高電圧が必要であり、これが
伴う従来の欠点を備える。その欠点とは、専用のアクセ
スパッドを備える外部電圧または内部電圧を必要とする
ことを含むが、内部電圧は信頼性が低く、チップ上に電
圧上昇回路を備えることを必要とする。
ることはできないソースまたはドレイン上のツェナー(Z
ener) ダイオードを備えるブランクＥＥＰＲＯＭメモリ
セル。ブレイクダウンには高電圧が必要であり、これが
伴う従来の欠点を備える。その欠点とは、専用のアクセ
スパッドを備える外部電圧または内部電圧を必要とする
ことを含むが、内部電圧は信頼性が低く、チップ上に電
圧上昇回路を備えることを必要とする。
【０００７】
【発明が解決しようとする課題】本発明の一般的な目的
は、極めて低い電圧で作動することができる特に単純な
型のヒューズを提供することにある。本発明の他の目的
は、下記の説明から明らかになろう。
は、極めて低い電圧で作動することができる特に単純な
型のヒューズを提供することにある。本発明の他の目的
は、下記の説明から明らかになろう。
【０００８】
【課題を解決するための手段】本発明によると、加熱さ
れると、接合が短絡するまで半導体内に拡散することが
できる金属によって被覆された極めて浅いＮＰ半導体接
合によってヒューズを形成することが提案される。ま
た、単純な検出回路によって接合の状態が検出される。
れると、接合が短絡するまで半導体内に拡散することが
できる金属によって被覆された極めて浅いＮＰ半導体接
合によってヒューズを形成することが提案される。ま
た、単純な検出回路によって接合の状態が検出される。
【０００９】本発明は、反対の型の導電性を有する半導
体領域内に拡散された浅く、ドープされた半導体領域
（例えば、約10分の２〜３μm)とドープされた領域上に
形成された金属コンタクトを備え、そのコンタクトの金
属は、コンタクトと反対の型の領域との間に十分な密度
の飛ばし電流が印加されると、ドープされた領域の深さ
全体に拡散されることができる。
体領域内に拡散された浅く、ドープされた半導体領域
（例えば、約10分の２〜３μm)とドープされた領域上に
形成された金属コンタクトを備え、そのコンタクトの金
属は、コンタクトと反対の型の領域との間に十分な密度
の飛ばし電流が印加されると、ドープされた領域の深さ
全体に拡散されることができる。
【００１０】反対の型の半導体領域は、集積回路が形成
される半導体基板とすることができる。しかし、反対の
型の半導体領域が、基板内に拡散された基板の導電性の
型と反対の型のウェルである構造を提供することは容易
である。コンタクト金属は、アルミニウムであってもよ
い。十分な加熱と接合の方への金属の十分な拡散を得る
ために印加されなければならない電流密度は、例えば、
コンタクト面積１平方マイクロメートルにつき約１ミリ
アンペアでよい。電流の印加時間は、数秒に達してもよ
い。
される半導体基板とすることができる。しかし、反対の
型の半導体領域が、基板内に拡散された基板の導電性の
型と反対の型のウェルである構造を提供することは容易
である。コンタクト金属は、アルミニウムであってもよ
い。十分な加熱と接合の方への金属の十分な拡散を得る
ために印加されなければならない電流密度は、例えば、
コンタクト面積１平方マイクロメートルにつき約１ミリ
アンペアでよい。電流の印加時間は、数秒に達してもよ
い。
【００１１】ゲートによってセルフアラインされるソー
ス及びドレインの埋め込みによって形成されるトランジ
スタを備える標準的なＭＯＳ技術の集積回路の場合、浅
いドープ領域はこれらのソース及びドレイン埋め込みと
同時に形成される領域としてもよい。ドーピングは、例
えば、約1018〜1020原子／cm3 であってもよい。ＣＭＯ
Ｓ技術では、Ｐ型基板に形成されたＮチャネルトランジ
スタとＮ型ウェルに形成されたＰ型チャネルトランジス
タとを備える場合、浅いドープ領域はＮ型ウェルのＰ型
チャネルトランジスタのソースまたはドレインと同じ埋
め込みによって形成されてもよい。
ス及びドレインの埋め込みによって形成されるトランジ
スタを備える標準的なＭＯＳ技術の集積回路の場合、浅
いドープ領域はこれらのソース及びドレイン埋め込みと
同時に形成される領域としてもよい。ドーピングは、例
えば、約1018〜1020原子／cm3 であってもよい。ＣＭＯ
Ｓ技術では、Ｐ型基板に形成されたＮチャネルトランジ
スタとＮ型ウェルに形成されたＰ型チャネルトランジス
タとを備える場合、浅いドープ領域はＮ型ウェルのＰ型
チャネルトランジスタのソースまたはドレインと同じ埋
め込みによって形成されてもよい。
【００１２】検出回路は、ヒューズの状態を検出するた
めに使用される。この検出回路は、拡散領域と反対の型
の領域との間の接合を順方向バイアスするための手段を
備えることがある。バイアス手段は、低電圧、例えば約
0.2 〜0.7 Ｖの印加からなる電圧バイアス手段または低
電流、例えば、ほぼ数マイクロアンペアの印加からなる
電流バイアス手段であってもよい。
めに使用される。この検出回路は、拡散領域と反対の型
の領域との間の接合を順方向バイアスするための手段を
備えることがある。バイアス手段は、低電圧、例えば約
0.2 〜0.7 Ｖの印加からなる電圧バイアス手段または低
電流、例えば、ほぼ数マイクロアンペアの印加からなる
電流バイアス手段であってもよい。
【００１３】電流バイアスを使用する時、検出はヒュー
ズの端子で生成する電圧の検知を含んでもよい。閾値比
較器を使用して、金属コンタクトと反対の型の半導体領
域との間に存在する電圧が順方向バイアスＮＰ接合電圧
（すなわち正常な接合を示す）か小さい抵抗の端子での
電圧降下（すなわち金属によって短絡された接合を示
す）であるかどうかを決定することができる。実際、比
較器の閾値は約0.2 〜0.3 Ｖ及び約0.5 〜0.６Ｖの範囲
にあることがよい。閾値の適切な値は、約0.3 Ｖであ
る。閾値は、順方向バイアスされ、ヒューズ化されてい
ないダイオードによって生成されてもよい。
ズの端子で生成する電圧の検知を含んでもよい。閾値比
較器を使用して、金属コンタクトと反対の型の半導体領
域との間に存在する電圧が順方向バイアスＮＰ接合電圧
（すなわち正常な接合を示す）か小さい抵抗の端子での
電圧降下（すなわち金属によって短絡された接合を示
す）であるかどうかを決定することができる。実際、比
較器の閾値は約0.2 〜0.3 Ｖ及び約0.5 〜0.６Ｖの範囲
にあることがよい。閾値の適切な値は、約0.3 Ｖであ
る。閾値は、順方向バイアスされ、ヒューズ化されてい
ないダイオードによって生成されてもよい。
【００１４】しかし、使用されるバイアスが電圧バイア
スである時、ヒューズ内を流れる電流が検出され、閾値
と比較される。例えば、ヒューズの電流を検出し、それ
を抵抗器に移し、この抵抗器の端子でヒューズを流れる
電流を示す電圧降下を形成するために、カレントミラー
を備えることができる。従って、このように生成された
電圧降下はヒューズの状態を示す。カレントミラーの変
換率と抵抗の値を適切に選択することによって、二進数
で、抵抗器の端子に現れる電圧値のヒューズの飛んだ状
態を示す値または飛んでいない状態を示す値を選択する
ことができる。
スである時、ヒューズ内を流れる電流が検出され、閾値
と比較される。例えば、ヒューズの電流を検出し、それ
を抵抗器に移し、この抵抗器の端子でヒューズを流れる
電流を示す電圧降下を形成するために、カレントミラー
を備えることができる。従って、このように生成された
電圧降下はヒューズの状態を示す。カレントミラーの変
換率と抵抗の値を適切に選択することによって、二進数
で、抵抗器の端子に現れる電圧値のヒューズの飛んだ状
態を示す値または飛んでいない状態を示す値を選択する
ことができる。
【００１５】本発明によるヒューズの１つの特徴による
と、ヒューズは接合の順方向バイアス電流の印加によっ
て飛ばされる。しかし、また、順方向バイアスを受ける
ことによってヒューズ状態を読み出すことが所望される
時がある。順方向バイアスを使用するヒューズの状態の
読出は、 −0.6 〜0.7 Ｖの電圧降下を示すつながっているヒュー
ズと、0.1 〜0.2 Ｖの電圧降下を示す飛んだヒューズと
を区別することができる極めて低い閾値を有する比較器
か、または、 −順方向バイアス接合を流れる電流とアルミニウムの拡
散によって短絡された接合を流れる電流との間の差を識
別することができる別の正確な検出システムのいずれか
によって実施される。
と、ヒューズは接合の順方向バイアス電流の印加によっ
て飛ばされる。しかし、また、順方向バイアスを受ける
ことによってヒューズ状態を読み出すことが所望される
時がある。順方向バイアスを使用するヒューズの状態の
読出は、 −0.6 〜0.7 Ｖの電圧降下を示すつながっているヒュー
ズと、0.1 〜0.2 Ｖの電圧降下を示す飛んだヒューズと
を区別することができる極めて低い閾値を有する比較器
か、または、 −順方向バイアス接合を流れる電流とアルミニウムの拡
散によって短絡された接合を流れる電流との間の差を識
別することができる別の正確な検出システムのいずれか
によって実施される。
【００１６】また、浅いドープ領域とそれが形成された
ウェルとの間の接合を逆バイアスすることによってヒュ
ーズ状態を読み出すことができる。読出及び飛ばし回路
はより複雑になるが、ヒューズの飛んだ状態（すなわち
短絡接合）と飛んでいない状態（すなわち逆バイアス接
合）との間の差の検出はより容易である。本発明の他の
特徴及び利点は、添付図面を参照して行う下記の説明か
ら明らかになろう。
ウェルとの間の接合を逆バイアスすることによってヒュ
ーズ状態を読み出すことができる。読出及び飛ばし回路
はより複雑になるが、ヒューズの飛んだ状態（すなわち
短絡接合）と飛んでいない状態（すなわち逆バイアス接
合）との間の差の検出はより容易である。本発明の他の
特徴及び利点は、添付図面を参照して行う下記の説明か
ら明らかになろう。
【００１７】
【実施例】本発明の一態様によるヒューズは、金属で被
覆された浅いＰＮ半導体接合を主に備える。金属は、接
合が短絡する程度まで、温度の上昇に応じて接合中に拡
散することができる。接合は、ヒューズを飛ばす間及び
ヒューズの状態を読み出す間、順方向バイアスされる。
覆された浅いＰＮ半導体接合を主に備える。金属は、接
合が短絡する程度まで、温度の上昇に応じて接合中に拡
散することができる。接合は、ヒューズを飛ばす間及び
ヒューズの状態を読み出す間、順方向バイアスされる。
【００１８】図１の実施例では、接合はＮ型ウェル11内
に形成されたＰ+ 型半導体領域12によって形成され、そ
のウェル自体はＰ- 型半導体基板10内に形成されてい
る。導電型は、さらに、全て逆であってもよい。半導体
は、シリコンとすることができる。Ｐ+ 型領域12は、好
ましくは局部的な熱酸化によって形成された厚いシリコ
ン酸化物によって形成された厚い絶縁領域14により側方
の境界が定められている。領域12の大きさは、長さが数
マイクロメートル及び幅が数マイクロメートルである。
領域12の深さは小さく、0.2〜0.7μｍ、好ましくは、約
0.2μｍである。
に形成されたＰ+ 型半導体領域12によって形成され、そ
のウェル自体はＰ- 型半導体基板10内に形成されてい
る。導電型は、さらに、全て逆であってもよい。半導体
は、シリコンとすることができる。Ｐ+ 型領域12は、好
ましくは局部的な熱酸化によって形成された厚いシリコ
ン酸化物によって形成された厚い絶縁領域14により側方
の境界が定められている。領域12の大きさは、長さが数
マイクロメートル及び幅が数マイクロメートルである。
領域12の深さは小さく、0.2〜0.7μｍ、好ましくは、約
0.2μｍである。
【００１９】ウェル内のＮ型不純物の濃度は、好ましく
はＣＭＯＳ集積回路のＰチャネルトランジスタのウェル
を形成するために使用される濃度と同じである。この濃
度は、例えば、１cm3 につき約1018〜1019個の原子であ
る。ドーピング不純物は、例えば、燐または砒素でよ
い。浅い領域12内のＰ+ 型不純物の濃度は、好ましく
は、ＰチャネルＭＯＳトランジスタのセルフアラインソ
ース及びドレインを形成するために使用される濃度と同
じである。この濃度は、例えば、１cm3 あたり約1018〜
1020個の原子である。ドーピング不純物は例えばホウ素
でよい。
はＣＭＯＳ集積回路のＰチャネルトランジスタのウェル
を形成するために使用される濃度と同じである。この濃
度は、例えば、１cm3 につき約1018〜1019個の原子であ
る。ドーピング不純物は、例えば、燐または砒素でよ
い。浅い領域12内のＰ+ 型不純物の濃度は、好ましく
は、ＰチャネルＭＯＳトランジスタのセルフアラインソ
ース及びドレインを形成するために使用される濃度と同
じである。この濃度は、例えば、１cm3 あたり約1018〜
1020個の原子である。ドーピング不純物は例えばホウ素
でよい。
【００２０】領域12の上部は、ヒューズの第１の端子Ａ
を形成する金属導体16と接触している。Ｎ型ウェルに電
気的に接続された別の金属導体18は、ヒューズの他の端
子Ｂを構成する。導体は、例えば、シリコン集積回路の
分野で広く使用される金属であるアルミニウムとするこ
とができる。アルミニウムは、温度の上昇がある場合
に、シリコン内への良好な拡散特性を有する。これが、
導体16をアルミニウム製にする理由である。また、同様
な特性を有する他の金属をアルミニウムの代わりに使用
することができる。
を形成する金属導体16と接触している。Ｎ型ウェルに電
気的に接続された別の金属導体18は、ヒューズの他の端
子Ｂを構成する。導体は、例えば、シリコン集積回路の
分野で広く使用される金属であるアルミニウムとするこ
とができる。アルミニウムは、温度の上昇がある場合
に、シリコン内への良好な拡散特性を有する。これが、
導体16をアルミニウム製にする理由である。また、同様
な特性を有する他の金属をアルミニウムの代わりに使用
することができる。
【００２１】導体18は、ウェルの表面に局部的に拡散さ
れたＮ+ 型拡散領域20と接触し、Ｎウェルと端子Ｂとの
間のオーミックコンタクトの形成を可能にしている。こ
のＮ+ 領域20は、例えば、厚い絶縁体酸化物領域14の部
分によってＰ+ 型領域12から分離されている。Ｎ+ 型領
域20は領域12全体を囲んでいる。図１は、Ｎ+ 型領域20
が領域12を囲んでいる実施例に対応するが、このため、
Ｎ+ 型領域20は浅い領域12の両側に見られる。導体16
は、領域12の表面の少なくとも一部分と、例えば、表面
の中心の１μｍ×１μｍの区域で接触している。そのコ
ンタクトは、図１の参照番号22によって表されている。
れたＮ+ 型拡散領域20と接触し、Ｎウェルと端子Ｂとの
間のオーミックコンタクトの形成を可能にしている。こ
のＮ+ 領域20は、例えば、厚い絶縁体酸化物領域14の部
分によってＰ+ 型領域12から分離されている。Ｎ+ 型領
域20は領域12全体を囲んでいる。図１は、Ｎ+ 型領域20
が領域12を囲んでいる実施例に対応するが、このため、
Ｎ+ 型領域20は浅い領域12の両側に見られる。導体16
は、領域12の表面の少なくとも一部分と、例えば、表面
の中心の１μｍ×１μｍの区域で接触している。そのコ
ンタクトは、図１の参照番号22によって表されている。
【００２２】ヒューズは下記のように作動する。ヒュー
ズがつながっている時、それは、端子Ａ及びＢ間の単純
なＮＰダイオードを構成する。このダイオードは十分な
読出電流で順方向バイアスされると、その端子では約0.
6 〜0.7 Ｖの電圧降下がある。読出電流は、電流源によ
って調節される。印加される読出電流は、約10平方マイ
クロメートルの接合表面積に対し、数マイクロアンペア
でよい。
ズがつながっている時、それは、端子Ａ及びＢ間の単純
なＮＰダイオードを構成する。このダイオードは十分な
読出電流で順方向バイアスされると、その端子では約0.
6 〜0.7 Ｖの電圧降下がある。読出電流は、電流源によ
って調節される。印加される読出電流は、約10平方マイ
クロメートルの接合表面積に対し、数マイクロアンペア
でよい。
【００２３】ヒューズを飛ばすためには、結果的に電流
密度が端子Ａの金属とＰ+ 型領域12との間の接触22の位
置で１平方マイクロメートルあたり約１ミリアンペアの
値に達するように、大きい電流を順方向バイアスでその
端子に印加する。コンタクトの位置でのオーミック抵抗
は、領域12があまりドープされていないので、かなり大
きい。ジュール効果による加熱によって、コンタクトの
近傍で温度の上昇がかなり促進され、コンタクトの近傍
でアルミニウムとシリコンを溶融させる。アルミニウム
とシリコンは、アルミニウムまたはシリコンの一方の単
独での融解温度よりかなり低い温度で共晶物質を形成す
る。その時、アルミニウムはシリコン中で、領域12とＮ
型ウェルとの間の接合の方に拡散する。十分な量のアル
ミニウムがＮＰ接合の近傍に拡散すると、その時、ＮＰ
接合は実質的に短絡される。その時、ヒューズは、その
飛んだ状態にある。この結果を得るための電流の印加時
間は数秒、例えば、10秒である。このプロセスを容易に
するために、ＮＰ接合はコンタクト22に対して浅く配置
されている。
密度が端子Ａの金属とＰ+ 型領域12との間の接触22の位
置で１平方マイクロメートルあたり約１ミリアンペアの
値に達するように、大きい電流を順方向バイアスでその
端子に印加する。コンタクトの位置でのオーミック抵抗
は、領域12があまりドープされていないので、かなり大
きい。ジュール効果による加熱によって、コンタクトの
近傍で温度の上昇がかなり促進され、コンタクトの近傍
でアルミニウムとシリコンを溶融させる。アルミニウム
とシリコンは、アルミニウムまたはシリコンの一方の単
独での融解温度よりかなり低い温度で共晶物質を形成す
る。その時、アルミニウムはシリコン中で、領域12とＮ
型ウェルとの間の接合の方に拡散する。十分な量のアル
ミニウムがＮＰ接合の近傍に拡散すると、その時、ＮＰ
接合は実質的に短絡される。その時、ヒューズは、その
飛んだ状態にある。この結果を得るための電流の印加時
間は数秒、例えば、10秒である。このプロセスを容易に
するために、ＮＰ接合はコンタクト22に対して浅く配置
されている。
【００２４】飛んだ状態では、ヒューズはもはやダイオ
ードのようには挙動せず、単純な低抵抗素子のように挙
動する。例えば、数マイクロアンペアである印加される
読出電流は、数10ミリボルトをほとんど越えることがで
きない電圧降下を生成する。この電圧降下は、正常な接
合の端子での電圧降下よりかなり小さい。
ードのようには挙動せず、単純な低抵抗素子のように挙
動する。例えば、数マイクロアンペアである印加される
読出電流は、数10ミリボルトをほとんど越えることがで
きない電圧降下を生成する。この電圧降下は、正常な接
合の端子での電圧降下よりかなり小さい。
【００２５】回路ロック要素として使用されるために、
ヒューズは電気的な飛ばし命令と状態検出命令の両方を
可能にする回路内に配置される。従って、飛ばし命令回
路及び状態検出回路は、ヒューズに組み合わされてい
る。直接読出ヒューズの使用は、このダイオードの端子
の１つが恒久的にアースに接続されているという利点を
有する。従って、不正な試みはより困難である。
ヒューズは電気的な飛ばし命令と状態検出命令の両方を
可能にする回路内に配置される。従って、飛ばし命令回
路及び状態検出回路は、ヒューズに組み合わされてい
る。直接読出ヒューズの使用は、このダイオードの端子
の１つが恒久的にアースに接続されているという利点を
有する。従って、不正な試みはより困難である。
【００２６】図２は、この回路の原理を示す単純な１実
施例を図示したものである。より高度な回路が提供され
てもよい。図２では、ヒューズは参照符号Ｆによって示
されている。ヒューズの端子Ｂは、回路の最も低い電圧
であるアースＶssに接続されており、そのアースには通
常集積回路の基板がＰ型の時その基板が接続されてい
る。
施例を図示したものである。より高度な回路が提供され
てもよい。図２では、ヒューズは参照符号Ｆによって示
されている。ヒューズの端子Ｂは、回路の最も低い電圧
であるアースＶssに接続されており、そのアースには通
常集積回路の基板がＰ型の時その基板が接続されてい
る。
【００２７】ヒューズの端子Ａは、ブレイクダウントラ
ンジスタＴ１に接続されており、その別の端子は集積回
路の正の電源端子Ｖccに接続されている。本発明に記載
のヒューズの原理は、ＥＰＲＯＭメモリセルで使用され
るヒューズとは異なり、特に高い飛ばし電圧を必要とし
ないので、この電圧は、集積回路の通常の電源電圧であ
り、例えば、約３〜５Ｖである。
ンジスタＴ１に接続されており、その別の端子は集積回
路の正の電源端子Ｖccに接続されている。本発明に記載
のヒューズの原理は、ＥＰＲＯＭメモリセルで使用され
るヒューズとは異なり、特に高い飛ばし電圧を必要とし
ないので、この電圧は、集積回路の通常の電源電圧であ
り、例えば、約３〜５Ｖである。
【００２８】ブレイクダウントランジスタＴ１のゲート
は、飛ばし命令ＣＬを受けることがある。この命令は、
トランジスタＴ１を導通状態にすることを可能にする電
圧である。Ｔ１がＮチャネルトランジスタである時、命
令電圧はＶssに対して正の電圧であり、Ｔ１がＰチャネ
ルトランジスタである時それは０ボルト電圧か、または
Ｖssに近い電圧である。トランジスタＴ１の大きさは、
コンタクト22での電流密度によって、温度が上昇し、コ
ンタクト金属が半導体内に拡散するのに十分な電流が流
れるように選択される。一実施例によると、トランジス
タＴ１は１ミリアンペアを流すことができる。
は、飛ばし命令ＣＬを受けることがある。この命令は、
トランジスタＴ１を導通状態にすることを可能にする電
圧である。Ｔ１がＮチャネルトランジスタである時、命
令電圧はＶssに対して正の電圧であり、Ｔ１がＰチャネ
ルトランジスタである時それは０ボルト電圧か、または
Ｖssに近い電圧である。トランジスタＴ１の大きさは、
コンタクト22での電流密度によって、温度が上昇し、コ
ンタクト金属が半導体内に拡散するのに十分な電流が流
れるように選択される。一実施例によると、トランジス
タＴ１は１ミリアンペアを流すことができる。
【００２９】飛ばし命令回路は、このトランジスタＴ１
だけと同じように単純にしてよい。ヒューズの状態を読
み出すためには、ヒューズ内で端子Ａから端子Ｂに数マ
イクロアンペアの読出電流を流す電流源ＳＣＬを備える
回路が提供される。従って、この電流源は端子Ｖccとヒ
ューズの端子Ａとの間に接続されている。従って、ヒュ
ーズの電流バイアスは、ＮＰ接合を順方向バイアスする
方向にある。さらに、端子Ａは、出力Ｓを有する閾値比
較器ＣＭＰＳの入力に接続される。出力端子Ｓに現れる
信号は、Ａでの電圧が所定の閾値より大きいか小さいか
を示す。
だけと同じように単純にしてよい。ヒューズの状態を読
み出すためには、ヒューズ内で端子Ａから端子Ｂに数マ
イクロアンペアの読出電流を流す電流源ＳＣＬを備える
回路が提供される。従って、この電流源は端子Ｖccとヒ
ューズの端子Ａとの間に接続されている。従って、ヒュ
ーズの電流バイアスは、ＮＰ接合を順方向バイアスする
方向にある。さらに、端子Ａは、出力Ｓを有する閾値比
較器ＣＭＰＳの入力に接続される。出力端子Ｓに現れる
信号は、Ａでの電圧が所定の閾値より大きいか小さいか
を示す。
【００３０】本発明の１実施例によると、この比較器の
閾値は最大でも0.5Ｖであり、好ましくは約0.2 〜0.3
Ｖである。Ａでの電圧（アースＶssに対して測定され
た) がこの閾値より大きいと、ヒューズはつながってい
るとみなされる。閾値より低いと、ヒューズは飛んでい
るとみなされる。
閾値は最大でも0.5Ｖであり、好ましくは約0.2 〜0.3
Ｖである。Ａでの電圧（アースＶssに対して測定され
た) がこの閾値より大きいと、ヒューズはつながってい
るとみなされる。閾値より低いと、ヒューズは飛んでい
るとみなされる。
【００３１】図２に図示した実施例では、閾値比較器
は、極めて低い閾値電圧（Ｖｔは約0.2 Ｖに等しい）を
有するＮ型トランジスタＴ２によって全く単純に構成さ
れている。このトランジスタは端子Ａに接続されたゲー
トを備え、アースＶssに接続されたゲートによって導通
状態にされるＰチャネルバイアストランジスタＴ３と直
列接続される。極めて低い閾値電圧を有するトランジス
タＴ２は、むしろ約１Ｖの閾値電圧を有する回路の他の
Ｎチャネルトランジスタの場合に実施されるように、チ
ャネルのＰ型不純物の添加を避けることによって得られ
る。従って、トランジスタＴ２はいわゆる「ネイティブ
(native)」トランジスタである。トランジスタＴ２及び
Ｔ３のドレイン間の接合点は、比較器の出力Ｓを構成
し、ヒューズの状態を示す信号を出力することができ
る。その信号は、ヒューズがつながっている時Ｖssに近
く、ヒューズが飛んでいる時Ｖccに近い。信号は所望の
ように使用され、例えば、特に回路がチップカード回路
の時、集積回路の１つの領域または別の領域へのアクセ
ス路を禁止するために使用される。
は、極めて低い閾値電圧（Ｖｔは約0.2 Ｖに等しい）を
有するＮ型トランジスタＴ２によって全く単純に構成さ
れている。このトランジスタは端子Ａに接続されたゲー
トを備え、アースＶssに接続されたゲートによって導通
状態にされるＰチャネルバイアストランジスタＴ３と直
列接続される。極めて低い閾値電圧を有するトランジス
タＴ２は、むしろ約１Ｖの閾値電圧を有する回路の他の
Ｎチャネルトランジスタの場合に実施されるように、チ
ャネルのＰ型不純物の添加を避けることによって得られ
る。従って、トランジスタＴ２はいわゆる「ネイティブ
(native)」トランジスタである。トランジスタＴ２及び
Ｔ３のドレイン間の接合点は、比較器の出力Ｓを構成
し、ヒューズの状態を示す信号を出力することができ
る。その信号は、ヒューズがつながっている時Ｖssに近
く、ヒューズが飛んでいる時Ｖccに近い。信号は所望の
ように使用され、例えば、特に回路がチップカード回路
の時、集積回路の１つの領域または別の領域へのアクセ
ス路を禁止するために使用される。
【００３２】図３は、ヒューズの状態を制御し、読み出
すための回路の別の実施例を図示したものである。この
図面では、ヒューズＦは電圧源（端子Ａに接続されたソ
ースと、Ｖccに接続されたＰチャネルトランジスタＴ５
に接続されたドレインとを有するＮチャネルトランジス
タＴ４）によって給電される。従って、ヒューズのバイ
アスはむしろ電圧バイアスである。それは、ＮＰ接合が
順方向バイアスされるものである。この実施例で印加さ
れる電圧は、例えば、10分の２〜３Ｖである。これは、
Ｔ４のゲートをトランジスタＴ７及びトランジスタＴ８
によってバイアスすることによって得られる。Ｎチャネ
ルトランジスタＴ７は、Ｔ４のゲートとアースＶssとの
間のダイオードとして接続されている。トランジスタＴ
８はＶccとＴ７との間に接続されており、電源電流をＴ
７に与える。この実施例では、この電流は、ヒューズを
流れる電流からカレントミラー（Ｔ５、Ｔ８）によって
得られる。これは、ヒューズを流れる電流とこのヒュー
ズの電圧バイアスとの間の負のフィードバックを設定す
る。このフィードバックは、出力信号の変化のダイナミ
ックレンジを大きくするという利点がある。
すための回路の別の実施例を図示したものである。この
図面では、ヒューズＦは電圧源（端子Ａに接続されたソ
ースと、Ｖccに接続されたＰチャネルトランジスタＴ５
に接続されたドレインとを有するＮチャネルトランジス
タＴ４）によって給電される。従って、ヒューズのバイ
アスはむしろ電圧バイアスである。それは、ＮＰ接合が
順方向バイアスされるものである。この実施例で印加さ
れる電圧は、例えば、10分の２〜３Ｖである。これは、
Ｔ４のゲートをトランジスタＴ７及びトランジスタＴ８
によってバイアスすることによって得られる。Ｎチャネ
ルトランジスタＴ７は、Ｔ４のゲートとアースＶssとの
間のダイオードとして接続されている。トランジスタＴ
８はＶccとＴ７との間に接続されており、電源電流をＴ
７に与える。この実施例では、この電流は、ヒューズを
流れる電流からカレントミラー（Ｔ５、Ｔ８）によって
得られる。これは、ヒューズを流れる電流とこのヒュー
ズの電圧バイアスとの間の負のフィードバックを設定す
る。このフィードバックは、出力信号の変化のダイナミ
ックレンジを大きくするという利点がある。
【００３３】ヒューズの状態を読み出すために、ヒュー
ズを流れる電流を電圧に変換する回路が備えられる。こ
のため、Ｔ５に対してカレントミラーとして接続される
トランジスタＴ６が備えられる。このカレントミラー
は、抵抗Ｒにヒューズの電流を反映する。抵抗器Ｒとト
ランジスタＴ６との間の接合点は、回路の出力Ｓであ
る。ヒューズがつながっている時、ヒューズを流れる電
流は比較的小さく、抵抗Ｒの電流もまた小さい。端子Ｓ
の電圧は、Ｖssに近い。反対に、ヒューズが飛んでいる
時、ヒューズの電流はかなり大きく、従って、対応し
て、抵抗Ｒの電流も大きい。出力Ｓの電圧はＶccに接近
する。このようにして、ヒューズの状態を検出すること
ができる。
ズを流れる電流を電圧に変換する回路が備えられる。こ
のため、Ｔ５に対してカレントミラーとして接続される
トランジスタＴ６が備えられる。このカレントミラー
は、抵抗Ｒにヒューズの電流を反映する。抵抗器Ｒとト
ランジスタＴ６との間の接合点は、回路の出力Ｓであ
る。ヒューズがつながっている時、ヒューズを流れる電
流は比較的小さく、抵抗Ｒの電流もまた小さい。端子Ｓ
の電圧は、Ｖssに近い。反対に、ヒューズが飛んでいる
時、ヒューズの電流はかなり大きく、従って、対応し
て、抵抗Ｒの電流も大きい。出力Ｓの電圧はＶccに接近
する。このようにして、ヒューズの状態を検出すること
ができる。
【００３４】ＶccとＴ４のゲートとの間に接続されたト
ランジスタＴ９（Ｐチャネルトランジスタ）は、電圧が
オンになる時に回路が適切に起動することを確実にする
が、その後いかなる役割もはたさない。このトランジス
タの長さは大きく、幅は小さいので、電流を流す容量は
極めて小さい。また、かなり大きい電流を流すことがで
きるトランジスタＴ10は、ヒューズを飛ばすために図１
のトランジスタＴ１の役割を果たす。
ランジスタＴ９（Ｐチャネルトランジスタ）は、電圧が
オンになる時に回路が適切に起動することを確実にする
が、その後いかなる役割もはたさない。このトランジス
タの長さは大きく、幅は小さいので、電流を流す容量は
極めて小さい。また、かなり大きい電流を流すことがで
きるトランジスタＴ10は、ヒューズを飛ばすために図１
のトランジスタＴ１の役割を果たす。
【００３５】図４に示したさらに別の実施例では、ドー
プ領域12とウェル11との間のＮＰ接合の逆バイアスによ
って読出を行う。ヒューズの端部Ａはアースされてお
り、端部Ｂはヒューズの状態を読み出す目的でアースか
らの接続を切られている。また、このため、第１に端子
Ｂとアースとの間には絶縁トランジスタＴ'1が、第２に
端子Ａをアースに接続するためにトランジスタＴ12が備
えられることが必要である。
プ領域12とウェル11との間のＮＰ接合の逆バイアスによ
って読出を行う。ヒューズの端部Ａはアースされてお
り、端部Ｂはヒューズの状態を読み出す目的でアースか
らの接続を切られている。また、このため、第１に端子
Ｂとアースとの間には絶縁トランジスタＴ'1が、第２に
端子Ａをアースに接続するためにトランジスタＴ12が備
えられることが必要である。
【００３６】トランジスタＴ'1は、ヒューズを飛ばすた
めにＴ１と同時に導通状態にされ、そのトランジスタは
両方とも飛ばし信号ＣＬに応答する。ヒューズの状態を
読み出すためにはトランジスタＴ'1は導通状態にされな
い。このトランジスタはまたヒューズ飛ばし電流を流す
ので、トランジスタＴ１と同様に大きくなくてはならな
い。トランジスタＴ１がＰチャネルトランジスタであ
り、Ｔ'1がＮチャネルトランジスタである時、インバー
タＩ１は、Ｔ１に入力される飛ばし信号ＣＬを受け、そ
れを反転させて、Ｔ'1のコントロールゲートに入力す
る。
めにＴ１と同時に導通状態にされ、そのトランジスタは
両方とも飛ばし信号ＣＬに応答する。ヒューズの状態を
読み出すためにはトランジスタＴ'1は導通状態にされな
い。このトランジスタはまたヒューズ飛ばし電流を流す
ので、トランジスタＴ１と同様に大きくなくてはならな
い。トランジスタＴ１がＰチャネルトランジスタであ
り、Ｔ'1がＮチャネルトランジスタである時、インバー
タＩ１は、Ｔ１に入力される飛ばし信号ＣＬを受け、そ
れを反転させて、Ｔ'1のコントロールゲートに入力す
る。
【００３７】端子Ａをアースに接続するために使用され
るトランジスタＴ12は、小さいＮチャネルトランジスタ
でよい。それは、小さい読出電流だけを流す。このトラ
ンジスタは、ヒューズを飛ばす時以外の時に存在する読
出信号ＬＥＣＴによって読出動作のための導通状態にさ
れる。
るトランジスタＴ12は、小さいＮチャネルトランジスタ
でよい。それは、小さい読出電流だけを流す。このトラ
ンジスタは、ヒューズを飛ばす時以外の時に存在する読
出信号ＬＥＣＴによって読出動作のための導通状態にさ
れる。
【００３８】読出回路は、図２の回路に類似しており、
端子Ｂを介してヒューズに電流を供給するための電源Ｓ
ＣＬと、端子Ｂに接続され、端子Ｂに存在する論理レベ
ルを検出する単純な閾値比較器ＣＭＰＳとを備える。比
較器の閾値は、接合が順方向バイアスされる時読出の場
合ほど決定的に重要ではない。この閾値は、５Ｖの電源
では約２Ｖに等しいことがあるが、その時入力はヒュー
ズの端子Ｂであり、端子Ａではない。読出回路は、端子
Ａ及びＢを逆転し、トランジスタＴ'1とＴ12とを付加し
て、読出及び飛ばしの間のこのバイアスの逆転を行っ
て、図３と同じ型にもできる。
端子Ｂを介してヒューズに電流を供給するための電源Ｓ
ＣＬと、端子Ｂに接続され、端子Ｂに存在する論理レベ
ルを検出する単純な閾値比較器ＣＭＰＳとを備える。比
較器の閾値は、接合が順方向バイアスされる時読出の場
合ほど決定的に重要ではない。この閾値は、５Ｖの電源
では約２Ｖに等しいことがあるが、その時入力はヒュー
ズの端子Ｂであり、端子Ａではない。読出回路は、端子
Ａ及びＢを逆転し、トランジスタＴ'1とＴ12とを付加し
て、読出及び飛ばしの間のこのバイアスの逆転を行っ
て、図３と同じ型にもできる。
【００３９】本発明の一実施例についてこのように説明
したが、様々な変更、修正及び改良が可能であることは
当業者には明らかであろう。そのような変更、修正及び
改良は、この開示の一部であり、本発明の精神及び範囲
内に含まれるものである。従って、上記の説明は、単に
例であり、本発明を何ら限定するものではない。本発明
は特許請求の範囲及びそれに等価にものにのみ限定され
る。
したが、様々な変更、修正及び改良が可能であることは
当業者には明らかであろう。そのような変更、修正及び
改良は、この開示の一部であり、本発明の精神及び範囲
内に含まれるものである。従って、上記の説明は、単に
例であり、本発明を何ら限定するものではない。本発明
は特許請求の範囲及びそれに等価にものにのみ限定され
る。
【図１】本発明によるヒューズの断面図である。
【図２】ヒューズ飛ばし制御及びヒューズ状態読出回路
の概略図である。
の概略図である。
【図３】ヒューズ飛ばし制御及びヒューズ状態読出回路
の別の実施例の概略図である。
の別の実施例の概略図である。
【図４】逆バイアス接合の読出を図示した別の実施例の
概略図である。
概略図である。
10 半導体基板 11 Ｎ型ウェル 12 Ｐ+ 型半導体領域 14 絶縁区域 16、18 金属導体 20 Ｎ+ 型拡散領域 22 コンタクト Ａ、Ｂ 端子 ＣＬ 飛ばし命令 ＣＭＰＳ 閾値比較器 Ｆ ヒューズ Ｉ１ インバータ ＬＥＣＴ 読出信号 Ｓ 出力 ＳＣＬ 電流源 Ｔ１〜Ｔ12、Ｔ'1 トランジスタ Ｖcc 電源 Ｖss アース
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｋ 19/07 Ｇ０６Ｋ 19/00 Ｎ (72)発明者 セルジュ フリュオー フランス国 13790 ペイニエ リュ デ ローリエ ４ (72)発明者 フランソワ テリエ フランス国 93800 エピネー／セーヌ アヴニュ ガブリエル ペリ 49
Claims (22)
- 【請求項１】 半導体基板に形成された集積回路用の物
理的ヒューズであって、 第１の導電型を有し、その第１の導電型と反対の導電型
を有する第２の半導体領域に拡散された浅い、ドープさ
れた半導体領域と、 そのドープされた半導体領域上に形成された金属コンタ
クトとを備え、 そのコンタクトの金属が、上記金属コンタクトと上記第
２の半導体領域との間に十分な密度の飛ばし電流が印加
されると、上記のドープされた半導体領域の深さ全体に
拡散することができることを特徴とするヒューズ。 - 【請求項２】 上記ドープされた半導体領域の深さが、
約 0.1〜1.0 μｍの範囲にあることを特徴とする請求項
１に記載のヒューズ。 - 【請求項３】 上記第２の半導体領域が、集積回路が形
成された半導体基板内に形成されたウェルであり、その
半導体基板は第２の領域と反対の導電型を有することを
特徴とする請求項１に記載のヒューズ。 - 【請求項４】 上記金属がアルミニウムであり、上記半
導体基板がシリコンであることを特徴とする請求項１に
記載のヒューズ。 - 【請求項５】 上記ドープされた半導体領域が、１cm3
につきほぼ1018〜1020個の範囲で添加された不純物原子
を有することを特徴とする請求項１に記載のヒューズ。 - 【請求項６】 上記ドープされた半導体領域と上記第２
の半導体領域との間の接合が順方向にバイアスされる方
向の小さい読出電流をヒューズに印加する手段を備え
る、ヒューズの状態を読み出す回路を有することを特徴
とする請求項１に記載のヒューズ。 - 【請求項７】 約 0.3Ｖに等しい閾値を有し、上記ヒュ
ーズの端子間を通過する電圧降下がその閾値より大きい
か小さいかを示す出力信号を生成する閾値比較器を備え
る、ヒューズの状態を読み出す回路を有することを特徴
とする請求項１に記載のヒューズ。 - 【請求項８】 上記ドープされた半導体領域と上記第２
の半導体領域との間の接合が順方向にバイアスされる方
向の低いバイアス電圧を上記ヒューズに印加する手段及
びヒューズを通過する電流を電圧に変換する手段を備え
る、ヒューズの状態を読み出す回路を有することを特徴
とする請求項１に記載のヒューズ。 - 【請求項９】 上記変換手段が、出力分岐に上記電流を
反映させるように接続されたカレントミラーと、出力分
岐内に抵抗器を備えることを特徴とする請求項８に記載
の回路。 - 【請求項10】 上記ドープされた半導体領域と上記第２
の半導体領域との間の接合が順方向バイアスされる方向
の飛ばし電流を上記ヒューズに印加する手段を備える、
ヒューズを飛ばす回路を有することを特徴とする請求項
１に記載のヒューズ。 - 【請求項11】 上記ヒューズを飛ばす回路を備え、上記
の飛ばし電流を印加する手段が、上記コンタクトにおい
て１平方マイクロメトールにつき約１ミリアンペアの電
流密度を生成することを特徴とする請求項１に記載のヒ
ューズ。 - 【請求項12】 上記飛ばし電流を数秒間印加する手段を
備えることを特徴とする請求項11に記載のヒューズ及び
回路。 - 【請求項13】 上記ヒューズを飛ばす回路及びヒューズ
を読み出す回路を備え、上記ドープされた半導体領域と
導電型が反対の領域との間の接合が順方向にバイアスさ
れる方向の飛ばし電流をヒューズに印加する手段と、上
記接合が逆バイアスされる方向の小さい読出電流をヒュ
ーズに印加する手段とを備えることを特徴とする請求項
１に記載のヒューズ。 - 【請求項14】 入力が上記第２の半導体領域に接続され
る閾値比較器を備えることを特徴とする請求項13に記載
のヒューズ及び回路。 - 【請求項15】 半導体デバイスによって使用される従来
の高電圧及びアース電圧だけを使用する半導体デバイス
の一部分を非可逆的にロックする方法であって； (1) 上記半導体デバイス上に浅いＮＰ接合を形成し、
(2) 上記半導体デバイスの表面上で上記浅いＮＰ接合の
近傍に金属化層を形成し、(3) 上記浅いＮＰ接合に小さ
いバイアス電流を印加し、(4) 上記浅いＮＰ接合間で測
定された電圧を所定の閾値と比較してロック信号出力を
生成し、(5) 上記半導体デバイスの部分を非可逆的にロ
ックすることを所望する時、上記浅いＮＰ接合に大きい
順方向バイアスを印加し、その大きい順方向バイアス
が、上記金属化層から上記浅いＮＰ接合にかなり金属を
拡散し、該浅いＮＰ接合を短絡させることに十分であ
る、段階を含むことを特徴とする方法。 - 【請求項16】 上記段階(3) が、金属の拡散によって短
絡された後の浅いＮＰ接合間の電圧降下と区別可能な電
圧降下を生成するために十分な順方向バイアスを、上記
浅いＮＰ接合に印加する段階を備えることを特徴とする
請求項15に記載の方法。 - 【請求項17】 上記浅いＮＰ接合のＰ側が段階(4) の間
上記半導体デバイスの従来の高電圧から電気的に接続を
切られ、段階(5) が、浅いＮＰ接合のＰ側を該半導体デ
バイスの従来の高電圧に選択的に接続する段階を備える
ことを特徴とする請求項16に記載の方法。 - 【請求項18】 上記段階(3) が、金属の拡散によって短
絡された後の浅いＮＰ接合間の電圧降下と区別可能な電
圧降下を生成するために十分な逆バイアスを、上記浅い
ＮＰ接合に印加する段階を備えることを特徴とする請求
項15に記載の方法。 - 【請求項19】 上記浅いＮＰ接合のＮ側が上記半導体デ
バイスの従来のアース電圧から電気的に接続を切られ、
浅いＮＰ接合のＰ側が段階(4) の間半導体デバイスの従
来の高電圧から電気的に接続を切られ、段階(5) が、浅
いＮＰ接合のＮ側を上記半導体デバイスの従来のアース
電圧に選択的に接続し、上記浅いＮＰ接合のＰ側を該半
導体デバイスの従来の高電圧に選択的に接続する段階を
備えることを特徴とする請求項18に記載の方法。 - 【請求項20】 半導体デバイスによって使用される従来
の高電圧及びアース電圧だけを使用する半導体デバイス
の一部分を非可逆的にロックする方法であって； (1) 上記半導体デバイス上に浅いＮＰ接合を形成し、
(2) 上記半導体デバイスの表面上で上記浅いＮＰ接合の
近傍に金属化層を形成し、(3) 上記浅いＮＰ接合に小さ
いバイアス電流を印加し、(4) 上記浅いＮＰ接合を流れ
る電流を抵抗に反映し、(5) 上記抵抗間の電圧を所定の
閾値と比較し、ロック信号出力を生成し、(6) 上記半導
体デバイスの部分を非可逆的にロックすることを所望す
る時、上記浅いＮＰ接合に大きい順方向バイアスを印加
し、その大きい順方向バイアスが、上記金属化層から上
記浅いＮＰ接合にかなり金属を拡散し、該浅いＮＰ接合
を短絡させることに十分である、段階を含むことを特徴
とする方法。 - 【請求項21】 上記段階(3) が、金属の拡散によって短
絡された後の上記抵抗間の電圧降下と区別可能な抵抗間
の電圧降下を生成するために十分な順方向バイアスを、
上記浅いＮＰ接合に印加する段階を備えることを特徴と
する請求項20に記載の方法。 - 【請求項22】 上記浅いＮＰ接合のＰ側が段階(5) の間
上記半導体デバイスの従来の高電圧から電気的に接続を
切られ、段階(6) が浅いＮＰ接合のＰ側を該半導体デバ
イスの従来の高電圧に選択的に接続する段階を備えるこ
とを特徴とする請求項21に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9314330 | 1993-11-30 | ||
| FR9314330A FR2713398B1 (fr) | 1993-11-30 | 1993-11-30 | Fusible pour circuit intégré. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07221188A true JPH07221188A (ja) | 1995-08-18 |
| JP3105753B2 JP3105753B2 (ja) | 2000-11-06 |
Family
ID=9453378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06321492A Expired - Fee Related JP3105753B2 (ja) | 1993-11-30 | 1994-11-30 | 集積回路用ヒューズ |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5665627A (ja) |
| EP (1) | EP0655783B1 (ja) |
| JP (1) | JP3105753B2 (ja) |
| DE (1) | DE69418976T2 (ja) |
| FR (1) | FR2713398B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110109628A (ko) * | 2010-03-31 | 2011-10-06 | 삼성전자주식회사 | 반도체 퓨즈 회로, 상기 반도체 퓨즈 회로를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈 |
| US8105886B2 (en) | 2004-02-27 | 2012-01-31 | Kabushiki Kaisha Toshiba | Semiconductor electrically programmable fuse element with amorphous silicon layer after programming and method of programming the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19604776A1 (de) * | 1996-02-09 | 1997-08-14 | Siemens Ag | Auftrennbare Verbindungsbrücke (Fuse) und verbindbare Leitungsunterbrechung (Anti-Fuse), sowie Verfahren zur Herstellung und Aktivierung einer Fuse und einer Anti-Fuse |
| DE19652325C1 (de) * | 1996-12-16 | 1998-05-07 | Siemens Ag | Integrierte Halbleiterschaltung mit Kapazitäts-Redundanz |
| US6323534B1 (en) | 1999-04-16 | 2001-11-27 | Micron Technology, Inc. | Fuse for use in a semiconductor device |
| US6344679B1 (en) | 1999-11-19 | 2002-02-05 | International Business Machines Corporation | Diode with alterable conductivity and method of making same |
| US6246243B1 (en) * | 2000-01-21 | 2001-06-12 | Analog Devices, Inc. | Semi-fusible link system |
| US6687168B2 (en) * | 2002-01-18 | 2004-02-03 | Hewlett-Packard Development Company, L.P. | Method for writing data bits to a memory array |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267415A (ja) * | 1992-03-18 | 1993-10-15 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3955270A (en) * | 1973-08-31 | 1976-05-11 | Bell Telephone Laboratories, Incorporated | Methods for making semiconductor devices |
| US4451839A (en) * | 1980-09-12 | 1984-05-29 | National Semiconductor Corporation | Bilateral zener trim |
| US4403399A (en) * | 1981-09-28 | 1983-09-13 | Harris Corporation | Method of fabricating a vertical fuse utilizing epitaxial deposition and special masking |
| US4517403A (en) * | 1983-05-16 | 1985-05-14 | Atlantic Richfield Company | Series connected solar cells and method of formation |
| JPS6348837A (ja) * | 1986-08-19 | 1988-03-01 | Fujitsu Ltd | 逆ヒユ−ズ素子 |
| JPH0770599B2 (ja) * | 1986-08-19 | 1995-07-31 | 富士通株式会社 | 半導体装置の製造方法 |
| US4935645A (en) * | 1988-03-02 | 1990-06-19 | Dallas Semiconductor Corporation | Fusing and detection circuit |
| NL8800846A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Geintegreerde schakeling met een programmeerbare cel. |
| US5008855A (en) * | 1989-07-18 | 1991-04-16 | Actel Corporation | Method of programming anti-fuse element |
| KR920007171A (ko) * | 1990-09-05 | 1992-04-28 | 김광호 | 고신뢰성 반도체장치 |
| US5334880A (en) * | 1991-04-30 | 1994-08-02 | International Business Machines Corporation | Low voltage programmable storage element |
| US5327024A (en) * | 1992-07-02 | 1994-07-05 | Quicklogic Corporation | Field programmable antifuse device and programming method therefor |
| US5110754A (en) * | 1991-10-04 | 1992-05-05 | Micron Technology, Inc. | Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM |
| US5231316A (en) * | 1991-10-29 | 1993-07-27 | Lattice Semiconductor Corporation | Temperature compensated cmos voltage to current converter |
| US5298784A (en) * | 1992-03-27 | 1994-03-29 | International Business Machines Corporation | Electrically programmable antifuse using metal penetration of a junction |
| US5414364A (en) * | 1993-09-08 | 1995-05-09 | Actel Corporation | Apparatus and method for measuring programmed antifuse resistance |
-
1993
- 1993-11-30 FR FR9314330A patent/FR2713398B1/fr not_active Expired - Fee Related
-
1994
- 1994-11-08 DE DE69418976T patent/DE69418976T2/de not_active Expired - Lifetime
- 1994-11-08 EP EP94402529A patent/EP0655783B1/fr not_active Expired - Lifetime
- 1994-11-30 JP JP06321492A patent/JP3105753B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-06 US US08/467,699 patent/US5665627A/en not_active Expired - Lifetime
-
1996
- 1996-07-11 US US08/678,148 patent/US5969403A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267415A (ja) * | 1992-03-18 | 1993-10-15 | Fujitsu Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8105886B2 (en) | 2004-02-27 | 2012-01-31 | Kabushiki Kaisha Toshiba | Semiconductor electrically programmable fuse element with amorphous silicon layer after programming and method of programming the same |
| KR20110109628A (ko) * | 2010-03-31 | 2011-10-06 | 삼성전자주식회사 | 반도체 퓨즈 회로, 상기 반도체 퓨즈 회로를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0655783B1 (fr) | 1999-06-09 |
| FR2713398A1 (fr) | 1995-06-09 |
| US5969403A (en) | 1999-10-19 |
| DE69418976T2 (de) | 1999-10-07 |
| US5665627A (en) | 1997-09-09 |
| FR2713398B1 (fr) | 1996-01-19 |
| JP3105753B2 (ja) | 2000-11-06 |
| EP0655783A1 (fr) | 1995-05-31 |
| DE69418976D1 (de) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708291A (en) | Silicide agglomeration fuse device | |
| US5086331A (en) | Integrated circuit comprising a programmable cell | |
| US4899205A (en) | Electrically-programmable low-impedance anti-fuse element | |
| US5412244A (en) | Electrically-programmable low-impedance anti-fuse element | |
| US5731733A (en) | Static, low current sensing circuit for sensing the state of a fuse device | |
| US6108260A (en) | Antifuse detect circuit | |
| US5134457A (en) | Programmable low-impedance anti-fuse element | |
| US5661323A (en) | Integrated circuit fuse programming and reading circuits | |
| US5789970A (en) | Static, low current, low voltage sensing circuit for sensing the state of a fuse device | |
| JP2515269B2 (ja) | 酸化物ブレ―クダウンｍｏｓヒュ―ズ及びそのメモリカ―ドへの利用 | |
| US6897543B1 (en) | Electrically-programmable integrated circuit antifuses | |
| CN1993770B (zh) | 熔丝编程电路和存储器位单元，及由其组成的集成电路和其操作方法 | |
| US5834813A (en) | Field-effect transistor for one-time programmable nonvolatile memory element | |
| US7075127B2 (en) | Single-poly 2-transistor based fuse element | |
| JP3105753B2 (ja) | 集積回路用ヒューズ | |
| US6882571B1 (en) | Low voltage non-volatile memory cell | |
| US6018475A (en) | MOS memory point | |
| US8569755B2 (en) | Secure anti-fuse with low voltage programming through localized diffusion heating | |
| JPS58189900A (ja) | 接合書込型リ−ドオンリ−メモリの書込方法 | |
| US6930920B1 (en) | Low voltage non-volatile memory cell | |
| US6928021B2 (en) | Method for the programming of an anti-fuse, and associated programming circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981020 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |