JPH09293765A - 半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置 - Google Patents

半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置

Info

Publication number
JPH09293765A
JPH09293765A JP8131125A JP13112596A JPH09293765A JP H09293765 A JPH09293765 A JP H09293765A JP 8131125 A JP8131125 A JP 8131125A JP 13112596 A JP13112596 A JP 13112596A JP H09293765 A JPH09293765 A JP H09293765A
Authority
JP
Japan
Prior art keywords
peak current
wiring
current density
storage unit
electromigration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8131125A
Other languages
English (en)
Inventor
Shuzo Murai
修三 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8131125A priority Critical patent/JPH09293765A/ja
Priority to US08/848,014 priority patent/US5995732A/en
Publication of JPH09293765A publication Critical patent/JPH09293765A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 被検証対象となるＣＭＯＳ半導体集積回路に
対して、瞬間的な高い電流密度（振幅の大きいパルス）
によって一気に進行するエレクトロマイグレーションが
問題となる可能性のある箇所を検出する。 【解決手段】 被検証対象ネットの論理状態を変化させ
る同ネット中のトランジスタの組み合わせについてトラ
ンジスタ構成情報（チャネルタイプ，チャネル数及びチ
ャネル幅）を検出し、また被検証対象ネットの配線抵抗
及び負荷容量を計算する（Ａ１）。次に前記トランジス
タ構成情報と被検証対象ネットの配線抵抗及び負荷容量
とから、前記組み合わせ毎の被検証対象ネットのピーク
電流のうちの最大値を求める（Ａ２）。次にこのピーク
電流の最大値と配線形状とから回路の配線におけるピー
ク電流密度を計算する（Ａ３）。次にこのピーク電流密
度がエレクトロマイグレーションの設計仕様であるピー
ク電流密度の制限値を満足しているか否かを調べる（Ａ
４）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路のエ
レクトロマイグレーション(Electromigration)信頼性検
証技術に関し、特にエレクトロマイグレーションの設計
仕様であるピーク電流密度の制限に対してＣＭＯＳ(Com
plementary Metal Oxide Semiconductor)の半導体集積
回路の設計情報を検証するエレクトロマイグレーション
信頼性検証方法およびその装置に関する。
【０００２】
【従来の技術】従来、この種の半導体集積回路のエレク
トロマイグレーション信頼性検証技術は、エレクトロマ
イグレーションが問題となり得る箇所を半導体集積回路
の設計情報から判定するために用いられている。従来の
エレクトロマイグレーション信頼性検証方法の一例が、
特開平５−２１６９５５号公報に記載されている。この
公報に記載されたエレクトロマイグレーション信頼性検
証方法は、回路の各所に流れる平均電流に基づいて配線
の形状を検証する方法である。先ず、半導体集積回路の
キャパシタンス，周波数，電圧振幅を求め、これらのデ
ータから回路中の各所に流れる平均電流を計算する。更
にこの平均電流から、回路の最小線幅がわかるので、回
路中でその部分に必要とされる最小線幅を満足していな
い箇所を調べて、アートワーク上に重ねて表示する。
【０００３】
【発明が解決しようとする課題】従来技術の問題点は、
エレクトロマイグレーションの現象が平均電流密度のみ
に依存したかたちを仮定しており、瞬間的な高い電流密
度（振幅の大きいパルス）によって一気に進行するエレ
クトロマイグレーションの現象について何ら考慮されて
いないことである。配線の微細化が進んだ今日の最先端
の半導体集積回路においては、瞬間的な高い電流密度
（振幅の大きいパルス）によって一気に進行するエレク
トロマイグレーションの現象が問題になっており、これ
を抑制することが、エレクトロマイグレーションに対す
る信頼性を満足する上で極めて重要になっている。この
ことは、たとえば、１９９３年１０月、アイトリプルイ
ー・エレクトロン・デバイス・レターズ、第１４巻、第
１０号（ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ
ＬＥＴＴＥＲＳ，ＶＯＬ１４，ＮＯ．１０，ＯＣＴＯＢ
ＥＲ１９９３）に示されている。瞬間的な高い電流密度
（振幅の大きいパルス）によって一気に進行するエレク
トロマイグレーションの現象を抑制する為には、回路を
流れるピーク電流密度を制限して設計する必要がある。
今日の最先端の半導体集積回路におけるエレクトロマイ
グレーションの設計仕様は、平均電流密度の制限だけで
なくピーク電流密度の制限を厳守しなければならないと
いうものとなっている。しかし、従来技術では、設計し
た半導体集積回路がエレクトロマイグレーションの設計
仕様であるピーク電流密度の制限を満足しているかを容
易に検証することができない。
【０００４】本発明の目的は、大規模なＣＭＯＳ半導体
集積回路のレイアウト設計がエレクトロマイグレーショ
ンの設計仕様であるピーク電流密度の制限を満足してい
るかどうかを検証できる方法及びその装置を提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
のエレクトロマイグレーション信頼性検証方法では、被
検証対象ネットの論理状態を変化させるトランジスタの
組み合わせについてトランジスタ構成情報（実施例にあ
っては、ＯＮとなるトランジスタのチャネルタイプ，チ
ャネル接続数及びチャネル幅）を検出すると共に、被検
証対象ネットの配線抵抗および負荷容量を計算し、これ
らから被検証対象ネットの論理状態を変化させるトラン
ジスタの組み合わせ毎の被検証対象ネットのピーク電流
のうちの最大値を求める。この際、トランジスタ構成情
報の種類毎に幾つかの配線抵抗と負荷容量とについて予
め求めておいたピーク電流を記憶するピーク電流テーブ
ル記憶部を用意しておき、これを参照してピーク電流を
求めるようにすればピーク電流を高速に求めることがで
きる。次に、このピーク電流の最大値と配線形状とに基
づいて回路の配線におけるピーク電流密度を計算し、こ
のピーク電流密度がエレクトロマイグレーションの設計
仕様であるピーク電流密度の制限値を満足しているか否
かを調べる。
【０００６】また本発明の半導体集積回路のエレクトロ
マイグレーション信頼性検証装置は、被検証対象ネット
の論理状態を変化させるトランジスタの組み合わせにつ
いてトランジスタ構成情報を検出するトランジスタ構成
検出手段と、被検証対象ネットの配線抵抗を計算する配
線抵抗計算手段と、被検証対象ネットの負荷容量を計算
する負荷容量計算手段と、前記トランジスタ構成情報と
前記配線抵抗と前記負荷容量とに基づいて、被検証対象
ネットの論理状態を変化させるトランジスタの組み合わ
せ毎の被検証対象ネットのピーク電流のうちの最大値を
求めるピーク電流計算手段と、前記ピーク電流の最大値
と配線形状とに基づいて回路の配線におけるピーク電流
密度を計算する電流密度計算手段と、前記ピーク電流密
度がエレクトロマイグレーションの設計仕様であるピー
ク電流密度の制限値を満足しているか否かを調べるエラ
ー判定手段とを備えている。ここで、本発明の実施例に
おいては、前記ピーク電流計算手段は、トランジスタ構
成情報の種類毎に幾つかの配線抵抗と負荷容量とについ
て予め求めておいたピーク電流を記憶するピーク電流テ
ーブル記憶部を参照して、ピーク電流を求める。このよ
うな半導体集積回路のエレクトロマイグレーション信頼
性検証装置にあっては、トランジスタ構成検出手段が被
検証対象ネットの論理状態を変化させるトランジスタの
組み合わせについてトランジスタ構成情報を検出すると
共に、配線抵抗計算手段および負荷容量計算手段が被検
証対象ネットの配線抵抗および負荷容量を計算し、ピー
ク電流計算手段がこれらから被検証対象ネットの論理状
態を変化させるトランジスタの組み合わせ毎の被検証対
象ネットのピーク電流のうちの最大値を求める。そし
て、電流密度計算手段がこのピーク電流の最大値と配線
形状とに基づいて回路の配線におけるピーク電流密度を
計算し、エラー判定手段がこのピーク電流密度がエレク
トロマイグレーションの設計仕様であるピーク電流密度
の制限値を満足しているか否かを調べる。
【０００７】
【発明の実施の形態】次に本発明の実施の形態の例につ
いて図面を参照して詳細に説明する。
【０００８】図１を参照すると、本発明の実施の形態の
一例は、情報を記憶する記憶装置１と、プログラム制御
により動作するデータ処理装置２と、ディスプレイ装置
や印刷装置等の出力装置３とを含む。
【０００９】記憶装置１は、回路網記憶部４と、トラン
ジスタ構成記憶部５と、配線抵抗記憶部６と、負荷容量
記憶部７と、ピーク電流テーブル記憶部８と、ピーク電
流記憶部９と、配線形状記憶部１０と、電流密度記憶部
１１と、ＥＭ設計基準電流密度記憶部１２と、検証結果
記憶部１３とを備えている。
【００１０】回路網記憶部４は、被検証対象となるＣＭ
ＯＳ半導体集積回路のトランジスタレベルのネットリス
トに相当する情報を予め記憶している。トランジスタレ
ベルのネットリストとは、トランジスタ，抵抗，キャパ
シタ等の接続関係およびそれぞれのモデルパラメータ，
値などで論理回路を記述したものである。一般に、トラ
ンジスタレベルのネットリストは、ＬＰＥ(Layout Para
meter Extractor)等のソフトウェアによって、レイアウ
トデザインデータ（マスクパターン）から得ることがで
きる。
【００１１】トランジスタ構成記憶部５は、被検証対象
ネットの論理状態を変化させるトランジスタの組み合わ
せについてのトランジスタ構成情報を記憶する部分であ
る。後述するようにトランジスタ構成情報は、トランジ
スタのチャネルタイプ，チャネル接続数及びチャネル幅
の情報を含む。
【００１２】配線抵抗記憶部６は、データ処理装置２に
よって求められた被検証対象ネットの配線抵抗の情報を
記憶し、負荷容量記憶部７は、同じくデータ処理装置２
によって求められた被検証対象ネットの負荷容量の情報
を記憶する部分である。
【００１３】ピーク電流テーブル記憶部８は、トランジ
スタ構成情報と配線抵抗と負荷容量との組み合わせに対
するピーク電流を予め記憶する部分である。このような
ピーク電流は、回路シミュレーション、例えばＳＰＩＣ
Ｅ(Simulation Program withIntegrated Circuit Empha
sis) シミュレーションによって、求めることができ
る。
【００１４】ピーク電流記憶部９は、データ処理装置２
によって求められた被検証対象ネットの１つ以上のピー
ク電流を記憶する部分である。
【００１５】配線形状記憶部１０は、被検証対象となる
ＣＭＯＳ半導体集積回路に関して、配線とその配線のレ
イヤー，配線がＶｉａの場合にはその断面積，配線がＶ
ｉａでない場合は配線幅と配線細りと配線膜厚の情報を
予め記憶する部分である。
【００１６】電流密度記憶部１１は、データ処理装置２
によって求められた配線とその電流密度の情報を記憶す
る部分である。
【００１７】ＥＭ設計基準電流密度記憶部１２は、エレ
クトロマイグレーションの設計仕様であるピーク電流密
度の制限値の情報を予め記憶する部分である。
【００１８】検証結果記憶部１３は、データ処理装置２
で求められた、エレクトロマイグレーションの設計仕様
であるピーク電流密度の制限を違反した配線とその電流
密度及び制限値に対する電流密度の比の情報を記憶する
部分である。
【００１９】他方、データ処理装置２は、トランジスタ
構成検出手段１４と、配線抵抗計算手段１５と、負荷容
量計算手段１６と、ピーク電流計算手段１７と、電流密
度計算手段１８と、エラー判定手段１９とを備えてい
る。
【００２０】トランジスタ構成検出手段１４は、被検証
対象ネットの論理状態を変化させるトランジスタの組み
合わせについてトランジスタ構成情報を検出する手段で
ある。具体的には、回路網記憶部４に記憶されているト
ランジスタの接続関係を参照して、被検証対象ネットを
充放電するＶＤＤからＶＳＳにかけてチャネル接続して
いる回路部分を検出し、この回路部分が動作する場合に
ＯＮとなるトランジスタの組み合わせ全てについて、ト
ランジスタのチャネルタイプ，チャネル接続数及びチャ
ネル幅を含むトランジスタ構成情報を求め、トランジス
タ構成記憶部５へ格納する。
【００２１】配線抵抗計算手段１５は、回路網記憶部４
に記憶されているトランジスタ，抵抗，キャパシタ等の
接続関係およびそれぞれのモデルパラメータ，値から被
検証対象ネットの配線抵抗を計算し、配線抵抗記憶部６
に格納する手段である。
【００２２】負荷容量計算手段１６は、回路網記憶部４
に記憶されているトランジスタ，抵抗，キャパシタ等の
接続関係およびそれぞれのモデルパラメータ，値から被
検証対象ネットの負荷容量を計算し、負荷容量記憶部７
に格納する手段である。
【００２３】ピーク電流計算手段１７は、トランジスタ
構成記憶部５に記憶されているＯＮとなるトランジスタ
の組み合わせ毎に、トランジスタ構成記憶部５に記憶さ
れているトランジスタのタイプ，チャネル接続数及びチ
ャネル幅の情報と、配線抵抗記憶部６に記憶されている
被検証対象ネットの配線抵抗の情報と、負荷容量記憶部
７に記憶されている被検証対象ネットの負荷容量の情報
とから、ピーク電流テーブル記憶部８に記憶されている
情報を参照することによって被検証対象ネットのピーク
電流を求め、ピーク電流記憶部９に格納する手段であ
る。
【００２４】電流密度計算手段１８は、ピーク電流記憶
部９に記憶されているピーク電流の情報と、回路網記憶
部４に記憶されているトランジスタ，抵抗，キャパシタ
等の接続関係およびそれぞれのモデルパラメータ，値
と、負荷容量記憶部７に記憶されている被検証対象ネッ
トの負荷容量の情報と、配線形状記憶部１０に記憶され
ている配線とその配線のレイヤー，配線がＶｉａの場合
にはその断面積，配線がＶｉａでない場合は配線幅と配
線細りと配線膜厚の情報から、回路の各配線におけるピ
ーク電流密度を計算し、電流密度記憶部１１に格納する
手段である。
【００２５】エラー判定手段１９は、電流密度記憶部１
１に記憶されている配線とその電流密度の情報と、ＥＭ
設計基準電流密度記憶部１２に記憶されているエレクト
ロマイグレーションの設計仕様であるピーク電流密度の
制限値とを比較し、配線における電流密度の値が制限値
を超えている場合、制限値に対する電流密度の比の値を
求め、配線と電流密度及び制限値に対する電流密度の比
の情報を、検証結果記憶部１３に格納する手段である。
【００２６】出力装置３は、検証結果記憶部１３に記憶
されているエレクトロマイグレーションの設計仕様であ
るピーク電流密度の制限を違反した配線とその電流密度
及び改善の目安となる制限値に対する電流密度の比の情
報を画面に表示し、或いは用紙に印刷して、設計者に提
示する手段である。
【００２７】次に、図１およびデータ処理装置２の処理
の流れを示す図２を参照して、本実施例の形態の例の動
作について説明する。
【００２８】トランジスタ構成検出手段１４は、回路網
記憶部４に記憶されているトランジスタの接続関係か
ら、注目しているネットを充放電するＶＤＤからＶＳＳ
にかけてチャネル接続している回路を検出し、その回路
が動作する場合にＯＮとなるトランジスタの全ての組み
合わせ毎に、それらのタイプ，チャネル接続数及びチャ
ネル幅の情報を求め、トランジスタ構成記憶部５に格納
する。また、配線抵抗計算手段１５は、回路網記憶部４
に記憶されているトランジスタ，抵抗，キャパシタ等の
接続関係およびそれぞれのモデルパラメータ，値から、
注目しているネットの配線抵抗を計算し、配線抵抗記憶
部６に格納する。更に負荷容量計算手段１６は、回路網
記憶部４に記憶されているトランジスタ，抵抗，キャパ
シタ等の接続関係およびそれぞれのモデルパラメータ，
値から、注目しているネットの負荷容量を計算し、負荷
容量記憶部７に格納する（ステップＡ１）。
【００２９】次に、ピーク電流計算手段１７は、トラン
ジスタ構成情報記憶部５に記憶されている注目ネットに
関するＯＮとなるトランジスタの組み合わせ毎に、トラ
ンジスタ構成記憶部５に記憶されているトランジスタの
タイプ，チャネル接続数及びチャネル幅の情報と、配線
抵抗記憶部６に記憶されている注目ネットの配線抵抗の
情報と、負荷容量記憶部７に記憶されている注目ネット
の配線容量の情報とをパラメータとして、ピーク電流テ
ーブル記憶部８に記憶されているテーブルを参照し、注
目ネットのピーク電流を求める。このとき、若し、パラ
メータに対するピーク電流が定義されていない場合に
は、テーブルに存在している値から補間によって求め
る。ピーク電流計算手段１７は、このようにして求めた
注目ネットに関するＯＮとなるトランジスタの組み合わ
せ毎のピーク電流の値をピーク電流記憶部９に格納する
（ステップＡ２）。
【００３０】次に、電流密度計算手段１８およびエラー
判定手段１９は、注目ネットに関連する配線に対して１
配線ずつ注目し、以下の処理を行う。
【００３１】電流密度計算手段１８は、注目している配
線に対する電流密度を計算する（ステップＡ３）。これ
は以下のようにして行う。先ず、電流密度計算手段１８
は、ピーク電流記憶部９に記憶されている注目ネットの
全てのピーク電流の値から、最大値を求める。なお、こ
の最大値を求める処理はピーク電流計算手段１７で行う
ようにしても良い。次に、配線に沿って配線に寄生する
容量が分布している為に配線を流れるピーク電流の値は
ネットを充放電するトランジスタから離れるに従って小
さくなる点を考慮するために、回線網記憶部４に記憶さ
れているトランジスタ，抵抗，キャパシタ等の接続関係
およびそれぞれのモデルパラメータ，値から、注目して
いる配線に対して負荷方向の負荷容量を求め、その値を
負荷容量記憶部７に記憶されている注目ネットの負荷容
量の値で除算した値を補正項とし、先に求めたピーク電
流の最大値とこの補正項を乗算した値を、注目している
配線におけるピーク電流とする。次に、電流密度計算手
段１８は、配線形状記憶部１０に記憶されている情報か
ら、注目している配線の断面積を計算し、前記求めた注
目している配線におけるピーク電流をこの断面積で除算
して、注目配線の電流密度を求め、電流密度記憶部１１
に注目配線とその電流密度との情報を格納する。
【００３２】エラー判定手段１９は、この電流密度記憶
部１１に格納された注目配線と電流密度の情報と、ＥＭ
設計基準電流密度記憶部１２に記憶されているエレクト
ロマイグレーションの設計仕様であるピーク電流密度の
制限値の情報とを比較する（ステップＡ４）。そして、
配線における電流密度の値が制限値を超えている場合、
制限値に対する電流密度の比の値を求め、配線と電流密
度及び制限値に対する電流密度の比の情報を、検証結果
記憶部１３に格納する（ステップＡ５）。
【００３３】電流密度計算手段１８とエラー判定手段１
９とは、注目ネットに関連する配線を全て検証していな
い場合（ステップＡ６でＮＯ）、残りの配線について上
記と同様の処理を繰り返す。そして、データ処理装置２
は、注目ネットに関連する全ての配線についての検証を
終えると（ステップＡ６でＹＥＳ）、検証すべきネット
を全て検証していない場合は（ステップＡ７でＮＯ）、
残りの検証対象ネットに注目して、ステップＡ１に戻っ
て上述と同様の処理を繰り返す。
【００３４】以上のようにして全ての検証対象ネットに
関連する配線の検証を終えると（ステップＡ７でＹＥ
Ｓ）、出力装置３は、検証結果記憶部１３に記憶されて
いるエレクトロマイグレーションの設計仕様であるピー
ク電流密度の制限を違反した配線とその電流密度及び改
善の目安となる制限値に対する電流密度の比の情報を出
力する（ステップＡ８）。
【００３５】このように本実施の形態では、トランジス
タ構成検出手段１４によって回路の論理を変化させるト
ランジスタの動作の組み合わせが網羅的に検出されるの
で、ピーク電流を正しく計算することができる。また、
ピーク電流計算手段１７では、ピーク電流テーブル記憶
部８に記憶されている情報を参照してピーク電流を求め
るので、高速にピーク電流を求めることができる。さら
に、電流密度計算手段１８において、ピーク電流に補正
項を乗算しているため、配線に分岐がある場合でも、そ
の影響を考慮することができる。
【００３６】
【実施例】次に、具体的な回路例を挙げて、本発明の一
実施例の動作を説明する。
【００３７】例えば、回路網記憶部４に図３に示すよう
なネットＡに関する回路記述が格納されており、このネ
ットＡに関連する配線について検証する場合を考える。
トランジスタ構成検出手段１４は、回路網記憶部４に記
憶されているトランジスタの接続関係から、ネットＡを
充放電するＶＤＤからＶＳＳにかけてチャネル接続して
いる回路（すなわち、トランジスタＭ１，Ｍ２，Ｍ３，
Ｍ４からなるＮＡＮＤ回路）を検出し、その回路が動作
する場合にＯＮとなるトランジスタの組み合わせ毎に、
それらのタイプ，チャネル接続数及びチャネル幅の情報
を求め、トランジスタ構成記憶部５に格納する。ネット
Ａの上記回路の論理状態を変化させるトランジスタの動
作の組み合わせは、Ｍ１のみＯＮとなる場合、Ｍ２のみ
ＯＮとなる場合、Ｍ１とＭ２とが同時にＯＮとなる場
合、Ｍ３とＭ４とがＯＮとなる場合の４通りである。従
ってそれらに関するトランジスタ構成情報を図３に示す
ようにトランジスタ構成記憶部５に格納する。なお、Ｍ
１とＭ２が同時にＯＮとなる場合には、Ｍ１のチャネル
幅ｗ１とＭ２のチャネル幅ｗ２の和ｗ１＋ｗ２のチャネ
ル幅を持つ１つのトランジスタがＯＮとなるものとして
扱っている。
【００３８】次に配線抵抗計算手段１５は、回路網記憶
部４に記憶されているトランジスタ，抵抗，キャパシタ
等の接続関係およびそれぞれのモデルパラメータ，値か
ら、ネットＡの配線抵抗ｒｘを計算し、図３に示すよう
に配線抵抗記憶部６に格納する。また、負荷容量計算手
段１６は、回路網記憶部４に記憶されているトランジス
タ，抵抗，キャパシタ等の接続関係およびそれぞれのモ
デルパラメータ，値から、ネットＡの負荷容量ｃｘを計
算し、図３に示すように負荷容量記憶部７に格納する。
以上の処理が図２のステップＡ１において行われる。こ
こで、配線抵抗ｒｘ，負荷容量ｃｘはネットＡに関する
図３の等価回路に示される抵抗ｒｘ，容量ｃｘに相当す
る。
【００３９】次にピーク電流計算手段１７は、トランジ
スタ構成記憶部５に記憶されているＯＮとなるトランジ
スタの組み合わせ毎に、トランジスタ構成記憶部５に記
憶されているトランジスタのタイプ，チャネル接続数及
びチャネル幅の情報と、配線抵抗記憶部６に記憶されて
いるネットＡの配線抵抗の情報と、負荷容量記憶部７に
記憶されているネットＡの負荷容量の情報をパラメータ
として、ピーク電流テーブル記憶部８に記憶されている
テーブルを参照し、ピーク電流を求め、ピーク電流記憶
部９に格納する（ステップＡ２）。図４にピーク電流テ
ーブル記憶部８に格納されているテーブルの例と、ピー
ク電流記憶部９へのピーク電流の格納例とを示す。図４
のピーク電流テーブル記憶部８に格納されている一番上
のテーブルは、トランジスタのタイプがＰＭＯＳ，チャ
ネル接続数が１，チャネル幅がｗ１（＝ｗ２）である場
合に、配線抵抗Ｒ，負荷容量Ｃに応じてピーク電流がど
のような値になるかを幾つかの配線抵抗Ｒ，負荷容量Ｃ
毎に予め求めて作成したテーブルであり、図３のトラン
ジスタ構成記憶部５に記憶された上２つのトランジスタ
の組み合わせの処理の際に参照され、それぞれピーク電
流Ｉｐｅａｋ１が得られている。二番目のテーブルは、
トランジスタのタイプがＰＭＯＳ，チャネル接続数が
１，チャネル幅がｗ１＋ｗ２である場合に、配線抵抗
Ｒ，負荷容量Ｃに応じてピーク電流がどのような値にな
るかを幾つかの配線抵抗Ｒ，負荷容量Ｃ毎に予め求めて
作成したテーブルであり、図３のトランジスタ構成記憶
部５に記憶された上から３つ目のトランジスタの組み合
わせの処理の際に参照され、ピーク電流Ｉｐｅａｋ２が
得られている。三番目のテーブルは、トランジスタのタ
イプがＮＭＯＳ，チャネル接続数が２，チャネル幅がｗ
３である場合に、配線抵抗Ｒ，負荷容量Ｃに応じてピー
ク電流がどのような値になるかを幾つかの配線抵抗Ｒ，
負荷容量Ｃ毎に予め求めて作成したテーブルであり、図
３のトランジスタ構成記憶部５に記憶された上から４つ
目のトランジスタの組み合わせの処理の際に参照され、
ピーク電流Ｉｐｅａｋ３が得られている。
【００４０】次に電流密度計算手段１８は、ネットＡに
関連する配線に対する電流密度を計算する（ステップＡ
３）。図５はネットＡに関連する配線のうち、配線Ｒ５
（回路網記憶部４では、配線の部分は、配線に寄生する
抵抗成分を値とする抵抗素子として表現されている）に
おけるピーク電流密度を計算する場合を示している。先
ず電流密度計算手段１８は、ピーク電流記憶部９に記憶
されているネットＡのピーク電流の値Ｉｐｅａｋ１〜Ｉ
ｐｅｓｋ３から、最大値Ｉｐｅａｋを求める。また、電
流密度計算手段１８は、回路網記憶部４に記憶されてい
るトランジスタ，抵抗，キャパシタ等の接続関係および
それぞれのモデルパラメータ，値から、配線Ｒ５に対し
て負荷方向の負荷容量ｃｙを図５のように求める。更
に、電流密度計算手段１８は、配線形状記憶部１０に記
憶されている図５に示すような情報から、配線Ｒ５の断
面積Ｓを計算する。そして、電流密度計算手段１８は、
最大値Ｉｐｅａｋと、負荷容量記憶部７に記憶されてい
るネットＡの負荷容量ｃｘと、配線Ｒ５の負荷方向の負
荷容量ｃｙと、断面積Ｓとから、図５に示すようにして
配線Ｒ５の電流密度Ｊｒ５を求め、電流密度記憶部１１
に格納する。
【００４１】次にエラー判定手段１９は、電流密度計算
手段１８で計算された配線の電流密度がエレクトロマイ
グレーションの設計仕様であるピーク電流密度の制限値
を満足しているか否かを調べ、若し違反していれば必要
な情報を検証結果記憶部１３に格納する（ステップＡ
４，Ａ５）。図６は配線Ｒ５に関するエラー判定手段１
９の動作を説明している。エラー判定手段１９は、先
ず、電流密度記憶部１１に記憶されている配線Ｒ５の電
流密度Ｊｒ５と、ＥＭ設計基準電流密度記憶部１２に記
憶されているエレクトロマイグレーションの設計仕様で
あるピーク電流密度の制限値Ｊｌｉｍｉｔとを比較する
（ステップＡ４）。ここで、配線Ｒ５における電流密度
の値Ｊｒ５が制限値Ｊｌｉｍｉｔを超えているとする
と、エラー判定手段１９は、制限値Ｊｌｉｍｉｔに対す
る電流密度Ｊｒ５の比の値を求め、配線Ｒ５と電流密度
Ｊｒ５及び制限値Ｊｌｉｍｉｔに対する電流密度Ｊｒ５
の比の情報を、検証結果記憶部１３に格納する（ステッ
プＡ５）。
【００４２】以上のような処理をネットＡにおける残り
の配線について実行し、ネットＡにおける配線を全て検
証したら、別のネットについてもステップＡ１からステ
ップＡ７を実行する。そして、検証すべきネットを全て
検証したら、出力装置３は、検証結果記憶部１３に記憶
されているエレクトロマイグレーションの設計仕様であ
るピーク電流密度の制限を違反した配線とその電流密度
及び改善の目安となる制限値に対する電流密度の比の情
報を表示する（ステップＡ８）。
【００４３】
【発明の効果】以上説明したように本発明は、被検証対
象ネットの論理状態を変化させるトランジスタの組み合
わせについてトランジスタ構成情報（実施例にあって
は、ＯＮとなるトランジスタのチャネルタイプ，チャネ
ル接続数，チャネル幅）を検出し、これと被検証対象ネ
ットの配線抵抗および負荷容量とから被検証ネットの論
理状態を変化させるトランジスタの組み合わせ毎のピー
ク電流のうちの最大値を求めているため、被検証対象ネ
ットのピーク電流を正しく計算することができる。そし
て、この計算したピーク電流の最大値と配線形状とに基
づいて回路の配線におけるピーク電流密度を計算し、ピ
ーク電流密度がエレクトロマイグレーションの設計仕様
であるピーク電流密度の制限値を満足しているか否かを
調べるため、瞬間的な高い電流密度（振幅の大きいパル
ス）によって一気に進行するエレクトロマイグレーショ
ンが問題となる可能性のある箇所を漏れなく確実に特定
することができる。
【００４４】また、ピーク電流計算手段がピーク電流テ
ーブル記憶部を参照することによってピーク電流を求め
る構成にあっては、ピーク電流を極めて高速に計算でき
るため、ひいてはエレクトロマイグレーションの設計仕
様であるピーク電流密度の制限を満足しているかどうか
を極めて高速に検証することができる。この結果、被検
証回路が大規模であっても、比較的短時間で検証が可能
である。
【図面の簡単な説明】
【図１】本発明の実施の形態の構成を示す機能ブロック
図である。
【図２】本発明の実施の形態におけるデータ処理装置の
処理の流れを示すフローチャートである。
【図３】被検証対象となるネットの例と、トランジスタ
構成情報，配線抵抗および負荷容量の算出例を示す図で
ある。
【図４】ピーク電流テーブル記憶部に格納されているテ
ーブルの例と、ピーク電流記憶部へのピーク電流の格納
例とを示す図である。
【図５】或る配線におけるピーク電流密度を計算する場
合の説明図である。
【図６】或る配線に関するエラー判定手段の動作説明図
である。
【符号の説明】
１…記憶装置 ２…データ処理装置 ３…出力装置 ４…回路網記憶部 ５…トランジスタ構成記憶部 ６…配線抵抗記憶部 ７…負荷容量記憶部 ８…ピーク電流テーブル記憶部 ９…ピーク電流記憶部 １０…配線形状記憶部 １１…電流密度記憶部 １２…ＥＭ設計基準電流密度記憶部 １３…検証結果記憶部 １４…トランジスタ構成検出手段 １５…配線抵抗計算手段 １６…負荷容量計算手段 １７…ピーク電流計算手段 １８…電流密度計算手段 １９…エラー判定手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8238 Ｈ０１Ｌ 27/08 ３２１Ａ 27/092 29/00

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 エレクトロマイグレーションの設計仕様
    であるピーク電流密度の制限に対してＣＭＯＳの半導体
    集積回路の設計情報を検証する方法であって、以下のス
    テップ（ａ）乃至（ｆ）を有することを特徴とする半導
    体集積回路のエレクトロマイグレーション信頼性検証方
    法。 （ａ）被検証対象ネットの論理状態を変化させるトラン
    ジスタの組み合わせについてトランジスタ構成情報を検
    出する。 （ｂ）被検証対象ネットの配線抵抗を計算する。 （ｃ）被検証対象ネットの負荷容量を計算する。 （ｄ）前記トランジスタ構成情報と前記配線抵抗と前記
    負荷容量とに基づいて、被検証対象ネットの論理状態を
    変化させるトランジスタの組み合わせ毎の被検証対象ネ
    ットのピーク電流のうちの最大値を求める。 （ｅ）前記ピーク電流の最大値と配線形状とに基づいて
    回路の配線におけるピーク電流密度を計算する。 （ｆ）前記ピーク電流密度がエレクトロマイグレーショ
    ンの設計仕様であるピーク電流密度の制限値を満足して
    いるか否かを調べる。
  2. 【請求項２】 前記ステップ（ｄ）が、トランジスタ構
    成情報の種類毎に幾つかの配線抵抗と負荷容量とについ
    て予め求めておいたピーク電流を記憶するピーク電流テ
    ーブル記憶部を参照する工程を含むことを特徴とする請
    求項１記載の半導体集積回路のエレクトロマイグレーシ
    ョン信頼性検証方法。
  3. 【請求項３】 エレクトロマイグレーションの設計仕様
    であるピーク電流密度の制限に対してＣＭＯＳの半導体
    集積回路の設計情報を検証する装置であって、以下の手
    段（ａ）乃至（ｆ）を有することを特徴とする半導体集
    積回路のエレクトロマイグレーション信頼性検証装置。 （ａ）被検証対象ネットの論理状態を変化させるトラン
    ジスタの組み合わせについてトランジスタ構成情報を検
    出するトランジスタ構成検出手段。 （ｂ）被検証対象ネットの配線抵抗を計算する配線抵抗
    計算手段。 （ｃ）被検証対象ネットの負荷容量を計算する負荷容量
    計算手段。 （ｄ）前記トランジスタ構成情報と前記配線抵抗と前記
    負荷容量とに基づいて、被検証対象ネットの論理状態を
    変化させるトランジスタの組み合わせ毎の被検証対象ネ
    ットのピーク電流のうちの最大値を求めるピーク電流計
    算手段。 （ｅ）前記ピーク電流の最大値と配線形状とに基づいて
    回路の配線におけるピーク電流密度を計算する電流密度
    計算手段。 （ｆ）前記ピーク電流密度がエレクトロマイグレーショ
    ンの設計仕様であるピーク電流密度の制限値を満足して
    いるか否かを調べるエラー判定手段。
  4. 【請求項４】 前記ピーク電流計算手段は、トランジス
    タ構成情報の種類毎に幾つかの配線抵抗と負荷容量とに
    ついて予め求めておいたピーク電流を記憶するピーク電
    流テーブル記憶部を参照して、ピーク電流を求める構成
    を有することを特徴とする請求項３記載の半導体集積回
    路のエレクトロマイグレーション信頼性検証装置。
JP8131125A 1996-04-26 1996-04-26 半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置 Pending JPH09293765A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8131125A JPH09293765A (ja) 1996-04-26 1996-04-26 半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置
US08/848,014 US5995732A (en) 1996-04-26 1997-04-28 Method and apparatus of verifying reliability of an integrated circuit against electromigration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8131125A JPH09293765A (ja) 1996-04-26 1996-04-26 半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置

Publications (1)

Publication Number Publication Date
JPH09293765A true JPH09293765A (ja) 1997-11-11

Family

ID=15050576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8131125A Pending JPH09293765A (ja) 1996-04-26 1996-04-26 半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置

Country Status (2)

Country Link
US (1) US5995732A (ja)
JP (1) JPH09293765A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6629295B1 (en) 1998-06-24 2003-09-30 Nec Corporation Design automation method and device
WO2014041665A1 (ja) * 2012-09-13 2014-03-20 株式会社日立製作所 プリント基板設計検証システム、プリント基板設計検証方法及び記録媒体

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6543041B1 (en) * 1999-06-15 2003-04-01 Cadence Design Systems, Inc. Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement
JP2002304434A (ja) * 2001-04-06 2002-10-18 Nec Corp Ｅｍｉシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム
US6532570B1 (en) * 2001-09-07 2003-03-11 Sun Microsystems, Inc. Designing integrated circuits to reduce temperature induced electromigration effects
US6578178B2 (en) * 2001-09-07 2003-06-10 Sun Microsystems, Inc. Designing integrated circuits to reduce electromigration effects
US7089129B2 (en) * 2003-11-12 2006-08-08 International Business Machines Corporation Electromigration check of signal nets using net capacitance to evaluate thermal characteristics
WO2006060471A1 (en) * 2004-12-01 2006-06-08 James Cornwell Ionizing communication disruptor unit
US8463571B2 (en) 2010-11-12 2013-06-11 International Business Machines Corporation Performing reliability analysis of signal wires
JP6328974B2 (ja) 2014-03-28 2018-05-23 株式会社メガチップス 半導体装置及び半導体装置の設計手法
US11074391B2 (en) 2019-01-22 2021-07-27 International Business Machines Corporation Characterizing and simulating library gates to enable identification and elimination of electromigration violations in semiconductor chips

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291755A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 配線ネット内の電流分布算出方法
JPH0582647A (ja) * 1991-09-20 1993-04-02 Nec Corp 電流密度チエツクシステム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2901087B2 (ja) * 1989-10-17 1999-06-02 株式会社東芝 半導体集積回路の電源配線設計方法及び電源配線設計装置
US5410490A (en) * 1991-09-03 1995-04-25 Hewlett-Packard Company Electromigration verification method and apparatus
US5349542A (en) * 1992-04-02 1994-09-20 Vlsi Technology, Inc. Method for sizing widths of power busses in integrated circuits
US5581475A (en) * 1993-08-13 1996-12-03 Harris Corporation Method for interactively tailoring topography of integrated circuit layout in accordance with electromigration model-based minimum width metal and contact/via rules
US5535370A (en) * 1993-12-22 1996-07-09 Intel Corporation Method and apparatus for realistic current and power calculation using simulation with realistic test vectors
US5598348A (en) * 1994-09-22 1997-01-28 Sun Microsystems, Inc. Method and apparatus for analyzing the power network of a VLSI circuit
US5737580A (en) * 1995-04-28 1998-04-07 International Business Machines Corporation Wiring design tool improvement for avoiding electromigration by determining optimal wire widths
US5768145A (en) * 1996-06-11 1998-06-16 Lsi Logic Corporation Parametrized waveform processor for gate-level power analysis tool

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291755A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 配線ネット内の電流分布算出方法
JPH0582647A (ja) * 1991-09-20 1993-04-02 Nec Corp 電流密度チエツクシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6629295B1 (en) 1998-06-24 2003-09-30 Nec Corporation Design automation method and device
WO2014041665A1 (ja) * 2012-09-13 2014-03-20 株式会社日立製作所 プリント基板設計検証システム、プリント基板設計検証方法及び記録媒体
JP5834144B2 (ja) * 2012-09-13 2015-12-16 株式会社日立製作所 プリント基板設計検証システム、プリント基板設計検証方法及び記録媒体

Also Published As

Publication number Publication date
US5995732A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
US6038383A (en) Method and apparatus for determining signal line interconnect widths to ensure electromigration reliability
US6941258B2 (en) Method, apparatus and computer program product for determination of noise in mixed signal systems
US5999010A (en) Method of measuring interconnect coupling capacitance in an IC chip
US6925614B2 (en) System and method for protecting and integrating silicon intellectual property (IP) in an integrated circuit (IC)
JPH09293765A (ja) 半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置
Sunter et al. Using mixed-signal defect simulation to close the loop between design and test
US6461882B2 (en) Fault simulation method and fault simulator for semiconductor integrated circuit
JPH05342305A (ja) クロストーク検証装置
JP3813757B2 (ja) 重み付き故障検出率評価装置
Spinner et al. Automatic test pattern generation for interconnect open defects
US6587999B1 (en) Modeling delays for small nets in an integrated circuit design
CN109255167B (zh) 一种ic版图焊垫之间esd电阻的调整方法
US6751744B1 (en) Method of integrated circuit design checking using progressive individual network analysis
US8032342B2 (en) Segmentation and interpolation of current waveforms
US20140130001A1 (en) Method of Reducing Parasitic Mismatch
US20100169855A1 (en) Method and system detecting metal line failure
US20050229126A1 (en) IC layout physical verification method
US20020017907A1 (en) Printed circuit board wiring structure checkup system
US20070070737A1 (en) Method and auxiliary device for creating and checking the circuit diagram for a circuit which is to be integrated
Zhao et al. Analysis of interconnect crosstalk defect coverage of test sets
JP3092664B2 (ja) 設計支援方法
CN104749437B (zh) 版图上io间esd电阻的检查方法
KR20200042653A (ko) Ic 전송특성 매칭설계 방법
Hess et al. Modeling of real defect outlines for defect size distribution and yield prediction
JPH03208177A (ja) レイアウト検証装置