JPH0582647A - 電流密度チエツクシステム - Google Patents
電流密度チエツクシステムInfo
- Publication number
- JPH0582647A JPH0582647A JP3240671A JP24067191A JPH0582647A JP H0582647 A JPH0582647 A JP H0582647A JP 3240671 A JP3240671 A JP 3240671A JP 24067191 A JP24067191 A JP 24067191A JP H0582647 A JPH0582647 A JP H0582647A
- Authority
- JP
- Japan
- Prior art keywords
- supply line
- power supply
- current value
- functional block
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】集積回路のレイアウト検証において、各電源ラ
インに流れる電流値の算出および規定値以内かどうかの
チェックを高速に行なう。 【構成】本発明の電流密度チェックシステムは、機能ブ
ロックの配置座標と各機能ブロックの相対的電源ライン
に流れる電流値とから電流値の算出を行なう。 【効果】従来の方法では、レイアウトデータからネット
リストを生成して回路シミュレーションを実行していた
ため莫大な処理時間を要したが、本発明の方法により電
流値の算出時間を大幅に減少させることができた。
インに流れる電流値の算出および規定値以内かどうかの
チェックを高速に行なう。 【構成】本発明の電流密度チェックシステムは、機能ブ
ロックの配置座標と各機能ブロックの相対的電源ライン
に流れる電流値とから電流値の算出を行なう。 【効果】従来の方法では、レイアウトデータからネット
リストを生成して回路シミュレーションを実行していた
ため莫大な処理時間を要したが、本発明の方法により電
流値の算出時間を大幅に減少させることができた。
Description
【０００１】
【産業上の利用分野】本発明は、電流密度チェックシス
テムに関し、特に集積回路の電源ラインの電流値チェッ
クに関する。
テムに関し、特に集積回路の電源ラインの電流値チェッ
クに関する。
【０００２】
【従来の技術】従来、この種の電流チェックシステムに
おいては、電源ラインの電流値チェックは、回路シミュ
レーションをして行なっていた。
おいては、電源ラインの電流値チェックは、回路シミュ
レーションをして行なっていた。
【０００３】従来のチェック方法について図２を用いて
説明する。レイアウト設計（２０１）の後、レイアウト
データに論理演算を施す図形処理２０２と、配線の接続
関係を認識する等電位追跡２０３と素子認識２０４と、
２０２〜２０４によって認識した配線と素子の接続関係
からのネットリストの生成２０５と、生成されたネット
リストを使って行なう回路シミュレーション２０６と、
シミュレーション結果から規定値以内かどうかの判断を
する電流値チェック２０７とから成る。
説明する。レイアウト設計（２０１）の後、レイアウト
データに論理演算を施す図形処理２０２と、配線の接続
関係を認識する等電位追跡２０３と素子認識２０４と、
２０２〜２０４によって認識した配線と素子の接続関係
からのネットリストの生成２０５と、生成されたネット
リストを使って行なう回路シミュレーション２０６と、
シミュレーション結果から規定値以内かどうかの判断を
する電流値チェック２０７とから成る。
【０００４】
【発明が解決しようとする課題】この従来の電流値チェ
ックでは、電流値の算出までに図形処理・等電位追跡・
素子認識・ネットリストの生成・回路シミュレーション
と多くの処理が必要であり、殊に回路シミュレーション
では莫大な時間を要する。
ックでは、電流値の算出までに図形処理・等電位追跡・
素子認識・ネットリストの生成・回路シミュレーション
と多くの処理が必要であり、殊に回路シミュレーション
では莫大な時間を要する。
【０００５】
【課題を解決するための手段】本発明の電流密度チェッ
クシステムは、レイアウト設計の結果を基にして、各機
能ブロックの相対的電源ラインと各機能ブロックの配置
座標からチップの絶対的電源ラインを求め、各機能ブロ
ック相対的電源ラインに流れる電流値をチップの絶対的
電源ラインごとに加算して電流値を求める。この電流値
が規定値以内かどうかのチェックをする。
クシステムは、レイアウト設計の結果を基にして、各機
能ブロックの相対的電源ラインと各機能ブロックの配置
座標からチップの絶対的電源ラインを求め、各機能ブロ
ック相対的電源ラインに流れる電流値をチップの絶対的
電源ラインごとに加算して電流値を求める。この電流値
が規定値以内かどうかのチェックをする。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例の電流密度チェッ
クシステムの構成図である。図１に示すように、レイア
ウト設計１０１とレイアウトデータから各機能ブロック
の配置座標と種類を認識する手段１０２と、その配置座
標と各電源ラインの座標から各電源ラインに流れる電流
値を算出する手段１０３と、算出した電流値と規定値か
ら電流値が規定値以内かどうかのチェックをする手段１
０４により構成される。
クシステムの構成図である。図１に示すように、レイア
ウト設計１０１とレイアウトデータから各機能ブロック
の配置座標と種類を認識する手段１０２と、その配置座
標と各電源ラインの座標から各電源ラインに流れる電流
値を算出する手段１０３と、算出した電流値と規定値か
ら電流値が規定値以内かどうかのチェックをする手段１
０４により構成される。
【０００８】図３は、チップの電源ラインと、配置され
た機能ブロックの例を表わした図である。この例では電
源ラインが１〜ｎまであり、ブロック１とブロック２が
それぞれ（ｘ1 ，ｙ1 ）と（ｘ2 ，ｙ2 ）に配置されて
いる。ここで、ブロック１とブロック２の種類名はそれ
ぞれ機能名１，機能名２である。
た機能ブロックの例を表わした図である。この例では電
源ラインが１〜ｎまであり、ブロック１とブロック２が
それぞれ（ｘ1 ，ｙ1 ）と（ｘ2 ，ｙ2 ）に配置されて
いる。ここで、ブロック１とブロック２の種類名はそれ
ぞれ機能名１，機能名２である。
【０００９】図４は、図１の１０２の手段が作成する機
能ブロックの配置座標と種類名のテーブルである。
能ブロックの配置座標と種類名のテーブルである。
【００１０】図５は、各機能ブロックの種類ごとにその
ブロックが配置されたことによって流れる電流値を記述
したテーブル（以下ライブラリと呼ぶ）の例を示す。
ブロックが配置されたことによって流れる電流値を記述
したテーブル（以下ライブラリと呼ぶ）の例を示す。
【００１１】図９は、機能ブロックの配置座標とチップ
の電源ラインの対応を表わしたテーブル例である。
の電源ラインの対応を表わしたテーブル例である。
【００１２】図１の手続１０３において、各機能ブロッ
クについて、図４のテーブル例の配置座標と、図９の配
置座標と絶対的電源ラインの対応テーブル例からチップ
の絶対的電源ラインを求める。絶対的電源ラインに各機
能ブロックの相対的電源ラインに流れる電流値を加算し
て、各電源ラインに流れる電流値を求めることが出来
る。
クについて、図４のテーブル例の配置座標と、図９の配
置座標と絶対的電源ラインの対応テーブル例からチップ
の絶対的電源ラインを求める。絶対的電源ラインに各機
能ブロックの相対的電源ラインに流れる電流値を加算し
て、各電源ラインに流れる電流値を求めることが出来
る。
【００１３】本発明の実施例２は特にＥＣＬの回路のエ
ミッタフォロア端子（以下ＥＦと呼ぶ）を扱う。ＥＣＬ
の回路で流れる電流値は機能ブロックの種類の他に各機
能ブロックのもつＥＦの抵抗（以下ＥＦモードと呼ぶ）
の値によって決まる。
ミッタフォロア端子（以下ＥＦと呼ぶ）を扱う。ＥＣＬ
の回路で流れる電流値は機能ブロックの種類の他に各機
能ブロックのもつＥＦの抵抗（以下ＥＦモードと呼ぶ）
の値によって決まる。
【００１４】図６は本発明の実施例２で、図１の手段１
０２が作成する機能ブロックの配置座標と種類名、及
び、ＥＦモードのテーブル例である。
０２が作成する機能ブロックの配置座標と種類名、及
び、ＥＦモードのテーブル例である。
【００１５】図７の分図（ａ）は本発明の実施例２で、
図５のライブラリ例に加えて参照するＥＦライブラリ例
である。
図５のライブラリ例に加えて参照するＥＦライブラリ例
である。
【００１６】このライブラリ例は、各機能ブロックの種
類ごとにＥＦの相対的電源ラインを持っている。この例
で、機能名１という機能ブロックは、ＥＦ電流が相対的
電源ラインの２と４に流れることがわかる。図７の分図
（ｂ）は、全機能ブロックに共通な各ＥＦモードの電流
値を表わすＥＦ電流値ライブラリの例である。
類ごとにＥＦの相対的電源ラインを持っている。この例
で、機能名１という機能ブロックは、ＥＦ電流が相対的
電源ラインの２と４に流れることがわかる。図７の分図
（ｂ）は、全機能ブロックに共通な各ＥＦモードの電流
値を表わすＥＦ電流値ライブラリの例である。
【００１７】図８は、チップの電源ラインと、配置され
た機能ブロックと、その機能ブロックのＥＦ電流の流れ
る電源ラインを表わした図である。機能ブロック１は、
図５，図６，図７より相対的電源ライン１にａ、相対的
電源ライン２にｂ＋ｅ、相対的電源ライン３にｃ、相対
的電源ライン４にｄ＋ｅの電流値が流れることがわか
る。図１の手段１０３において、図４のテーブル例の配
置座標と、図９の配置座標と絶対的電源ラインの対応テ
ーブル例からチップの絶対的電源ラインを求める。相対
的電源ラインの１〜４に流れる電流値ａ，ｂ＋ｅ，ｃ，
ｄ＋ｅを各絶対的電源ラインに加算することによって、
チップの絶対的電源ラインに流れる電流値を求めること
ができる。
た機能ブロックと、その機能ブロックのＥＦ電流の流れ
る電源ラインを表わした図である。機能ブロック１は、
図５，図６，図７より相対的電源ライン１にａ、相対的
電源ライン２にｂ＋ｅ、相対的電源ライン３にｃ、相対
的電源ライン４にｄ＋ｅの電流値が流れることがわか
る。図１の手段１０３において、図４のテーブル例の配
置座標と、図９の配置座標と絶対的電源ラインの対応テ
ーブル例からチップの絶対的電源ラインを求める。相対
的電源ラインの１〜４に流れる電流値ａ，ｂ＋ｅ，ｃ，
ｄ＋ｅを各絶対的電源ラインに加算することによって、
チップの絶対的電源ラインに流れる電流値を求めること
ができる。
【００１８】この電流値が規定値以内かどうかのチェッ
クをする。
クをする。
【００１９】
【発明の効果】以上説明したように本発明は、電流密度
をチェックするに当たって、各機能ブロックの配置座標
と、各ブロックの相対的電源ラインに流れる電流値のみ
からチップの各電源ラインに流れる電流値を求めること
が出来るようにしたので、処理時間が速いという効果が
ある。
をチェックするに当たって、各機能ブロックの配置座標
と、各ブロックの相対的電源ラインに流れる電流値のみ
からチップの各電源ラインに流れる電流値を求めること
が出来るようにしたので、処理時間が速いという効果が
ある。
【図１】本発明の一実施例のシステム構成図。
【図２】従来技術のシステム構成図。
【図３】チップの電源ラインと、配置された機能ブロッ
クの例を表わした図。
クの例を表わした図。
【図４】機能ブロックの配置座標と種類名のテーブル例
の図。
の図。
【図５】本発明の一実施例の機能ブロックのライブラリ
例の図。
例の図。
【図６】本発明の実施例２の機能ブロックのライブラリ
例の図。
例の図。
【図７】本発明の実施例２のＥＦライブラリ例及びＥＦ
電流値ライブラリ例の図。
電流値ライブラリ例の図。
【図８】チップの電源ラインと配置された機能ブロック
と、そのＥＦモードを表わした図。
と、そのＥＦモードを表わした図。
【図９】配線座標と絶対的電源ラインの対応テーブル例
の図。
の図。
１０１ レイアウト設計 １０２ 機能ブロックの配置座標と種類を認識する手
段 １０３ 電流値を算出する手段 １０４ 電流値チェックを行なう手段 ２０１ レイアウト設計 ２０２ 図形処理 ２０３ 等電位追跡 ２０４ 素子認識 ２０５ ネットリスト生成 ２０６ 回路シミュレーション ２０７ 電流値チェック
段 １０３ 電流値を算出する手段 １０４ 電流値チェックを行なう手段 ２０１ レイアウト設計 ２０２ 図形処理 ２０３ 等電位追跡 ２０４ 素子認識 ２０５ ネットリスト生成 ２０６ 回路シミュレーション ２０７ 電流値チェック
Claims (1)
- 【請求項１】 集積回路のレイアウト検証において、レ
イアウト設計の結果を基にして、各機能ブロックの相対
的電源ラインと各機能ブロックの配置座標からチップの
絶対的電源ラインを求め、各機能ブロックの相対的電源
ラインに流れる電流値をチップの絶対的電源ラインごと
に加算して求めた電流値が規定値以内かどうかのチェッ
クをする電流密度チェックシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240671A JPH0582647A (ja) | 1991-09-20 | 1991-09-20 | 電流密度チエツクシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240671A JPH0582647A (ja) | 1991-09-20 | 1991-09-20 | 電流密度チエツクシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582647A true JPH0582647A (ja) | 1993-04-02 |
Family
ID=17062976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3240671A Pending JPH0582647A (ja) | 1991-09-20 | 1991-09-20 | 電流密度チエツクシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293765A (ja) * | 1996-04-26 | 1997-11-11 | Nec Corp | 半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置 |
| US8448125B2 (en) | 2007-01-30 | 2013-05-21 | Fujitsu Semiconductor Limited | Method and apparatus for checking current density limitation |
-
1991
- 1991-09-20 JP JP3240671A patent/JPH0582647A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293765A (ja) * | 1996-04-26 | 1997-11-11 | Nec Corp | 半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置 |
| US5995732A (en) * | 1996-04-26 | 1999-11-30 | Nec Corporation | Method and apparatus of verifying reliability of an integrated circuit against electromigration |
| US8448125B2 (en) | 2007-01-30 | 2013-05-21 | Fujitsu Semiconductor Limited | Method and apparatus for checking current density limitation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110222381B (zh) | 用于pcb装配的动态安装指引文件生成方法、系统、介质及终端 | |
| US5943487A (en) | Method for extracting a resistor network from an integrated circuit polygon layout | |
| CN114117989A (zh) | 一种芯片的设计方法、设计装置、计算机设备及存储介质 | |
| JPH0582647A (ja) | 電流密度チエツクシステム | |
| US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
| JP2002259481A (ja) | ノイズ対策決定方法及び装置、記憶媒体並びにコンピュータプログラム | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| US8826219B2 (en) | Method and apparatus used for the physical validation of integrated circuits | |
| JP3019032B2 (ja) | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 | |
| US6032082A (en) | Method and CAD system for calculating semiconductor circuit resistance | |
| JPH06332972A (ja) | 期待値データ入力装置、及びワークステーション | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JP3435432B2 (ja) | 電気回路設計方法及び電気回路設計用ｃａｄ装置 | |
| JP2544813B2 (ja) | マスクレイアウト対回路図照合の方法 | |
| JP2817476B2 (ja) | 集積回路の予測配線長計算法 | |
| JPH07311791A (ja) | セルライブラリ作成システム及びそれを用いたセルライブラリ作成方法 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JPH05198675A (ja) | 配線パターンの許容電流検証方法及び検証装置 | |
| US20070180422A1 (en) | Generating rules for nets that cross package boundaries | |
| JPS61267178A (ja) | ロジツク・デザイン・ル−ル・チエツク方式 | |
| JPH0458372A (ja) | シミュレーション装置およびその方法 | |
| JPH01133176A (ja) | 論理回路ブロック切出しシステム | |
| JP2001175700A (ja) | ペア配置ルールチェック方法および記憶媒体 | |
| JPH05225285A (ja) | アナログ素子設計装置 | |
| JP2006210661A (ja) | 半導体集積回路の設計方法 |