JP2002259481A - ノイズ対策決定方法及び装置、記憶媒体並びにコンピュータプログラム - Google Patents

Abstract

(57)【要約】 【課題】 本発明はノイズ対策決定方法及び装置、記憶
媒体並びにコンピュータプログラムに関し、ノイズ対策
を決定する際に回路シミュレータの実行を最小限に抑え
ることが可能とすると共に、設計工程に手作業で繰り返
す後戻り処理が必要な部分を発生することなく高速にノ
イズ対策を決定することを可能とすることを目的とす
る。 【解決手段】 対象となる回路のうち、少なくとも１つ
のネット分の入力回路情報に基いて、計算式によりノイ
ズが最小となると考えられる推奨回路情報を算出する推
奨回路情報算出ステップと、入力回路情報と推奨回路情
報とを比較し、異なる部分の推奨回路情報をノイズ対策
として決定するノイズ対策決定ステップとを含むように
構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ノイズ対策決定方
法及び装置、記憶媒体並びにコンピュータプログラムに
関し、特に大規模集積回路（ＬＳＩ）、マルチチップモ
ジュール（ＭＣＭ）、プリント基板（ＰＣＢ）等の電子
回路を設計する際に、電子回路で発生し得るノイズを最
小限に抑えて電子回路の正常な動作を保証するためのノ
イズ対策を決定するノイズ対策決定方法及び装置、コン
ピュータにそのようなノイズ対策の決定を行わせるコン
ピュータプログラムを格納したコンピュータ読み取り可
能な記憶媒体並びにそのようなコンピュータプログラム
に関する。

【０００２】近年、各種電子回路の小型化や高速化に伴
い、電子回路を設計する際のノイズ解析とノイズ対策が
重要になってきている。ノイズ対策とは、ノイズ解析の
結果に基いて、電子回路で発生するノイズを抑えるため
に取られる各種対策を言う。

【従来の技術】従来、電子回路を設計する際にノイズ解
析を行うノイズ解析ツールとしては、様々なものが提案
されている。ノイズ解析ツールは、電子回路の実装設計
後に回路シミュレータを用いてノイズ解析及びノイズチ
ェックを行い、ノイズを抑えるためのノイズ対策を決定
する。電子回路の設計は、決定されたノイズ対策に基い
て必要に応じて変更される。このような設計変更の後、
再度ノイズ解析及びノイズチェックを行い、ノイズが許
容範囲内に収まるまで上記の如き手順を繰り返す。

【０００３】電子回路を設計する際に考慮するべき主な
ノイズは、反射ノイズとクロストークノイズである。通
常、反射ノイズは、ドライバ素子の内部抵抗と伝送線路
の特性インピーダンスの不整合により発生する。この反
射ノイズを抑えるために、特に１対１伝送の場合には、
ドライバ素子の出力に直列にダンピング抵抗を挿入する
方法が提案されている。この方法によると、ドライバ素
子の内部抵抗値とダンピング抵抗値との合計が伝送線路
の特性インピーダンスと等しくなるように、ダンピング
抵抗値を選択する。

【０００４】１対１伝送以外の、例えば１対Ｎ伝送にお
ける反射ノイズは、配線トポロジにも大きく依存する。
このため、配線トポロジの選択は手作業で行われ、設計
者が選択された配線トポロジに合わせた配線を行う。従
って、回路シミュレータは、配線情報に基いてノイズ解
析とノイズチェックを行う。ノイズ解析の結果、許容範
囲を超えるノイズが存在する場合、配線トポロジの変
更、配線トポロジに合わせた再配線、ノイズ解析及びノ
イズチェックといった作業を繰り返し、最適な配線トポ
ロジを探し出す。

【０００５】他方、クロストークノイズは、ドライバ素
子の駆動能力と隣接するパターンのギャップに大きく依
存する。通常、クロストークノイズの解析は、隣接する
パターンの情報を必要とするため、電子回路の実装設計
後に実装設計データを用いてノイズ解析とノイズチェッ
クを行う。ここで、隣接するパターンの情報には、パタ
ーンギャップ、パターン同士が平行に走る距離、伝送線
路上でパターンが平行になっている位置等を含む。

【０００６】しかし、近年の電子回路の更なる小型化及
び高速化に伴い、ノイズ解析及びノイズチェックを必要
とするネットが増加し、設計工数が増大している。ネッ
トとは、電子回路を設計する際に、着目する少なくとも
１つの回路素子からなる部分を言う。このため、回路設
計、実装設計及びノイズ解析を手作業で繰り返す後戻り
処理を要さないノイズ対策が必要となる。つまり、回路
設計及び実装設計前に、少なくとも１ネット分の回路モ
デルを作成して、回路モデルを入力とするノイズ対策を
決定する必要がある。

【０００７】

【発明が解決しようとする課題】回路設計及び実装設計
前に、少なくとも１ネット分の回路モデルを作成してノ
イズ解析及びノイズ対策を行う場合でも、常に回路シミ
ュレータによりノイズ対策を決定するのでは、回路シミ
ュレータの処理時間が他の処理と比べると長いので、全
体の処理時間が増大してしまう。このように、回路シミ
ュレータの処理時間が長くなる問題は、特に設計、解
析、対策（設計変更）、解析といった作業サイクルを繰
り返す場合に顕著となる。このため、回路シミュレータ
の実行を最小限に抑えてノイズ対策を決定することが望
まれていた。

【０００８】回路シミュレータの実行を最小限に抑える
には、上記反射ノイズ対策においても、回路シミュレー
タの結果を使用せずに、ダンピング抵抗値を選択する必
要がある。しかし、配線の特性インピーダンスとドライ
バ素子の出力抵抗に整合するダンピング抵抗値を推奨回
路情報とする場合、実際の伝送波形では問題が発生しな
くても、入力回路情報に既に挿入されているダンピング
抵抗値と一致しないために、ノイズ対策としてダンピン
グ抵抗値の変更が必要であるという、過剰な制限を課す
る決定がなされる可能性があるという問題があった。

【０００９】又、配線トポロジの決定では、配線トポロ
ジの選択と、配線変更と、ノイズ解析とを繰り返す必要
があるが、配線トポロジの選択と配線変更とを設計者が
行うのでは、作業に時間がかかりすぎるという問題があ
った。このため、配線トポロジの選択と、配線変更と、
ノイズ解析とを短時間で繰り返して、最適な配線トポロ
ジを選択してノイズ対策を決定することが望まれてい
た。

【００１０】更に、上記クロストークノイズの解析方法
では、実装設計後の設計データを用いてノイズ解析及び
ノイズチェックを行う。従って、ノイズチェックの結果
クロストークノイズの問題が発見されると、実装設計を
変更する必要があり、設計工程に手作業で繰り返す後戻
り処理が必要な部分が発生し、設計工程数が増大してし
まうという問題があった。このため、手作業により繰り
返す後戻り処理が必要な部分をなくして設計工程を短縮
することが望まれていた。

【００１１】そこで、本発明は、上記の問題点を除去し
て上記の要望を満たすことのできるノイズ対策決定方法
及び装置、記憶媒体並びにコンピュータプログラムを提
供することを目的とする。

【００１２】具体的には、回路設計及び実装設計を行う
前にノイズ対策の決定を行うことができ、ノイズ対策を
決定する際に回路シミュレータの実行を最小限に抑える
ことが可能で、設計工程に手作業で繰り返す後戻り処理
が必要な部分を発生することなく高速にノイズ対策を決
定することのできるノイズ対策決定方法及び装置、記憶
媒体並びにコンピュータプログラムを提供することを第
１の目的とする。

【００１３】又、本発明は、回路シミュレータの実行を
必要とせず、且つ、過剰な制限を課することなく、ダン
ピング抵抗値の決定を可能とするノイズ対策決定方法及
び装置、記憶媒体並びにコンピュータプログラムを提供
することを第２の目的とする。

【００１４】本発明は、回路設計及び実装設計を行う前
に、実際の基板上での相対的な位置関係から最適な配線
トポロジの決定を可能とするノイズ対策決定方法及び装
置、記憶媒体並びにコンピュータプログラムを提供する
ことを第３の目的とする。

【００１５】更に、本発明は、回路設計及び実装設計を
行う前に、クロストークノイズの解析して、クロストー
クノイズを考慮したノイズ対策の決定を可能とするノイ
ズ対策決定方法及び装置、記憶媒体並びにコンピュータ
プログラムを提供することを第４の目的とする。

【００１６】又、本発明は、自動的に解析回路の改善案
を選択し、ユーザの熟練度に関係なく、最適な改善案を
短い処理時間で選択可能なノイズ対策決定方法及び装
置、記憶媒体並びにコンピュータプログラムを提供する
ことを第５の目的とする。

【００１７】

【課題を解決するための手段】上記課題は、対象となる
回路のうち、少なくとも１つのネット分の入力回路情報
に基いて、計算式によりノイズが最小となると考えられ
る推奨回路情報を算出する推奨回路情報算出ステップ
と、該入力回路情報と該推奨回路情報とを比較し、異な
る部分の推奨回路情報をノイズ対策として決定するノイ
ズ対策決定ステップとを含むことを特徴とするノイズ対
策決定方法によって達成できる。本発明によれば、上記
第１の目的を達成できる。

【００１８】ノイズ対策決定方法は、前記ノイズ対策の
決定後に、前記入力回路情報のシミュレーションモデル
を作成する回路モデル作成ステップと、該シミュレーシ
ョンモデルを用いて回路シミュレーションを行い、前記
回路の配線を伝播する信号波形を算出して信号波形に許
容範囲を超えるノイズが存在するか否かをチェックする
シミュレーション・チェックステップと、ノイズチェッ
クの結果存在するノイズを分類して、決定されたノイズ
対策をノイズに関係する部分のみに絞り込むノイズ対策
絞り込みステップとを更に含んでも良い。本発明によれ
ば、上記第２の目的を達成できる。

【００１９】ノイズ対策決定方法は、前記回路を構成す
る部品ピンの位置と配線トポロジとに基いて決定される
マンハッタン長を配線長として含む入力回路情報を出力
する回路情報出力ステップを更に含んでも良い。本発明
によれば、上記第３の目的を達成できる。

【００２０】ノイズ対策決定方法は、前記ノイズ対策の
決定後に、解析対象となる着目ネットの回路情報と着目
ネットに隣接する隣接ネットの回路情報とからなる入力
回路情報のシミュレーションモデルを作成する回路モデ
ル作成ステップと、該シミュレーションモデルを用いて
回路シミュレーションを行い、該着目ネットを伝播する
信号波形とクロストークノイズ波形を算出して合成する
ことでノイズ合成波形を求め、該ノイズ合成波形に基い
て許容範囲を超えるノイズが存在するか否かをチェック
するシミュレーション・チェックステップと、ノイズチ
ェックの結果存在するノイズを分類して、決定されたノ
イズ対策をノイズに関係する部分のみに絞り込むノイズ
対策絞り込みステップとを更に含んでも良い。本発明に
よれば、上記第４の目的を達成できる。

【００２１】上記の課題は、解析される解析回路に対す
るノイズ対策決定方法であって、該解析回路と伝送回路
トポロジの特徴との比較に基いて該解析回路の良否を判
定し、回路良否判定結果に応じて該解析回路を伝送回路
トポロジの基本型に近づけるための改善案を出力する回
路良否判定・出力ステップを含むことを特徴とするノイ
ズ対策決定方法によっても達成できる。本発明によれ
ば、上記第５の目的を達成できる。

【００２２】従って、本発明によれば、回路設計及び実
装設計を行う前にノイズ対策の決定を行うことができ、
ノイズ対策を決定する際に回路シミュレータの実行を最
小限に抑えることが可能で、設計工程に手作業で繰り返
す後戻り処理が必要な部分を発生することなく高速にノ
イズ対策を決定することのできるノイズ対策決定方法及
び装置並びに記憶媒体を実現できる。

【００２３】

【発明の実施の形態】本発明になるノイズ対策決定方法
及び装置、記憶媒体並びにコンピュータプログラムの各
実施例を、以下に図面と共に説明する。

【００２４】

【実施例】先ず、本発明になるノイズ対策決定装置の第
１実施例を説明する。ノイズ対策決定装置の第１実施例
は、本発明になるノイズ対策決定方法の第１実施例、本
発明になるコンピュータ読み取り可能な記憶媒体の第１
実施例及び本発明になるコンピュータプログラムの第１
実施例を用いる。第１実施例では、本発明がコンピュー
タシステムに適用されている。図１は、第１実施例にお
いて本発明が適用されるコンピュータシステムを示す斜
視図であり、説明の便宜上、同図に示すコンピュータシ
ステムが以下の各実施例で用いられるものとする。

【００２５】図１に示すコンピュータシステム１００
は、大略ＣＰＵやディスクドライブ等を内臓した本体部
１０１、本体部１０１からの指示により表示画面１０２
ａ上に画像を表示するディスプレイ１０２、コンピュー
タシステム１００に種々の情報を入力するためのキーボ
ード１０３、ディスプレイの表示画面１０２ａ上の任意
の位置を指定するマウス１０４及び外部のデータベース
等にアクセスして他のコンピュータシステムに記憶され
ているコンピュータプログラム等をダウンロードするモ
デム１０５を有する。

【００２６】ディスク１１０等の可搬型記録媒体に格納
されるか、モデム１０５等の通信装置を使って他のコン
ピュータシステムの記録媒体１０６からダウンロードさ
れる、コンピュータシステム１００にノイズ対策決定機
能を持たせるコンピュータプログラム（ノイズ対策決定
ソフトウェア）は、コンピュータシステム１００に入力
されてコンパイルされる。本発明になる記憶媒体は、本
発明になるコンピュータプログラム（以下、単にプログ
ラムとも言う）を格納した、例えばディスク１１０等の
記録媒体からなる。本発明になる記憶媒体を構成する記
録媒体は、ディスク１１０、ＩＣカードメモリ、フロッ
ピー（登録商標）ディスク、光磁気ディスク、ＣＤ−Ｒ
ＯＭ等の可搬型記録媒体に限定されるものではなく、モ
デム１０５やＬＡＮ等の通信装置や通信手段を介して接
続されるコンピュータシステムでアクセス可能な各種記
録媒体を含む。

【００２７】図２は、コンピュータシステム１００の本
体部１０１内の要部の構成を説明するブロック図であ
る。同図中、本体部１０１は、大略バス２００により接
続されたＣＰＵ２０１、ＲＡＭやＲＯＭ等からなるメモ
リ部２０２、ディスク１１０用のディスクドライブ２０
３及びハードディスクドライブ２０４からなる。本実施
例では、ディスプレイ１０２、キーボード１０３及びマ
ウス１０４も、図示の如くバス２００を介してＣＰＵ２
０１に接続されているが、これらは直接ＣＰＵ２０１に
接続されていても良い。又、ディスプレイ１０２は、入
出力画像データの処理を行う周知のグラフィックインタ
フェース（図示せず）を介してＣＰＵ２０１に接続され
ていても良い。

【００２８】尚、コンピュータシステム１００の構成は
図１及び図２に示す構成に限定されるものではなく、代
わりに各種周知の構成を使用しても良い。

【００２９】図３は、第１実施例におけるＣＰＵ２０１
のノイズ対策決定処理を説明するためのフローチャート
である。本実施例では、対象となる電子回路の回路設計
及び実装設計を行う前に、回路シミュレータを用いずに
ノイズ対策を決定する。同図中、ノイズ対策決定処理が
開始されると、ステップ１は対象となる電子回路の少な
くとも１ネット分の入力回路情報をキーボード１０３又
は外部装置から入力し、ステップ２は、入力回路情報
を、例えばメモリ部２０２等の記憶手段に格納する。ス
テップ３は、メモリ部２０２から読み出された入力回路
情報に基いて、計算式によりノイズが最小になると考え
られる推奨回路情報を算出する。推奨回路情報は、ダン
ピング抵抗値、ドライバ素子・抵抗間の配線長、抵抗・
レシーバ素子間の配線長、配線分岐点の位置、抵抗・分
岐点間の配線長、分岐点・レシーバ素子間の配線長、ド
ライバ素子の駆動能力、負荷数（レシーバ素子数）等か
らなる。ステップ４は、算出された推奨回路情報を、例
えばメモリ部２０２等の記憶手段に格納する。ステップ
５は、メモリ部２０２から読み出された入力回路情報と
推奨回路情報とを比較し、異なる部分の推奨回路情報を
ノイズ対策として決定する。ステップ６は、決定された
ノイズ対策を、例えばディスプレイ１０２に表示するこ
とで出力する。

【００３０】図４は、本発明になるノイズ対策決定方法
及び装置、記憶媒体並びにコンピュータプログラムの第
２実施例が適用されるコンピュータシステム１００にお
けるＣＰＵ２０１のノイズ対策決定処理を説明するため
のフローチャートである。同図中、図３と同一ステップ
には同一符号を付し、その説明は省略する。本実施例で
は、上記第１実施例で決定されたノイズ対策を、回路シ
ミュレータの解析結果を用いて更に絞り込み、より限定
されたノイズ対策を決定する。

【００３１】図４において、ステップ７は、ステップ５
で求められたノイズ対策に基いて回路モデル、即ち、シ
ミュレーションモデルを作成する。ステップ８は、作成
された回路モデルを、回路シミュレータを用いて解析す
る。ステップ９は、回路シミュレータの解析結果に基い
て、問題となるノイズ、即ち、許容範囲を超えるノイズ
が発生するか否かをチェックする。ノイズチェックは、
回路シミュレータにより出力される、例えば電子回路の
配線を伝播する信号波形に存在するノイズを検出するこ
とで行う。ステップ１０は、ノイズチェックの結果を分
類し、ステップ６により出力されたノイズ対策を、分類
されたノイズチェックの結果に関係する部分のみに絞り
込む。ステップ１１は、絞り込まれたノイズ対策を、例
えばディスプレイ１０２に表示することで出力する。

【００３２】このように、上記第１及び第２実施例によ
れば、少なくとも１ネット分の回路情報を入力すること
で、対象となる電子回路の回路設計及び実装設計を行う
前にノイズ対策を決定することができる。又、計算式に
基いた推奨回路情報を求めることで、第２実施例のよう
に、回路シミュレータの実行を最小限に抑えてノイズ対
策を決定することができる。

【００３３】上記第２実施例において、ステップ１で入
力される入力回路情報は、図５に示す如き１ネット分の
情報である。図５に示す入力回路情報は、抵抗値がＲ０
＝２０Ωのドライバ素子、配線長Ｌ＝２０ｍｍでインピ
ーダンスＺ０＝６０Ωの配線、抵抗値Ｒｓ＝１０Ωの抵
抗、配線長Ｌ＝２０ｍｍでインピーダンスＺ０＝６０Ω
の配線及びレシーバ素子からなる。この場合、図５に示
す入力回路情報の他に、ネットのクロック周波数、ピン
間の遅延、パターン上の信号伝播速度、層構成、パター
ン幅等を入力しても良い。

【００３４】ステップ３は、入力回路情報に基いて、計
算式によりノイズが最小になると考えられる推奨回路情
報を求める。ここでは、説明の便宜上、図５に示す入力
回路情報に基いて求めた推奨回路情報が、ダンピング抵
抗値からなる場合を説明する。図５に示す入力回路情報
について、例えば入力波形の１回目の立ち上がり電圧
が、回路の正常動作を保証する最大電圧ＶＩＨ−２と一
致するダンピング抵抗値が１２Ω、入力波形の１回目の
立ち上がり電圧が、回路の正常動作を保証する最小電圧
ＶＩＨ−１と一致するダンピング抵抗値が６７Ωである
とステップ８で算出されると、推奨回路情報のダンピン
グ抵抗値は、１２〜６７Ωとなる。

【００３５】図６は、１回目の立ち上がり電圧と、回路
の最大電圧ＶＩＨ−２，最小電圧ＶＩＨ−１との関係を
示す図である。同図中、縦軸は電圧、横軸は時間を示
す。この場合、ステップ５は、１回目の立ち上がり電圧
が、図６中、点線で示す最大電圧ＶＩＨ−２以下で最小
電圧ＶＩＨ−１以上の範囲に収まるようなダンピング抵
抗値を、ノイズ対策として求める。つまり、ステップ５
は、入力回路情報のダンピング抵抗値が１０Ωであり、
推奨回路情報のダンピング抵抗値が１２〜６７Ωである
ため、これらを比較することで、入力回路情報のダンピ
ング抵抗値を推奨回路情報のダンピング抵抗値である１
２〜６７Ωに変更することを、ノイズ対策として決定す
る。

【００３６】又、図５に示す入力回路情報において、ダ
ンピング抵抗値の算出に、リングバック時の電圧を考慮
しても良い。リングバック時の電圧が、最小電圧ＶＩＨ
−１と一致するダンピング抵抗値が１４Ωと算出された
とする。この場合、入力波形の１回目の立ち上がり電圧
が最大定格電圧と一致するダンピング抵抗値は１２Ωと
比較し、大きい方の１４Ωがダンピング抵抗値の最小値
として採用されるため、推奨回路情報のダンピング抵抗
値は１４〜６７Ωとなる。図７は、リングバック時の電
圧と最小電圧ＶＩＨ−１との関係を示す図である。同図
中、縦軸は電圧、横軸は時間を示す。従って、この場合
には、１回目の立ち上がり電圧に加え、リングバック時
の電圧が図７中点線で示す最小電圧ＶＩＨ−１以上の範
囲に収まるようなダンピング抵抗値を、ノイズ対策とし
て決定する。

【００３７】図８は、本発明になるノイズ対策決定方法
及び装置、記憶媒体並びにコンピュータプログラムの第
３実施例が適用されるコンピュータシステム１００にお
けるＣＰＵ２０１のノイズ対策決定処理を説明するため
のフローチャートである。同図中、図４と同一ステップ
には同一符号を付し、その説明は省略する。本実施例で
は、入力回路情報を入力する際に、配線の引き回しと配
線長の入力を省略するために、回路を構成する入出力
（Ｉ/Ｏ）バッファ等の部品ピンの位置を入力し、部品
ピンの位置と配線トポロジとから求まるマンハッタン長
を配線長として使用する。

【００３８】図８において、ステップ１は、配線の引き
回しと配線長の入力を省略するために、回路を構成する
部品ピンの位置、即ち、配置位置を入力回路情報として
入力する。従って、ステップ１３は、配置位置を入力回
路情報としてメモリ部２０２等の記憶手段に格納する。
ステップ１５は、入力回路情報としてメモリ部２０２か
ら読み出された配置位置と、指定された配線トポロジと
に基いて、マンハッタン長又は仮配線長を配線長として
算出する。ステップ１６は、算出された配線長は、回路
情報としてメモリ部２０２等の記憶手段に格納される。
従って、本実施例では、ステップ３は、配線長、即ち、
マンハッタン長に基いて推奨回路情報を算出する。

【００３９】次に、本実施例において、Ｉ/Ｏバッファ
の配置位置と配線トポロジとから求まるマンハッタン長
を配線長として使用する場合について説明する。図９
は、配線の引き回しを行わずにＩ/Ｏバッファの配置位
置を入力する場合を示す図である。同図中、括弧内に示
された座標は、各Ｉ/Ｏバッファの配置位置を表してい
る。この場合、出力バッファ（ドライバ素子）が座標
（１５，９０）に配置され、入力バッファ（レシーバ素
子）が座標（１２０，５０）と座標（９５，１７５）に
配置されている。ここで、配線トポロジとして「スター
型」が指定されていると、ステップ１５は、先ず配線ト
ポロジに合うように分岐点の位置を座標（２０，９５）
と算出する。つまり、指定された配線トポロジが「スタ
ー型」であるため、分岐点からレシーバ素子までのマン
ハッタン長が２つのレシーバ素子で等しくなるように、
且つ、ドライバ素子から分岐点までの距離ができるだけ
短くなるように、分岐点の位置が決められる。同図に示
す場合、座標の単位をｍｍとすると、ドライバ素子から
分岐点までの配線長は１５ｍｍ、ドライバ素子から各レ
シーバ素子までの配線長は１５０ｍｍと、マンハッタン
長で算出される。以後、この配線長が入力回路情報の配
線長として用いられる。

【００４０】尚、変形例として、配線トポロジの指定を
行わずに、予め選択し得る配線トポロジを定義してお
き、順番に配線トポロジを変えてマンハッタン長で配線
長を算出することもできる。この場合、選択し得る配線
トポロジとしては、「スター型」、「負荷集中型」、
「いもづる（チェーン）型」、「Ｈ型」等がある。

【００４１】図１０は、本発明になるノイズ対策決定方
法及び装置、記憶媒体並びにコンピュータプログラムの
第４実施例が適用されるコンピュータシステム１００に
おけるＣＰＵ２０１のノイズ対策決定処理を説明するた
めのフローチャートである。同図中、図８と同一ステッ
プには同一符号を付し、その説明は省略する。本実施例
では、配線トポロジを指定せず、選択し得る全ての配線
トポロジを用いてノイズチェックまでの処理を繰り返
し、ノイズチェックの結果から最適な配線トポロジを決
定する。

【００４２】図１０において、ステップ１５は、入力回
路情報としてメモリ部２０２から読み出された配置位置
と、選択し得る配線トポロジのうち最初の配線トポロジ
とに基いて、マンハッタン長を配線長として算出する。
ステップ９−１は、ノイズチェックを行うと共に、選択
し得る配線トポロジが残っているか否かも判断し、判断
結果がＹＥＳであると、処理はステップ１５へ戻る。従
って、ステップ１５，１６，７，８，９−１は、選択し
得る配線トポロジがなくなりステップ９−１での判断結
果がＮＯとなるまで繰り返される。この結果、ステップ
１７は、繰り返し行ったノイズチェックの結果に基き、
最適な配線トポロジをノイズ対策として求め、ステップ
１８は、求められた最適な配線トポロジを出力する。

【００４３】図１１は、本発明になるノイズ対策決定方
法及び装置、記憶媒体並びにコンピュータプログラムの
第５実施例が適用されるコンピュータシステム１００に
おけるＣＰＵ２０１のノイズ対策決定処理を説明するた
めのフローチャートである。同図中、図８と同一ステッ
プには同一符号を付し、その説明は省略する。本実施例
では、クロストークノイズを考慮したノイズチェックを
行う。

【００４４】図１１において、ステップ１で入力される
入力回路情報のうち、解析対象となる着目ネットに関す
る回路情報はステップ２においてメモリ部２０２等の記
憶手段に格納され、着目ネットに隣接する隣接ネットに
関する回路情報はステップ１９においてメモリ部２０２
等の記憶手段に格納される。ステップ７−１は、着目ネ
ットと隣接ネットとのシミュレーションモデルを作成す
る。従って、ステップ９は、このシミュレーションモデ
ルに基いて回路シミュレーションを実行することによ
り、着目ネットの伝播信号波形とクロストークノイズ波
形を算出し、伝播信号波形とクロストークノイズ波形を
合成してノイズ合成波形を求める。又、ステップ９は、
ノイズ合成波形に基いてノイズチェックを行う。

【００４５】図１２は、着目ネットと隣接ネットの回路
情報を説明する図である。同図に示すように、ネット内
でクロストークを考慮するべき部分を指定し、パターン
ギャップも合わせて入力する。この場合、着目ネットの
回路情報は、ドライバ素子、配線長Ｌ＝１５０ｍｍでイ
ンピーダンスＺ０＝６０Ωの配線、配線長Ｌ＝２０ｍｍ
でインピーダンスＺ０＝６０Ωの配線及びレシーバ素子
からなる。隣接ネットの回路情報は、ドライバ素子、配
線長Ｌ＝１００ｍｍでインピーダンスＺ０＝７０Ωの配
線、配線長Ｌ＝２０ｍｍでインピーダンスＺ０＝７０Ω
の配線及びレシーバ素子からなる。又、パターンギャッ
プＧａｐは１.２７ｍｍである。ステップ８では、回路
シミュレータのモデルを作成する際に、クロストーク部
分のモデルを作成し、回路シミュレータから出力される
クロストークノイズ波形と、着目ネットの伝播信号波形
とを合成してノイズ合成波形を求める。ノイズチェック
は、このノイズ合成波形に基いて行われる。

【００４６】図１３は、本発明になるノイズ対策決定方
法及び装置、記憶媒体並びにコンピュータプログラムの
第６実施例が適用されるコンピュータシステム１００に
おけるＣＰＵ２０１のノイズ対策決定処理を説明するた
めのフローチャートである。同図中、図１１と同一ステ
ップには同一符号を付し、その説明は省略する。本実施
例では、隣接ネットの回路情報を入力する代わりに、着
目ネットと同一構成のネットが一定のパターンギャップ
で隣接しているものとしてシミュレーションモデルを作
成する。

【００４７】図１３において、ステップ１９−１は、着
目ネットに関する回路情報を、着目ネットに隣接する隣
接ネットに関する回路情報としてメモリ部２０２等の記
憶手段に格納している。つまり、着目ネットと同一構成
のネットが一定のパターンギャップで隣接しているもの
として、隣接ネットの回路情報を自動発生させる。ステ
ップ７−１は、この隣接ネットに関する回路情報を用い
て、着目ネットと隣接ネットとのシミュレーションモデ
ルを作成する。

【００４８】図１４は、着目ネットと隣接ネットの回路
情報を説明する図である。同図に示すように、ネット内
でクロストークを考慮するべき部分を指定し、着目ネッ
トと同一構成のネットが、一定のパターンギャップで隣
接しているものとすることで、隣接ネットの回路情報を
自動発生させる。この場合、着目ネットの回路情報は、
ドライバ素子、配線長Ｌ＝１５０ｍｍでインピーダンス
Ｚ０＝６０Ωの配線、配線長Ｌ＝２０ｍｍでインピーダ
ンスＺ０＝６０Ωの配線及びレシーバ素子からなる。自
動発生される隣接ネットの回路情報は、同じくドライバ
素子、配線長Ｌ＝１５０ｍｍでインピーダンスＺ０＝６
０Ωの配線、配線長Ｌ＝２０ｍｍでインピーダンスＺ０
＝６０Ωの配線及びレシーバ素子からなり、パターンギ
ャップＧａｐは１.２７ｍｍで一定である。ステップ８
では、回路シミュレータのモデルを作成する際に、クロ
ストーク部分のモデルを作成し、回路シミュレータから
出力されるクロストークノイズ波形と、着目ネットの伝
播信号波形とを合成してノイズ合成波形を求める。ノイ
ズチェックは、このノイズ合成波形に基いて行われる。

【００４９】図１５は、本発明になるノイズ対策決定方
法及び装置、記憶媒体並びにコンピュータプログラムの
第７実施例が適用されるコンピュータシステム１００に
おけるＣＰＵ２０１のノイズ対策決定処理を説明するた
めのフローチャートである。同図中、図１３と同一ステ
ップには同一符号を付し、その説明は省略する。本実施
例では、着目ネットと隣接ネットとのパターンギャップ
を変更しながらシミュレーションモデルの作成からノイ
ズチェックまでの処理を繰り返すことで、ノイズが許容
範囲内となる最小のパターンギャップを求めてノイズ対
策として出力する。

【００５０】図１５において、ステップ７−２は、着目
ネットの回路情報及び隣接ネットの回路情報に加え、着
目ネットと隣接ネットとのパターンギャップの最小値、
最大値及び刻みに基いてシミュレーションモデルを作成
する。又、ステップ９−２は、パターンギャップの最小
値で隣接ネットの回路情報を作成し、クロストークを考
慮したノイズチェックを行うと共に、ノイズが許容範囲
を超える場合には、刻み分だけパターンギャップを広げ
て処理をステップ７−２へ戻す。これにより、ノイズが
許容範囲内となるまでステップ７−２，８，９−２の処
理を繰り返し、ステップ２１は、ノイズが許容範囲内と
なる最小のパターンギャップをノイズ対策として求め、
ステップ２２は求められたノイズ対策を出力する。

【００５１】尚、上記各実施例における処理は、回路設
計されたデータに基いて行っても、実装設計されたデー
タに基いて行っても良い。又、配線トポロジをノイズ対
策として出力するノイズ対策決定方法と同様に、選択し
得る全ての組み合わせを事項することにより、最適な抵
抗値、分岐長、配線の特性インピーダンス、配線パター
ン幅等をノイズ対策として出力するようにしても良い。

【００５２】次に、具体的な入力回路情報に対して求め
られる推奨回路情報及びノイズ対策について説明する。
以下の説明では、便宜上、推奨回路情報及びノイズ対策
が図８に示す第３実施例により求められるものとする。

【００５３】図１６は、入力回路情報を示す図である。
この場合、配線トポロジは負荷集中型であり、配線パタ
ーンの特性インピーダンスＺ０＝６０Ω、配線パターン
の伝送遅延時間Ｔｄ＝７.０ｎｓ/ｍである。入力回路情
報は、出力抵抗Ｒ０＝１０Ω、立ち上がり時間Ｔｒ＝
０.７ｎｓ、立下り時間Ｔｆ＝０.６ｎｓのドライバ素子
（ＤＶ）、配線長Ｌ１＝１５０ｍｍの配線、配線長Ｌ３
＝３０ｍｍの配線、配線長Ｌ４＝１００ｍｍの配線、レ
シーバ素子ＲＶ１及びレシーバ素子ＲＶ２を含む。

【００５４】図１７は、図１６に示す入力回路情報に対
して求められる推奨回路情報を示す図である。図１７に
示す推奨回路情報は、配線トポロジが負荷集中型であ
り、配線パターンの特性インピーダンスＺ０＝６０Ω、
配線パターンの伝送遅延時間Ｔｄ＝７.０ｎｓ/ｍであ
る。又、出力抵抗Ｒ０＝１０Ω、立ち上がり時間Ｔｒ＝
０.７ｎｓ、立下り時間Ｔｆ＝０.６ｎｓのドライバ素子
（ＤＶ）、配線長Ｌ２＝０〜３５ｍｍの配線、抵抗値Ｒ
ｓ＝４０〜６０Ωのダンピング抵抗、配線長Ｌ１＝１５
０ｍｍの配線、配線長Ｌ３＝０〜３５ｍｍの配線、配線
長Ｌ４＝０〜３５ｍｍの配線、レシーバ素子ＲＶ１及び
レシーバ素子ＲＶ２を含む。

【００５５】この場合、ダンピング抵抗の抵抗値Ｒｓの
推奨値４０Ω≦Ｒｓ≦６０Ωは、配線の特性インピーダ
ンスＺ０及びドライバ素子（ＤＶ）の出力抵抗Ｒ０から
算出する。ドライバ素子（ＤＶ）とダンピング抵抗との
間の配線長Ｌ２の推奨値０≦Ｌ２≦３５ｍｍは、配線パ
ターンの伝送遅延時間Ｔｄ，ドライバ素子（ＤＶ）の立
ち上がり時間Ｔｒ及び立下り時間Ｔｆから算出する。分
岐点とレシーバ素子（ＲＶ１）との間の配線長Ｌ３の推
奨値０≦Ｌ３≦３５ｍｍは、配線パターンの伝送遅延時
間Ｔｄ，ドライバ素子（ＤＶ）の立ち上がり時間Ｔｒ及
び立下り時間Ｔｆから算出する。分岐点とレシーバ素子
（ＲＶ２）との間の配線長Ｌ４の推奨値０≦Ｌ４≦３５
ｍｍは、配線パターンの伝送遅延時間Ｔｄ，ドライバ素
子（ＤＶ）の立ち上がり時間Ｔｒ及び立下り時間Ｔｆか
ら算出する。

【００５６】ノイズ対策は、図１６に示す入力回路情報
と、図１７に示す推奨回路情報との相違点に基いて決定
される。この場合、決定されるノイズ対策は、例えば抵
抗値が４０〜６０Ωのダンピング抵抗Ｒｓをドライバ素
子（ＤＶ）から０〜３５ｍｍの位置に追加すること、分
岐点とレシーバ素子（ＲＶ２）との間の配線長Ｌ４を０
〜３５ｍｍに変更すること等である。

【００５７】図１８は、他の入力回路情報を示す図であ
る。この場合、配線トポロジはスター型であり、配線パ
ターンの特性インピーダンスＺ０＝６０Ω、配線パター
ンの伝送遅延時間Ｔｄ＝７.０ｎｓ/ｍである。入力回路
情報は、出力抵抗Ｒ０＝１０Ω、立ち上がり時間Ｔｒ＝
０.７ｎｓ、立下り時間Ｔｆ＝０.６ｎｓのドライバ素子
（ＤＶ）、配線長Ｌ１＝２０ｍｍの配線、配線長Ｌ２＝
１５０ｍｍの配線、配線長Ｌ３＝１５０ｍｍの配線、負
荷容量値Ｃ１＝３ｐＦのレシーバ素子ＲＶ１及び負荷容
量値Ｃ２＝７ｐＦのレシーバ素子ＲＶ２を含む。

【００５８】図１９は、図１８に示す入力回路情報に対
して求められる推奨回路情報を示す図である。図１９に
示す推奨回路情報は、配線トポロジが負荷集中型であ
り、配線パターンの特性インピーダンスＺ０＝６０Ω、
配線パターンの伝送遅延時間Ｔｄ＝７.０ｎｓ/ｍであ
る。又、出力抵抗Ｒ０＝１０Ω、立ち上がり時間Ｔｒ＝
０.７ｎｓ、立下り時間Ｔｆ＝０.６ｎｓのドライバ素子
（ＤＶ）、配線長Ｌ１＝０〜３５ｍｍの配線、配線長Ｌ
４＝０〜２０ｍｍの配線、配線長Ｌ５＝０〜２０ｍｍの
配線、抵抗値Ｒｓ１＝２０〜４０Ωのダンピング抵抗、
抵抗値Ｒｓ２＝２０〜４０Ωのダンピング抵抗、配線長
Ｌ２＝１５０ｍｍの配線、配線長Ｌ３＝１５０ｍｍの配
線、負荷容量値Ｃ１＝３ｐＦのレシーバ素子ＲＶ１及び
負荷容量値Ｃ２＝７ｐＦのレシーバ素子ＲＶ２を含む。

【００５９】この場合、ダンピング抵抗の抵抗値Ｒｓ１
の推奨値（最大値）Ｒｓ１≦４０Ω及びダンピング抵抗
の抵抗値Ｒｓ２の推奨値（最大値）Ｒｓ２≦４０Ωは、
配線の特性インピーダンスＺ０及びドライバ素子（Ｄ
Ｖ）の出力抵抗Ｒ０から算出する。又、ダンピング抵抗
の抵抗値Ｒｓ１の推奨値（最小値）２０Ω≦Ｒｓ１及び
ダンピング抵抗の抵抗値Ｒｓ２の推奨値（最小値）２０
Ω≦Ｒｓ２は、レシーバ素子（ＲＶ１）の負荷容量値Ｃ
１とレシーバ素子（ＲＶ２）の負荷容量値Ｃ２から算出
する。ドライバ素子（ＤＶ）と分岐点との間の配線長Ｌ
１の推奨値０≦Ｌ１≦３５ｍｍは、配線パターンの伝送
遅延時間Ｔｄ，ドライバ素子（ＤＶ）の立ち上がり時間
Ｔｒ及び立下り時間Ｔｆから算出する。分岐点とダンピ
ング抵抗Ｒｓ１との間の配線長Ｌ４の推奨値０≦Ｌ４≦
２０ｍｍは、配線パターンの伝送遅延時間Ｔｄ，ドライ
バ素子（ＤＶ）の立ち上がり時間Ｔｒ及び立下り時間Ｔ
ｆから算出する。分岐点とダンピング抵抗Ｒｓ２との間
の配線長Ｌ５の推奨値０≦Ｌ５≦２０ｍｍは、配線パタ
ーンの伝送遅延時間Ｔｄ，ドライバ素子（ＤＶ）の立ち
上がり時間Ｔｒ及び立下り時間Ｔｆから算出する。

【００６０】ノイズ対策は、図１８に示す入力回路情報
と、図１９に示す推奨回路情報との相違点に基いて決定
される。この場合、決定されるノイズ対策は、例えば抵
抗値が２０〜４０Ωのダンピング抵抗Ｒｓ１を分岐点と
レシーバ素子（ＲＶ１）との間の、分岐点から０〜３５
ｍｍの位置に追加すること、抵抗値が２０〜４０Ωのダ
ンピング抵抗Ｒｓ２を分岐点とレシーバ素子（ＲＶ２）
との間の、分岐点から０〜３５ｍｍの位置に追加するこ
と等である。

【００６１】図２０は、更に他の入力回路情報を示す図
である。この場合、配線トポロジはスター型であり、配
線パターンの特性インピーダンスＺ０＝６０Ω、配線パ
ターンの伝送遅延時間Ｔｄ＝７.０ｎｓ/ｍである。入力
回路情報は、出力抵抗Ｒ０＝４０Ω、立ち上がり時間Ｔ
ｒ＝０.７ｎｓ、立下り時間Ｔｆ＝０.６ｎｓのドライバ
素子（ＤＶ）、配線長Ｌ１＝２０ｍｍの配線、配線長Ｌ
２＝１５０ｍｍの配線、配線長Ｌ３＝１５０ｍｍの配
線、配線長Ｌ４＝１５０ｍｍの配線、負荷容量値Ｃ１＝
３ｐＦのレシーバ素子ＲＶ１、負荷容量値Ｃ２＝３ｐＦ
のレシーバ素子ＲＶ２及び負荷容量値Ｃ３＝４ｐＦのレ
シーバ素子（ＲＶ３）を含む。

【００６２】図２１は、図２０に示す入力回路情報に対
して求められる推奨回路情報を示す図である。図２１に
示す推奨回路情報は、配線トポロジが負荷集中型であ
り、配線パターンの特性インピーダンスＺ０＝６０Ω、
配線パターンの伝送遅延時間Ｔｄ＝７.０ｎｓ/ｍであ
る。又、出力抵抗Ｒ０＝４０Ω、立ち上がり時間Ｔｒ＝
０.７ｎｓ、立下り時間Ｔｆ＝０.６ｎｓのドライバ素子
（ＤＶ）、配線長Ｌ１＝１５０ｍｍの配線、配線長Ｌ２
＝０〜５５ｍｍの配線、配線長Ｌ３＝０〜５５ｍｍの配
線、配線長Ｌ４＝０〜５５ｍｍの配線、負荷容量値Ｃ１
＝３ｐＦのレシーバ素子ＲＶ１、負荷容量値Ｃ２＝３ｐ
Ｆのレシーバ素子ＲＶ２及び負荷容量値Ｃ３＝４ｐＦの
レシーバ素子（ＲＶ３）を含む。

【００６３】この場合、配線の特性インピーダンスＺ０
＝６０Ω、ドライバ素子（ＤＶ）の出力抵抗Ｒ０＝４０
Ω、レシーバ素子数（この場合３個）、各レシーバ素子
（ＲＶ１〜ＲＶ３）の負荷容量値Ｃ１＝Ｃ２＝３ｐＦ，
Ｃ３＝４ｐＦから、配線トポロジとして負荷集中型を選
択する。ドライバ素子（ＤＶ）と分岐点との間の配線長
Ｌ１の推奨値Ｌ１＝１５０ｍｍは、配線トポロジと配線
長Ｌ１＝２０ｍｍ，Ｌ２＝１５０ｍｍ，Ｌ３＝１５０ｍ
ｍから算出する。分岐点とレシーバ素子（ＲＶ１）との
間の配線長Ｌ２の推奨値０≦Ｌ２≦５５ｍｍは、配線パ
ターンの伝送遅延時間Ｔｄ，ドライバ素子（ＤＶ）の立
ち上がり時間Ｔｒ及び立下り時間Ｔｆから算出する。分
岐点とレシーバ素子（ＲＶ２）との間の配線長Ｌ３の推
奨値０≦Ｌ３≦５５ｍｍは、配線パターンの伝送遅延時
間Ｔｄ，ドライバ素子（ＤＶ）の立ち上がり時間Ｔｒ及
び立下り時間Ｔｆから算出する。分岐点とレシーバ素子
（ＲＶ３）との間の配線長Ｌ４の推奨値０≦Ｌ４≦５５
ｍｍは、配線パターンの伝送遅延時間Ｔｄ，ドライバ素
子（ＤＶ）の立ち上がり時間Ｔｒ及び立下り時間Ｔｆか
ら算出する。

【００６４】ノイズ対策は、図２０に示す入力回路情報
と、図２１に示す推奨回路情報との相違点に基いて決定
される。この場合、決定されるノイズ対策は、例えば配
線トポロジを負荷集中型に変更する、ドライバ素子（Ｄ
Ｖ）と分岐点との間の配線長Ｌ１を１５０ｍｍに変更す
る、分岐点とレシーバ素子（ＲＶ１）との間の配線長Ｌ
２を０〜５５ｍｍに変更する、分岐点とレシーバ素子
（ＲＶ２）との間の配線長Ｌ３を０〜５５ｍｍに変更す
る、分岐点とレシーバ素子（ＲＶ３）との間の配線長Ｌ
４を０〜５５ｍｍに変更すること等である。

【００６５】尚、推奨回路情報は、上記各実施例と共に
説明した情報に限定されるものではない。推奨回路情報
には、例えばドライバ素子とダンピング抵抗との間の配
線長、分岐点と各レシーバ素子との間の配線長、ドライ
バ素子と各レシーバ素子との間の線長差、ダンピング抵
抗値、ダンピング抵抗の挿入位置、プルアップ抵抗値、
プルダウン抵抗値、プルアップ電圧値、ドライバ素子の
駆動能力、１つのドライバ素子に対してレシーバ素子を
いくつ設けるか等の負荷数、配線トポロジ等をも用い得
る。

【００６６】図２２は、本発明になるノイズ対策決定方
法及び装置、記憶媒体並びにコンピュータプログラムの
第８実施例が適用されるコンピュータシステム１００に
おけるＣＰＵ２０１のノイズ対策決定処理を説明するた
めのフローチャートである。同図中、図４と同一ステッ
プには同一符号を付し、その説明は省略する。本実施例
では、入力回路情報に対してルールチェック及びトポロ
ジチェックを行い、いずれかのチェックにおいてエラー
が見つかると、エラーを修正するためのアドバイスを表
示することで、回路修正の時間の短縮及びアドバイスの
精度向上を図るものである。

【００６７】図２２において、ステップ４１は、入力回
路情報に対して回路のルールチェックを行い、ルールエ
ラーが見つかったか否かを判定する。回路のルールチェ
ックでは、配線に関しては断線、ループ（短絡）、アン
テナ配線の有無等をチェックし、論理に関しては回路に
ドライバ素子しかない、レシーバ素子しかない、オープ
ンドレインの回路にプルアップ抵抗がない等をチェック
して、回路の共通的、且つ、基本的なチェックを行う。
これにより、早い段階で入力回路情報のルールエラーを
見つけることができる。ステップ４１の判定結果がＮＯ
であると、ステップ４２は、見つけられたルールエラー
に対して入力回路情報をどのように修正するべきかを示
すアドバイスをディスプレイ１０２に表示する。ステッ
プ４２の後、処理はステップ１へ戻り、オペレータはア
ドバイスに従ってルールエラーを取り除くように入力回
路情報を修正する。

【００６８】他方、ステップ４１の判定結果がＹＥＳで
あると、ステップ４３は、入力回路情報に対して配線の
トポロジチェックを行い、トポロジエラーが見つかった
か否かを判定する。配線のトポロジ（配線トポロジとも
言う）とは、回路の配線がどのように接続されているか
により分類したもので、１：１型を含む負荷集中型、ス
ター型、いもづる型等がある。回路の配線は、これらの
いずれかの型に従った接続とすることで例えば良い信号
波形等の良い特性を得ることができる。このため、回路
がどの配線トポロジに従って配線されたかをチェック
し、型からはずれた箇所を見つけることで、早い段階で
入力回路情報のトポロジエラーを見つけることができ
る。ステップ４３の判定結果がＮＯであると、ステップ
４４は、見つけられたトポロジエラーに対して入力回路
情報をどのように修正するべきかを示すアドバイスをデ
ィスプレイ１０２に表示する。ステップ４４の後、処理
はステップ１へ戻り、オペレータはアドバイスに従って
トポロジエラーを取り除くように入力回路情報を修正す
る。

【００６９】ステップ４３の判定結果がＹＥＳである
と、処理はステップ３へ進む。つまり、入力回路情報に
対する回路のルールチェック及び配線のトポロジチェッ
クを行った結果、エラーが見つからない場合には、チェ
ック済みの入力回路情報に基いて上記第２実施例の如く
推奨回路情報が算出される。ステップ３以降の処理は、
上記第２実施例の場合と同じである。

【００７０】尚、ステップ４１及びステップ４３を行う
順序は、逆であっても良い。つまり、ステップ４３のト
ポロジチェックの結果、トポロジエラーがない場合にス
テップ４１のルールチェックを行い、ルールエラーがな
い場合にステップ３の処理へ進むようにしても良い。

【００７１】このように、本実施例によれば、例えばス
テップ９において波形解析等によりノイズチェックを行
った結果に基いて入力回路情報を修正する場合と比較す
ると、早い段階でルールエラー及びトポロジエラーを見
つけることができる。又、ルールエラー及びトポロジエ
ラーのいずれかのエラーが見つかると、エラーを修正す
るためのアドバイスを表示するので、回路修正の時間の
短縮すると共に、アドバイスの精度向上することができ
る。

【００７２】図２３は、本発明になるノイズ対策決定方
法及び装置、記憶媒体並びにコンピュータプログラムの
第９実施例が適用されるコンピュータシステム１００に
おけるＣＰＵ２０１のノイズ対策決定処理を説明するた
めのフローチャートである。同図中、図２２と同一ステ
ップには同一符号を付し、その説明は省略する。本実施
例でも、入力回路情報に対してルールチェック及びトポ
ロジチェックを行い、いずれかのチェックにおいてエラ
ーが見つかると、エラーを修正するためのアドバイスを
表示することで、回路修正の時間の短縮及びアドバイス
の精度向上を図るものである。

【００７３】図２３において、ステップ５１は、回路図
を入力し、各種設定を行う。又、ステップ５２は、設計
条件の入力、設計指標の入力、観測点の指定、チェック
項目の指定等を行う。ステップ５２におけるこれらの指
定は、ＣＡＤデータに基いて行うこともできる。これら
のステップ５１及び５２は、図２２に示すステップ１に
対応し、入力回路情報を入力する。

【００７４】ステップ５３は、ステップ４１及び４２を
含み、図４に示すステップ３の一部も行う。従って、ス
テップ５３からは、入力回路情報に対する回路のルール
チェック及び配線のトポロジチェックを行った結果が出
力される。

【００７５】ステップ５４は、ステップ５３から出力さ
れる結果に基いて、入力回路情報を解析ネットモデル化
すると共に、クロストークモデル化して、回路モデルを
作成する。このステップ５４は、図４に示すステップ７
に対応する。

【００７６】ステップ５５は、ステップ４７，４８，４
９からなる。ステップ４７は、作成された回路モデル
を、回路シミュレータを用いて解析する。このステップ
４７は、図４に示すステップ８に対応する。ステップ４
８は、回路シミュレータの解析結果に基いて、問題とな
るノイズ、即ち、許容範囲を超えるノイズが発生するか
否かをチェックする。このようなノイズチェックは、回
路シミュレータより出力される、例えば電子回路の配線
を伝播する信号波形に存在するノイズを検出することで
行う。又、ステップ４９は、信号波形をチェックするこ
とで、設計条件に合わない部分や、信号波形の異常箇所
（エラー箇所）を検出することもできる。ステップ４８
は、図４に示すステップ９に対応する。

【００７７】ステップ４９は、ノイズチェックの結果を
分類してノイズ対策を絞り込んだり、絞り込まれたノイ
ズ対策をディスプレイ１０２に表示すると共に、アドバ
イスをディスプレイ１０２に表示する。ステップ４９
は、図４に示すステップ１０及び１１に対応する。従っ
て、ステップ４９は、設計条件とどのくらい合わない
か、どのような信号波形の異常がどのくらいの電圧及び
時間で発生しているか等に基いて、アドバイスツリーを
用いた分析結果をアドバイスとして出力する。アドバイ
スツリーの各枝の先には、信号波形の異常を改善するた
めの最適解が用意されているので、ノイズを含む各種異
常に対する最適解が自動的にアドバイスとして出力され
る。ステップ４９の後、処理はステップ５１へ戻り、オ
ペレータは異常に対して出力されたアドバイスに応じて
回路修正を行う。

【００７８】次に、ステップ４１のルールチェックの判
定内容及びステップ４２の対応するアドバイスについて
説明する。尚、判定内容及び対応するアドバイスは、以
下のものに限定されるものではないことは言うまでもな
い。判定内容に対応するアドバイスは、例えばメモリ部
２０２に格納されている。

【００７９】例えば、判定内容が、「着目ドライバ素子
に接続されていない（浮いている）素子やパターンがな
いこと」であると、判定結果がＮＯの場合の対応するア
ドバイスは、「浮いている素子やパターを削除」であ
る。判定内容が、「ループパターンがないこと」である
と、判定結果がＮＯの場合の対応するアドバイスは、
「ループを削除」である。判定内容が、「アンテナパタ
ーンがないこと」であると、判定結果がＮＯの場合の対
応するアドバイスは、「アンテナを削除」である。判定
内容が、「ネットが電源又は接地に直結していないこ
と」であると、判定結果がＮＯの場合の対応するアドバ
イスは、「ネットに直結している電源又は接地を削除」
である。判定内容が、「１個以上のレシーバ素子がある
こと」であると、判定結果がＮＯの場合の対応するアド
バイスは、「レシーバ素子の追加」である。判定内容
が、「１個以上のドライバ素子になり得る素子があるこ
と」であると、判定結果がＮＯの場合の対応するアドバ
イスは、「ドライバ素子の追加」である。更に、判定内
容が、「負荷数チェック：推奨負荷数を満足すること」
であると、判定結果がＮＯの場合の対応するアドバイス
は、「駆動能力の強いドライバ素子に変更、又は、負荷
数を推奨負荷数より減らす」である。

【００８０】次に、ステップ４３のトポロジチェックの
判定内容及びステップ４４の対応するアドバイスについ
て説明する。尚、判定内容及び対応するアドバイスは、
以下のものに限定されるものではないことは言うまでも
ない。判定内容に対応するアドバイスは、例えばメモリ
部２０２に格納されている。

【００８１】図２４は、片方向伝送の場合の負荷集中型
の配線トポロジを示す図である。このような負荷集中型
の場合、例えば判定内容が、「１：１型の片方向伝送の
場合、直列抵抗の数が１個以下である」であると、判定
結果がＮＯの場合の対応するアドバイスは、「直列抵抗
が余分にある場合、ダンピング抵抗が冗長なのでドライ
バ素子最寄の直列抵抗を残して他の抵抗は削除する」で
ある。又、判定内容が、「１：ｎ型の片方向伝送の場
合、着目ドライバ素子から最初の分岐との間の直列抵抗
の数が１個以下である」であると、判定結果がＮＯの場
合の対応するアドバイスは、「直列抵抗が余分にある場
合、ダンピング抵抗が冗長なのでドライバ素子最寄の直
列抵抗を残して他の抵抗は削除する」である。

【００８２】図２５は、片方向伝送の場合のスター型の
配線トポロジを示す図である。同図中、（ａ），（ｂ）
はいずれもスター型の配線トポロジを示す。これらのよ
うなスター型の場合、例えば判定内容が、「各分岐後の
ダンピング抵抗の数は１個以下である」であると、判定
結果がＮＯの場合の対応するアドバイスは、「分岐後の
ダンピング抵抗が２個以上ある場合、ダンピング抵抗の
数を１個にそろえる」である。

【００８３】図２６は、片方向伝送の場合のいもづる型
の配線トポロジを示す図である。同図中、（ａ），
（ｂ）はいずれもいもづる型の配線トポロジを示す。同
図（ａ）のようないもづる型の場合、例えば判定内容
が、「着目ドライバ素子から最初の分岐との間のダンピ
ング抵抗は１個以下である」であると、判定結果がＮＯ
の場合の対応するアドバイスは、「直列抵抗が余分にあ
る場合、ダンピング抵抗が冗長なのでドライバ素子最寄
の直列抵抗を残して他の抵抗は削除する」である。又、
同図（ｂ）のようないもづる型の場合、例えば判定内容
が「主線から分岐した配線の線長が所定の式を満たす」
であると、判定結果がＮＯの場合の対応するアドバイス
は、「判定内容を満たさない場合、配線の線長を所定の
長さ以下にする」である。

【００８４】上記第８及び第９実施例によれば、入力回
路情報に対して段階的にチェックを行い、エラーが見つ
かった場合には適切なアドバイスを出力することで、早
い段階でエラーを見つけてオペレータに回路修正を促す
ことができるので、回路修正の時間を効率的に短縮可能
となる。

【００８５】図２７は、本発明になるノイズ対策決定方
法及び装置、記憶媒体並びにコンピュータプログラムの
第１０実施例が適用されるコンピュータシステム１００
におけるＣＰＵ２０１のノイズ対策決定処理を説明する
ためのフローチャートである。本実施例では、伝送波形
の良否を判定する判定値を入力し、伝送波形解析をされ
る回路の伝送回路トポロジに応じて判定項目についての
特性値を算出して、判定値内に収まっているか否かを自
動的に判定する。この判定の結果、特性値が判定値内に
収まっていなければ、改善案ファイル中の、伝送波形解
析をされる回路の伝送回路トポロジに応じた改善案か
ら、算出した特性値が判定値内に収まる最適な改善案を
自動的に選定可能とする。

【００８６】判定項目に、伝送波形解析を行った後の結
果を用いる場合は、伝送波形の良否を判定する判定値を
入力し、伝送波形解析をされる回路を伝送波形解析ツー
ルを用いて解析し、判定値内に収まっているか否かを自
動的に判定する。この判定の結果、特性値が判定値内に
収まっていなければ、改善案ファイル中の、伝送波形解
析をされる回路の伝送回路トポロジに応じた改善案か
ら、算出した特性値が判定値内に収まる最適な改善案を
自動的に選定可能とする。

【００８７】伝送波形解析無しで回路の特性を算出する
ため、伝送波形解析をされる回路について、伝送回路ト
ポロジの特徴が収められているファイルを参照して伝送
回路トポロジを判別し、どの部分が伝送回路トポロジの
基本型と異なっているかを自動的に判別する。この判別
の結果、どこがどのように異なっているかを指摘し、ど
のように変更すれば基本型と同等になるかを自動的に指
摘可能とする。

【００８８】図２７において、ステップ６１は、伝送波
形解析をされる回路（以下、解析回路と言う）の情報を
入力する。具体的には、例えばプリント板の配線データ
と、使用素子の電気的特性を所定のフォーマットで入力
し、解析回路を解析可能とする。解析回路の情報は、ユ
ーザが解析回路をディスプレイ１０２の表示画面１０２
ａ上で作成して入力する第１の方法で入力しても、ＣＡ
Ｄツールから入力する第２の方法で入力しても良い。

【００８９】第１の方法の場合、例えば表示画面１０２
ａ上に素子モデルを配置し、素子モデルがどのような素
子に相当するかの素子の割り付けを行う。この際、受動
部品等については、数値を入力する。素子間は、マウス
１０４を使用してユーザの構想通りに配線で接続し、配
線に対してセグメント毎にインピーダンスと配線長を入
力する。尚、プリント板の断面図から導体の寸法と絶縁
層の厚さを入力して、インピーダンスを自動的に計算し
て入力することもできる。

【００９０】第２の方法の場合、既に素子間の配線の接
続状態や素子の情報が入力済みのＣＡＤツールから、解
析回路の情報を入力することができる。

【００９１】ステップ６２は、後述するステップ６７に
おける伝送特性値良否判定及びステップ７２における伝
送波形良否判定を行うための、伝送波形に関わる判定値
を生成して入力する。入力された判定値は、判定値ファ
イル８２として、例えばメモリ部２０２等の記憶手段に
格納される。この判定値ファイル８２には、ステップ６
２で入力された判定値の他に、解析回路の良否を判断す
るための判定値のデフォルト値も予め格納されている。

【００９２】ステップ６２では、解析回路毎に、遅延許
容値、スキュー等の異なる項目の判定値が入力される。
又、終端を入れる場所がない、部品の位置が変更できな
い等の、解析回路の特殊な条件からなる制御情報も、後
述する改善案を選択するのに使用する判定値として入力
可能である。解析回路の特殊な条件からなる制御情報
は、後述する改善案ファイル８４にも格納される。他
方、判定値ファイル８２に格納されている判定値のデフ
ォルト値には、使用素子が出力する波形の良否を判定す
る項目として、例えば素子の最大定格値や信号のハイレ
ベル及びローレベルを認識する電圧値等の判定値のデフ
ォルト値が含まれる。尚、マージンを見込んだ解析を行
うために、ユーザが判定値ファイル８２内の判定値のデ
フォルト値を変更可能な構成としても良い。

【００９３】回路特徴ファイル８１には、伝送回路トポ
ロジを判定するのに使用する特徴情報が格納されてい
る。この回路特徴ファイル８１は、例えばメモリ部２０
２等の記憶手段に格納されている。ステップ６３は、回
路特徴ファイル８１に格納されている特徴情報に基い
て、伝送回路トポロジの判定を行う。具体的には、ステ
ップ６１で入力された解析回路が、どの伝送回路トポロ
ジに分類されるかを判定する。回路特徴ファイル８１に
格納された特徴情報、即ち、項目を満足する数が一番多
い伝送回路トポロジが、解析回路の伝送回路トポロジと
して判定される。伝送回路トポロジは、配線の接続の仕
方によって分類され、主なものには負荷集中型、スター
型、いもづる型がある。ステップ６３の後、処理はステ
ップ６４へ進む。

【００９４】尚、ユーザがどの伝送回路トポロジで解析
回路を構成したかが予めわかっている場合には、ステッ
プ６３の処理は不要であり、ステップ６１の後に処理は
直接ステップ６４へ進む。

【００９５】ステップ６４は、ステップ６３で判定した
伝送回路トポロジの特徴情報、又は、ユーザから指定さ
れた伝送回路トポロジの特徴情報を、回路特徴ファイル
８１から読み出して、ステップ６１で入力された解析回
路が伝送回路トポロジの特徴を満足しているか否かを判
断し、伝送回路トポロジの基本型に近づけるためのに解
析回路の改善が必要であるか否かを判定する。解析回路
が伝送回路トポロジの特徴を満足しているか否かの判断
する際に使用する項目としては、例えば負荷集中型であ
れば、負荷間の配線長が負荷集中とみなせる長さかどう
か、スター型であれば、分岐後の分岐点から負荷までの
配線長の差が同等とみなせる長さかどうか、いもづる型
であれば、主線から分岐している配線の長さがいもづる
とみなせる長さかどうか、等が含まれる。

【００９６】つまり、ステップ６４では、解析回路が伝
送回路としての基本的な項目を守っているか否かを対応
する項目の比較に基いて判断するルールチェックと、ユ
ーザが想定した伝送回路トポロジの特徴を満足している
か否かを対応する項目の比較に基いて判断するトポロジ
チェックとを行う。

【００９７】解析回路は、配線の仕方によっていくつか
の伝送回路トポロジに分類することができ、夫々の伝送
回路トポロジによって伝送波形が異なる。つまり、伝送
回路トポロジによって伝送波形の改善案が異なり、ある
伝送回路トポロジにおいて有効であった伝送波形の改善
案が、他の伝送回路トポロジにおいてはかえって伝送波
形を悪くしてしまう場合すらある。このように、伝送回
路トポロジは、改善案を生成する上で重要な要素である
ため、本実施例では、解析回路が伝送回路トポロジの特
徴からどの伝送回路トポロジに分類されるのかを調べ
る。

【００９８】ステップ６５は、ステップ６４において解
析回路が伝送回路トポロジの特徴を満足しなかった項目
について、どこの部分がどのような理由で特徴を満足し
ていないのか、判定値とどのくらいの差があるのか、更
に、どうすれば特徴を満足するのか等を、回路良否判定
結果としてディスプレイ１０２の表示画面１０２ａに表
示し、処理はステップ６１へ戻る。従って、ユーザは、
表示された回路良否判定結果に基いて、ステップ６１に
おいて解析回路の基本的な項目を修正する。

【００９９】ステップ６６は、ステップ６４において伝
送回路トポロジの特徴を満足している解析回路につい
て、伝送特性値を、判定値ファイル８２に格納された伝
送回路トポロジ毎に用意された算出式に基いて算出す
る。算出式は、例えば解析回路のドライバ素子の駆動能
力、配線のインピーダンス、ダンピング抵抗値等から、
信号がレシーバ素子に伝わったときの電圧値、信号がレ
シーバ素子に伝わるまでの時間、レシーバ素子で反射さ
れた波形が更にドライバ素子で反射されてレシーバ素子
へ伝わったときの電圧値、レシーバ素子で反射された波
形が更にドライバ素子で反射されてレシーバ素子へ伝わ
るまでの時間等を含む伝送特性値を算出するのに使用さ
れる。使用される算出式は、伝送回路トポロジに応じて
使い分けられる。

【０１００】ステップ６７は、解析回路について、ステ
ップ６６で算出した伝送特性値と、判定値ファイル８２
に格納された判定値とを比較することで、伝送特性値の
良否を自動的に判定する。具体的には、算出した電圧値
や時間等の伝送特性値が、判定値を満足しているか否か
を判定し、満足しないと判定された場合には、解析回路
の改善が必要であることがわかる。

【０１０１】ステップ６８は、ステップ６７における伝
送特性値の良否の判定において伝送特性値が判定値を満
足しなかった項目について、項目の組み合わせに応じて
エラーの要因を分析する。エラー要因の分析は、エラー
要因ファイル８３に格納されているエラー項目とエラー
要因判定ツリーを参照する。このエラー要因ファイル８
３は、例えばメモリ部２０２等の記憶手段に格納されて
おり、エラー要因判定ツリーは、エラー項目とエラー項
目の組み合わせにより、エラー要因が何であるかをツリ
ー状に分類して記載している。従って、エラー要因の分
析時にこのエラー要因ファイル８３内のエラー要因判定
ツリーを参照することで、エラー要因が何であるかを分
析することができる。

【０１０２】つまり、ステップ６７における伝送特性値
の良否の判定において伝送特性値が判定値を満足しなか
った場合には、判定値を満足しなかった解析回路の伝送
回路トポロジ、判定値を満足しなかった項目の組み合わ
せ、判定値との差等をキーとしてエラー要因ファイル８
３内のエラー要因判定ツリーを参照することで、エラー
要因を特定することができる。例えば、伝送回路トポロ
ジが１：１型であり、伝送波形が段付きでエラーとなる
と、伝送波形の段付きでのエラー要因は、ダンピング抵
抗値が大きい、又は、ドライバ素子の駆動能力が小さい
からと特定される。

【０１０３】ステップ６９は、ステップ６７における伝
送特性値の良否の判定の結果、判定値を満足しない項目
があると、どの項目で満足しなかったか、判定値をどの
くらい超えてしまったのか等を含む、ステップ６８で求
めたエラー要因を取り込み、判定値を満足しない項目の
組み合わせと判定値を超える度合いとに基いて、改善案
ファイル８４に格納されている改善案の中から、最適な
改善案を選択する。改善案ファイル８４は、例えばメモ
リ部２０２等の記憶手段に格納されており、伝送回路ト
ポロジ、判定値を超えた項目、どのくらい判定値を超え
ているか等のエラー要因の組み合わせに応じた改善案を
格納している。改善案ファイル８４内の改善案は、予め
波形解析等により検証済みであり、最適な改善案を選択
することで、他の判定項目が判定値を超えることはな
い。

【０１０４】つまり、伝送特性値の良否の判定の結果、
伝送特性値が不良であると、その判定項目からエラー要
因を分析し、改善案ファイル８４から最適な改善案を選
択する。伝送特性値が不良と判定される判定項目が発生
すると、改善案としては、例えばダンピング抵抗値を小
さくする、駆動能力の大きなドライバ素子に変更する等
の改善案が考えられる。そこで、ダンピング抵抗値を小
さくできる場合には、ダンピング抵抗値を変更する改善
案を選択し、ダンピング抵抗を無くしても伝送特性値が
不良であるとドライバ素子を変更する改善案を選択する
といった、状況に応じた選択ツリーを改善案ファイル８
４内に用意しておくことで、最適な改善案を選択するこ
とが可能となる。

【０１０５】ステップ７０は、ステップ６９において選
択された最適な改善案、即ち、ノイズ対策を、ディスプ
レイ１０２の表示画面１０２ａに表示する。表示される
改善案には、ステップ６７において判定値を満足しなか
った項目について、どこの部分がどのような理由で判定
値を満足していないのか、判定値との差、どうすれば判
定値を満足するのか等が含まれ、ステップ７０の後、処
理はステップ６１へ戻る。従って、ユーザは、表示され
た改善案に基いて、ステップ６１において解析回路の対
応する項目を修正する。又、ユーザは、この時点では解
析回路の対応する項目を修正せずに、後述する伝送波形
の解析結果を得てから、改善案及び伝送波形の解析結果
に基いて解析回路の対応する項目を修正するようにして
も良い。

【０１０６】解析回路が、伝送回路トポロジの基本型に
近ければ近い程、回路理論から得られる伝送特性値の算
出式で伝送特性値を算出できるので、改善案毎にその都
度波形解析を行わなくても、解析回路の良否を判定する
のに使用する伝送特性値を得ることができる。このた
め、解析回路と分類された伝送回路トポロジの基本型と
を比較し、基本型と大きく異なる部分があれば改善案を
生成して基本型に近づけるようユーザに促すことによ
り、波形解析を行わずに解析回路の良否を判定して、処
理時間の短縮を図ることができる。又、解析回路が伝送
回路トポロジの基本型に近いため、適切な改善案を生成
しやすく、ユーザの熟練度に左右されない改善案を自動
的に生成できる。

【０１０７】尚、図２７中、破線で処理の流れを示すよ
うに、ステップ６４における解析回路の良否の判定の
後、ステップ６６〜７０は省略して、後述する伝送波形
の解析を行うステップ７１に処理を進めるようにしても
良い。

【０１０８】ステップ７１は、伝送波形解析ツールを用
いて、伝送波形がどのようになるかをシミュレーション
により求めて伝送波形の解析結果を得る。伝送波形の解
析結果は、例えば伝送波形の段付き、オーバーシュー
ト、アンダーシュート、波形割れ、遅延時間オーバー等
を含む。

【０１０９】ステップ７２は、ステップ７１で得られた
伝送波形の解析結果と、判定値ファイル８２に格納され
ている判定値とを比較することで、伝送波形の良否を自
動的に判定する。具体的には、解析結果中の電圧値や時
間等が、判定値を満足しているか否かを判定し、満足し
ないと判定された場合には、解析回路の改善が必要であ
ることがわかる。

【０１１０】ステップ７３は、ステップ７２における伝
送波形の良否の判定において伝送波形が判定値を満足し
なかった項目について、項目の組み合わせに応じてエラ
ーの要因を分析する。エラー要因の分析は、エラー要因
ファイル８３に格納されているエラー項目とエラー要因
判定ツリーを参照する。エラー要因判定ツリーは、エラ
ー項目とエラー項目の組み合わせにより、エラー要因が
何であるかをツリー状に分類して記載している。従っ
て、エラー要因の分析時にこのエラー要因ファイル８３
内のエラー要因判定ツリーを参照することで、エラー要
因が何であるかを分析することができる。

【０１１１】つまり、ステップ７２における伝送波形の
良否の判定において伝送波形が判定値を満足しなかった
場合には、判定値を満足しなかった解析回路の伝送回路
トポロジ、判定値を満足しなかった項目の組み合わせ、
判定値との差等をキーとしてエラー要因ファイル８３内
のエラー要因判定ツリーを参照することで、エラー要因
を特定することができる。例えば、伝送回路トポロジが
いもづる型であり、伝送波形が遅延時間オーバー及び段
付きで夫々エラーとなると、伝送波形の遅延時間オーバ
ーでのエラーの要因は段付きが発生しているためで、伝
送波形の段付きでのエラー要因は、判定したレシーバ素
子の位置が主線の途中から分岐したところに位置してお
り最遠端のレシーバ素子から離れすぎているため、段の
付いている時間が長くなって遅延時間オーバーが発生し
ているからと特定される。

【０１１２】ステップ７４は、ステップ７２における伝
送波形の良否の判定の結果、判定値を満足しない項目が
あると、どの項目で満足しなかったか、判定値をどのく
らい超えてしまったのか等を含む、ステップ７３で求め
たエラー要因を取り込み、判定値を満足しない項目の組
み合わせと判定値を超える度合いとに基いて、改善案フ
ァイル８４に格納されている改善案の中から、最適な改
善案を選択する。

【０１１３】つまり、伝送波形の良否の判定の結果、伝
送波形が不良であると、その判定項目からエラー要因を
分析し、改善案ファイル８４から最適な改善案を選択す
る。伝送波形が不良と判定される判定項目が発生する
と、改善案としては、例えば判定したレシーバ素子の位
置を最遠端側に移動して段の付いている時間を短くす
る、最遠端のレシーバ素子で伝送波形が反射しないよう
に終端抵抗を設ける等の改善案が考えられる。そこで、
ステップ６２において入力し、改善案ファイル８４に格
納されている、解析回路の特殊な条件からなる制御情報
に基いて、レシーバ素子の位置が変更できない条件下で
あれば、終端抵抗を設ける改善案を選択し、終端抵抗が
設けられない条件下であれば、レシーバ素子の位置を変
更する改善案を選択するといった、状況に応じた選択ツ
リーを改善案ファイル８４内に用意しておくことで、設
計制限を考慮した最適な改善案を選択することが可能と
なる。

【０１１４】ステップ７５は、ステップ７４において選
択された最適な改善案、即ち、ノイズ対策を、ディスプ
レイ１０２の表示画面１０２ａに表示する。表示される
改善案には、ステップ７２において判定値を満足しなか
った項目について、どこの部分がどのような理由で判定
値を満足していないのか、判定値との差、どうすれば判
定値を満足するのか等が含まれ、ステップ７５の後、処
理はステップ６１へ戻る。従って、ユーザは、表示され
た改善案に基いて、ステップ６１において解析回路の対
応する項目を修正する。

【０１１５】次に、具体的な例として、伝送回路トポロ
ジがスター型の１：２型の解析回路の場合について、本
実施例の処理を、図２８〜図３１と共に説明する。図２
８は、伝送回路トポロジがスター型の１：２型の解析回
路を示す図である。図２８中、三角印は素子を示し、左
側の１つの素子がドライバ素子、右側の２つの素子がレ
シーバ素子である。又、図２８中、ａ〜ｃはノードを示
す。

【０１１６】この場合、ステップ６４の解析回路の良否
の判定の結果、素子の繋がっていないアンテナパターン
があることがわかり、ステップ６５は、「ノードａから
のアンテナパターンを削除して下さい」なる回路良否判
定結果を表示する。又、ステップ６４の解析回路の良否
の判定の結果、伝送回路トポロジがスター型であるのに
ノードａから各々のレシーバ素子までの配線の長さが異
なることもわかり、ステップ６５は、「ノードａ−ｂ間
の配線をノードａ−ｃ間の配線と同じ長さに変更して下
さい」なる回路良否判定結果も表示する。ユーザが、こ
れらの回路良否判定結果に対して解析回路の修正を行う
ことにより、図２８に示す解析回路は、図２９に示すよ
うに改善される。図２９は、図２８の解析回路の良否判
定の結果改善された回路を示す図である。

【０１１７】図２９に示す解析回路において、駆動能力
が非常に大きいドライバ素子が使用されていたとする。
この場合、ステップ６６が、伝送特性値として、スター
型のレシーバ素子電圧を算出すると、レシーバ素子の最
大定格電圧を超えることがわかる。従って、ステップ６
７の伝送特性値の良否の判定、ステップ６８のエラー要
因の分析及びステップ６９の改善案の選択の結果、ステ
ップ７０では、「ドライバ素子とノードａとの間にＸΩ
のダンピング抵抗を挿入して下さい」なる改善案を表示
する。ユーザが、この改善案に対して解析回路の修正
（改善）を行うことにより、図２９に示す解析回路は、
図３０に示すように改善される。図３０は、図２９の解
析回路の伝送特性値の良否判定の結果改善された回路を
示す図である。図３０中、四角印はダンピング抵抗を示
す。

【０１１８】図３０に示す解析回路において、レシーバ
素子の入力容量の差が大きく、伝送波形に段付きが発生
しているとする。この場合、ステップ７１の伝送波形の
解析により伝送波形の段付きが検出され、ステップ７２
の伝送波形の良否の判定、ステップ７３のエラー要因の
分析及びステップ７４の改善案の選択の結果、ステップ
７５では、「ノードａ−ｂ間、ノードａ−ｃ間にＹΩの
抵抗を挿入して下さい」なる改善案を表示する。ユーザ
が、この改善案に対して解析回路の修正（改善）を行う
ことにより、図３０に示す解析回路は、図３１に示すよ
うに改善される。図３１は、図３０の解析回路の伝送波
形の良否判定の結果改善された回路を示す図である。図
３１中、四角印は抵抗を示す。

【０１１９】次に、ステップ６８におけるエラー要因の
分析の具体例について、図３２〜図３４と共に説明す
る。説明の便宜上、解析回路の伝送回路トポロジが１：
１型で、伝送特性値の良否判定の結果、レシーバ素子の
電圧が小さいと判定された場合のエラー要因分析を説明
する。図３２は、エラー要因を分析される解析回路を示
す図である。同図中、解析回路は、三角印で示すドライ
バ素子、四角印で示すダンピング抵抗及び三角印で示す
レシーバ素子からなる。

【０１２０】エラー要因の分析は、１：１型、スター
型、いもづる型等の伝送回路トポロジ毎に分析される。
図３３は、伝送回路トポロジが１：１型の場合のエラー
要因の分析項目を示す図である。同図に示す分析項目
中、「レシーバの電圧小」はレシーバ素子の電圧が小さ
いという項目、「最大定格電圧超え」は最大定格電圧を
超えているという項目、「ディレイオーバー」は遅延時
間オーバーであるという項目を示し、右側に示すエラー
要因に対応する項目には「×」印が付されている。例え
ば、「ディレイオーバー」という項目に対応するエラー
要因は、「配線が長い」である。

【０１２１】図３４は、図３２及び図３３の場合の改善
案ファイル８４内の一部を説明する図である。図３４に
示すように、改善案ファイル８４内には、各エラー要因
に対して、改善案が「対策案」として記載されており、
又、状況に応じた選択ツリーによる判断が「ツリーの判
断」として記載されている。例えば、「配線が長い」と
いうエラー要因に対する対策案は、「配線長を短くす
る」であり、ツリーの判断は特にない。

【０１２２】次に、ステップ７３におけるエラー要因の
分析の具体例について、図３５〜図３７と共に説明す
る。説明の便宜上、解析回路の伝送回路トポロジがいも
づる型で、伝送波形の良否判定の結果、遅延時間オーバ
ー及び伝送波形の段付きと判定された場合のエラー要因
分析を説明する。図３５は、エラー要因を分析される解
析回路を示す図である。同図中、解析回路は、三角印で
示すドライバ素子、四角印で示すダンピング抵抗及び三
角印で示す２つのレシーバ素子からなる。

【０１２３】エラー要因の分析は、１：１型、スター
型、いもづる型等の伝送回路トポロジ毎に分析される。
図３６は、伝送回路トポロジがいもづる型の場合のエラ
ー要因の分析項目を示す図である。同図に示す分析項目
中、「段付き」は伝送波形に段付きが発生しているとい
う項目、「波形割れ」は伝送波形割れを発生していると
いう項目、「ディレイオーバー」は遅延時間オーバーで
あるという項目を示し、右側に示すエラー要因に対応す
る項目には「×」印が付されている。例えば、「段付
き」及び「ディレイオーバー」という両方の項目に対応
するエラー要因は、「段付きが発生している」である。

【０１２４】図３７は、図３５及び図３６の場合の改善
案ファイル８４内の一部を説明する図である。図３７に
示すように、改善案ファイル８４内には、各エラー要因
に対して、改善案が「対策案」として記載されており、
又、解析回路の特殊な条件からなる制御情報が「特殊条
件」として記載されている。例えば、「段付きが発生し
ている」というエラー要因に対応する対策案の１つは、
「ダンピング抵抗値を小さくする」であり、対応する特
殊条件は「+終端抵抗不可」（終端抵抗を設けることが
きない）である。

【０１２５】尚、図８に示す第３実施例と比較すると、
図２７に示す本実施例におけるステップ６１は図８のス
テップ１、ステップ６９は図８のステップ５、ステップ
７０は図８のステップ６、ステップ７１は図８のステッ
プ７，８、ステップ７２は図８のステップ９、ステップ
７３，７４は図８のステップ１０、ステップ７５は図８
のステップ１１に大略対応する。又、図２２に示す第８
実施例と比較すると、図２７に示す本実施例におけるス
テップ６４は、図２２のステップ４１，４３に大略対応
する。

【０１２６】このように、本実施例では、解析回路を、
伝送回路トポロジ毎に分類することにより改善案を絞り
込み、最適な改善案を選択するのに要する処理時間を短
縮できる。又、改善案の絞り込みは、伝送波形の解析の
前後に関係なく、自動的に行えるので、ユーザの熟練度
に左右されない最適な改善案を生成することができる。

【０１２７】他方、伝送波形の解析の後に改善案を絞り
込む場合、最初に解析回路を伝送回路トポロジで分類し
て改善案を絞り込み、更に伝送波形の解析結果から例え
ばエラー内容の組み合わせによって改善案を絞り込むこ
とで、２段階の絞り込みで最適な改善案を短い処理時間
で自動的に選択することができる。

【０１２８】上記第１０実施例によれば、自動的に解析
回路の改善案が選択されるため、ユーザの熟練度に関係
なく、最適な改善案を選択することが可能である。又、
改善案は、伝送回路トポロジ毎に分類されるため、伝送
波形の解析を行うことなく、解析回路の伝送特性を算出
式に基いて算出することができ、処理時間の短縮が図れ
る。伝送特性の判定結果を用いて改善案を自動的に絞り
込めば、最適な改善案が選択できる。更に、改善案を、
伝送回路トポロジ毎に分類しているので、改善案の絞り
込みが容易に行えると共に、最適な改善案を見つけやす
いので、この点からも処理時間が短縮でき、改善案の精
度も向上する。

【０１２９】本発明は、以下に付記する発明をも包含す
るものである。

【０１３０】（付記１） 対象となる回路のうち、少な
くとも１つのネット分の入力回路情報に基いて、計算式
によりノイズが最小となると考えられる推奨回路情報を
算出する推奨回路情報算出ステップと、該入力回路情報
と該推奨回路情報とを比較し、異なる部分の推奨回路情
報をノイズ対策として決定するノイズ対策決定ステップ
とを含むことを特徴とする、ノイズ対策決定方法。

【０１３１】（付記２） 前記ノイズ対策の決定後に、
前記入力回路情報のシミュレーションモデルを作成する
回路モデル作成ステップと、該シミュレーションモデル
を用いて回路シミュレーションを行い、前記回路の配線
を伝播する信号波形を算出して信号波形に許容範囲を超
えるノイズが存在するか否かをチェックするシミュレー
ション・チェックステップと、ノイズチェックの結果存
在するノイズを分類して、決定されたノイズ対策をノイ
ズに関係する部分のみに絞り込むノイズ対策絞り込みス
テップとを更に含むことを特徴とする、（付記１）記載
のノイズ対策決定方法。

【０１３２】（付記３） 前記推奨回路情報算出ステッ
プは、前記回路の正常動作を保証する最小電圧ＶＩＨ−
１と最大電圧ＶＩＨ−２に基き、該回路の受信側入力波
形の１回目の立ち上がり電圧が最小電圧ＶＩＨ−１と等
しくなるダンピング抵抗値を最大値とし、受信側入力波
形の１回目の立ち上がり電圧が最大電圧ＶＩＨ−２と等
しくなるダンピング抵抗値を最小値として、該ダンピン
グ抵抗値の範囲を推奨回路情報として出力することを特
徴とする、（付記１）記載のノイズ対策決定方法。

【０１３３】（付記４） 前記推奨回路情報算出ステッ
プは、リングバック時の電圧が前記最小電圧ＶＩＨ−１
と等しくなるダンピング抵抗値と、求められた前記ダン
ピング抵抗値の最小値とを比較し、大きい方の値をダン
ピング抵抗値の最小値として出力することを特徴とす
る、（付記３）記載のノイズ対策決定方法。

【０１３４】（付記５） 前記回路を構成する部品ピン
の位置と配線トポロジとに基いて決定されるマンハッタ
ン長を配線長として含む入力回路情報を出力する回路情
報出力ステップを更に含むことを特徴とする、（付記
１）記載のノイズ対策決定方法。

【０１３５】（付記６） 前記ノイズ対策の決定後に、
前記入力回路情報のシミュレーションモデルを作成する
回路モデル作成ステップと、該シミュレーションモデル
を用いて回路シミュレーションを行い、前記回路の配線
を伝播する信号波形を算出して信号波形に許容範囲を超
えるノイズが存在するか否かをチェックするシミュレー
ション・チェックステップと、該回路モデル作成ステッ
プ及び該シミュレーション・チェックステップを複数の
配線トポロジを用いて繰り返し、ノイズチェックの結果
から最適な配線トポロジを決定して前記回路情報出力ス
テップで用いることで、前記ノイズ対策決定ステップで
該最適な配線トポロジをノイズ対策として決定すること
を特徴とする、（付記５）記載のノイズ対策決定方法。

【０１３６】（付記７） 前記ノイズ対策の決定後に、
解析対象となる着目ネットの回路情報と着目ネットに隣
接する隣接ネットの回路情報とからなる入力回路情報の
シミュレーションモデルを作成する回路モデル作成ステ
ップと、該シミュレーションモデルを用いて回路シミュ
レーションを行い、該着目ネットを伝播する信号波形と
クロストークノイズ波形を算出して合成することでノイ
ズ合成波形を求め、該ノイズ合成波形に基いて許容範囲
を超えるノイズが存在するか否かをチェックするシミュ
レーション・チェックステップと、ノイズチェックの結
果存在するノイズを分類して、決定されたノイズ対策を
ノイズに関係する部分のみに絞り込むノイズ対策絞り込
みステップとを更に含むことを特徴とする、（付記１）
記載のノイズ対策決定方法。

【０１３７】（付記８） 前記回路モデル作成ステップ
は、前記近接ネットの回路情報が、前記着目ネットと同
一構成のネットが一定のパターンギャップで隣接してい
るものとしてシミュレーションモデルを作成することを
特徴とする、（付記７）記載のノイズ対策決定方法。

【０１３８】（付記９） 該回路モデル作成ステップ及
び該シミュレーション・チェックステップをパターンギ
ャップを変更しながら繰り返し、ノイズチェックの結果
からノイズが許容範囲を超えない最小のパターンギャッ
プを求め、前記ノイズ対策決定ステップで該最小のパタ
ーンギャップをノイズ対策として決定することを特徴と
する、（付記５）記載のノイズ対策決定方法。

【０１３９】（付記１０） 対象となる回路のうち、少
なくとも１つのネット分の入力回路情報に基いて、計算
式によりノイズが最小となると考えられる推奨回路情報
を算出する推奨回路情報算出手段と、該入力回路情報と
該推奨回路情報とを比較し、異なる部分の推奨回路情報
をノイズ対策として決定するノイズ対策決定手段とを備
えたことを特徴とする、ノイズ対策決定装置。

【０１４０】（付記１１） 前記ノイズ対策の決定後
に、前記入力回路情報のシミュレーションモデルを作成
する回路モデル作成手段と、該シミュレーションモデル
を用いて回路シミュレーションを行い、前記回路の配線
を伝播する信号波形を算出して信号波形に許容範囲を超
えるノイズが存在するか否かをチェックするシミュレー
ション・チェック手段と、ノイズチェックの結果存在す
るノイズを分類して、決定されたノイズ対策をノイズに
関係する部分のみに絞り込むノイズ対策絞り込み手段と
を更に備えたことを特徴とする、（付記１０）記載のノ
イズ対策決定装置。

【０１４１】（付記１２） 前記推奨回路情報算出手段
は、前記回路の正常動作を保証する最小電圧ＶＩＨ−１
と最大電圧ＶＩＨ−２に基き、該回路の受信側入力波形
の１回目の立ち上がり電圧が最小電圧ＶＩＨ−１と等し
くなるダンピング抵抗値を最大値とし、受信側入力波形
の１回目の立ち上がり電圧が最大電圧ＶＩＨ−２と等し
くなるダンピング抵抗値を最小値として、該ダンピング
抵抗値の範囲を推奨回路情報として出力することを特徴
とする、（付記１０）記載のノイズ対策決定装置。

【０１４２】（付記１３） 前記推奨回路情報算出手段
は、リングバック時の電圧が前記最小電圧ＶＩＨ−１と
等しくなるダンピング抵抗値と、求められた前記ダンピ
ング抵抗値の最小値とを比較し、大きい方の値をダンピ
ング抵抗値の最小値として出力することを特徴とする、
（付記１２）記載のノイズ対策決定装置。

【０１４３】（付記１４） 前記回路を構成する部品ピ
ンの位置と配線トポロジとに基いて決定されるマンハッ
タン長を配線長として含む入力回路情報を出力する回路
情報出力手段を更に備えたことを特徴とする、（付記１
０）記載のノイズ対策決定装置。

【０１４４】（付記１５） 前記ノイズ対策の決定後
に、前記入力回路情報のシミュレーションモデルを作成
する回路モデル作成手段と、該シミュレーションモデル
を用いて回路シミュレーションを行い、前記回路の配線
を伝播する信号波形を算出して信号波形に許容範囲を超
えるノイズが存在するか否かをチェックするシミュレー
ション・チェック手段と、該回路モデル作成手段及び該
シミュレーション・チェック手段の処理を複数の配線ト
ポロジを用いて繰り返し、ノイズチェックの結果から最
適な配線トポロジを決定して前記回路情報出力手段で用
いることで、前記ノイズ対策決定手段で該最適な配線ト
ポロジをノイズ対策として決定することを特徴とする、
（付記１４）記載のノイズ対策決定装置。

【０１４５】（付記１６） 前記ノイズ対策の決定後
に、解析対象となる着目ネットの回路情報と着目ネット
に隣接する隣接ネットの回路情報とからなる入力回路情
報のシミュレーションモデルを作成する回路モデル作成
手段と、該シミュレーションモデルを用いて回路シミュ
レーションを行い、該着目ネットを伝播する信号波形と
クロストークノイズ波形を算出して合成することでノイ
ズ合成波形を求め、該ノイズ合成波形に基いて許容範囲
を超えるノイズが存在するか否かをチェックするシミュ
レーション・チェック手段と、ノイズチェックの結果存
在するノイズを分類して、決定されたノイズ対策をノイ
ズに関係する部分のみに絞り込むノイズ対策絞り込み手
段とを更に備えたことを特徴とする、（付記１０）記載
のノイズ対策決定装置。

【０１４６】（付記１７） 前記回路モデル作成手段
は、前記近接ネットの回路情報が、前記着目ネットと同
一構成のネットが一定のパターンギャップで隣接してい
るものとしてシミュレーションモデルを作成することを
特徴とする、（付記１６）記載のノイズ対策決定装置。

【０１４７】（付記１８） 該回路モデル作成手段及び
該シミュレーション・チェック手段の処理をパターンギ
ャップを変更しながら繰り返し、ノイズチェックの結果
からノイズが許容範囲を超えない最小のパターンギャッ
プを求め、前記ノイズ対策決定手段で該最小のパターン
ギャップをノイズ対策として決定することを特徴とす
る、（付記１４）記載のノイズ対策決定装置。

【０１４８】（付記１９） コンピュータにノイズ対策
を決定させるプログラムを格納したコンピュータ読み取
り可能な記憶媒体であって、コンピュータに、対象とな
る回路のうち、少なくとも１つのネット分の入力回路情
報に基いて、計算式によりノイズが最小となると考えら
れる推奨回路情報を算出させる推奨回路情報算出手順
と、コンピュータに、該入力回路情報と該推奨回路情報
とを比較し、異なる部分の推奨回路情報をノイズ対策と
して決定させるノイズ対策決定手順とを行わせることを
特徴とする、記憶媒体。

【０１４９】（付記２０） 前記入力回路情報に対し
て、回路のルールチェック及び配線のトポロジチェック
のうち、少なくとも一方を行うチェックステップを更に
含むことを特徴とする、（付記１）記載のノイズ対策決
定方法。

【０１５０】（付記２１） 前記チェックステップのチ
ェック結果に基いたアドバイスを出力するアドバイスス
テップを更に含むことを特徴とする、（付記２０）記載
のノイズ対策決定方法。

【０１５１】（付記２２） 前記アドバイスステップが
出力するアドバイスに基いて、前記入力回路情報を修正
するステップを更に含むことを特徴とする、（付記２
１）記載のノイズ対策決定方法。

【０１５２】（付記２３） 解析される解析回路に対す
るノイズ対策決定方法であって、該解析回路と伝送回路
トポロジの特徴との比較に基いて該解析回路の良否を判
定し、回路良否判定結果に応じて該解析回路を伝送回路
トポロジの基本型に近づけるための改善案を出力する回
路良否判定・出力ステップを含むことを特徴とする、ノ
イズ対策決定方法。

【０１５３】（付記２４） 前記回路良否判定結果及び
伝送回路トポロジに応じた算出式に基いて、前記解析回
路の伝送特性値を算出する算出ステップと、判定値に基
いて、前記伝送特性値の良否を判定して特性値判定結果
を求める特性値判定ステップと、前記特性値判定結果を
用いて、エラー項目に応じたエラー要因を示すエラー要
因ファイルを参照し、エラー要因を分析する第１のエラ
ー要因分析ステップと、前記エラー要因を用いて、エラ
ー要因に応じた改善案を示す改善案ファイルを参照し、
改善案を選択して出力する第１の改善案選択・出力ステ
ップとを更に含むことを特徴とする、（付記２３）記載
のノイズ対策決定方法。

【０１５４】（付記２５） 波形解析ツールを用いて前
記解析回路の伝送波形をシミュレーションにより解析す
る波形解析ステップと、前記判定値に基いて、前記伝送
波形の良否を判定して波形判定結果を求める波形判定ス
テップと、前記波形判定結果を用いて、前記エラー要因
ファイルを参照し、エラー要因を分析する第２のエラー
要因分析ステップと、前記第２のエラー要因分析ステッ
プで分析された前記エラー要因を用いて、前記改善案フ
ァイルを参照し、改善案を選択して出力する第２の改善
案選択・出力ステップとを更に含むことを特徴とする、
（付記２４）記載のノイズ対策決定方法。

【０１５５】（付記２６） 前記回路良否判定結果及び
波形解析ツールを用いて、前記解析回路の伝送波形をシ
ミュレーションにより解析する波形解析ステップと、判
定値に基いて、前記伝送波形の良否を判定して波形判定
結果を求める波形判定ステップと、前記波形判定結果を
用いて、エラー項目に応じたエラー要因を示すエラー要
因ファイルを参照し、エラー要因を分析するエラー要因
分析ステップと、前記エラー要因を用いて、エラー要因
に応じた改善案を示す改善案ファイルを参照し、改善案
を選択して出力する改善案選択・出力ステップとを更に
含むことを特徴とする、（付記２３）記載のノイズ対策
決定方法。

【０１５６】（付記２７） 伝送回路トポロジを判定す
るのに使用する特徴情報が格納された回路特徴ファイル
を参照して、前記解析回路の伝送回路トポロジを判定す
るトポロジ判定ステップを更に含むことを特徴とする、
（付記２３）〜（付記２６）のいずれか１項記載のノイ
ズ対策決定方法。

【０１５７】（付記２８） 解析される解析回路に対す
るノイズ対策決定装置であって、該解析回路と伝送回路
トポロジの特徴との比較に基いて該解析回路の良否を判
定し、回路良否判定結果に応じて該解析回路を伝送回路
トポロジの基本型に近づけるための改善案を出力する回
路良否判定・出力手段を備えたことを特徴とする、ノイ
ズ対策決定装置。

【０１５８】（付記２９） 前記回路良否判定結果及び
伝送回路トポロジに応じた算出式に基いて、前記解析回
路の伝送特性値を算出する算出手段と、判定値に基い
て、前記伝送特性値の良否を判定して特性値判定結果を
求める特性値判定手段と、前記特性値判定結果を用い
て、エラー項目に応じたエラー要因を示すエラー要因フ
ァイルを参照し、エラー要因を分析する第１のエラー要
因分析手段と、前記エラー要因を用いて、エラー要因に
応じた改善案を示す改善案ファイルを参照し、改善案を
選択して出力する第１の改善案選択・出力手段とを更に
備えたことを特徴とする、（付記２８）記載のノイズ対
策決定装置。

【０１５９】（付記３０） 波形解析ツールを用いて前
記解析回路の伝送波形をシミュレーションにより解析す
る波形解析手段と、前記判定値に基いて、前記伝送波形
の良否を判定して波形判定結果を求める波形判定手段
と、前記波形判定結果を用いて、前記エラー要因ファイ
ルを参照し、エラー要因を分析する第２のエラー要因分
析手段と、前記第２のエラー要因分析手段で分析された
前記エラー要因を用いて、前記改善案ファイルを参照
し、改善案を選択して出力する第２の改善案選択・出力
手段とを更に備えたことを特徴とする、（付記２９）記
載のノイズ対策決定装置。

【０１６０】（付記３１） 伝送回路トポロジを判定す
るのに使用する特徴情報が格納された回路特徴ファイル
を参照して、前記解析回路の伝送回路トポロジを判定す
るトポロジ判定手段を更に備えたことを特徴とする、
（付記２８）〜（付記３０）のいずれか１項記載のノイ
ズ対策決定装置。

【０１６１】（付記３２） コンピュータに、解析され
る解析回路の対するノイズ対策を決定させるプログラム
を格納したコンピュータ読み取り可能な記憶媒体であっ
て、コンピュータに、該解析回路と伝送回路トポロジの
特徴との比較に基いて該解析回路の良否を判定させ、回
路良否判定結果に応じて該解析回路を伝送回路トポロジ
の基本型に近づけるための改善案を出力させる回路良否
判定・出力手順を行わせることを特徴とする、記憶媒
体。

【０１６２】（付記３３） コンピュータにノイズ対策
を決定させるコンピュータプログラムであって、コンピ
ュータに、対象となる回路のうち、少なくとも１つのネ
ット分の入力回路情報に基いて、計算式によりノイズが
最小となると考えられる推奨回路情報を算出させる推奨
回路情報算出手順と、コンピュータに、該入力回路情報
と該推奨回路情報とを比較し、異なる部分の推奨回路情
報をノイズ対策として決定させるノイズ対策決定手順と
を行わせることを特徴とする、コンピュータプログラ
ム。

【０１６３】（付記３４） コンピュータに、解析され
る解析回路の対するノイズ対策を決定させるコンピュー
タプログラムであって、コンピュータに、該解析回路と
伝送回路トポロジの特徴との比較に基いて該解析回路の
良否を判定させ、回路良否判定結果に応じて該解析回路
を伝送回路トポロジの基本型に近づけるための改善案を
出力させる回路良否判定・出力手順を行わせることを特
徴とする、コンピュータプログラム。

【０１６４】以上、本発明を実施例により説明したが、
本発明は上記実施例に限定されるものではなく、本発明
の範囲内で種々の変形及び改良が可能であることは、言
うまでもない。

【０１６５】

【発明の効果】本発明によれば、ノイズ対策を決定する
際に回路シミュレータの実行を最小限に抑えることが可
能で、設計工程に手作業で繰り返す後戻り処理が必要な
部分を発生することなく高速にノイズ対策を決定するこ
とのできるノイズ対策決定方法及び装置、記憶媒体並び
にコンピュータプログラムを実現できる。

【図面の簡単な説明】

【図１】本発明の第１実施例において本発明が適用され
るコンピュータシステムを示す斜視図である。

【図２】コンピュータシステムの本体部内の要部の構成
を説明するブロック図である。

【図３】第１実施例におけるＣＰＵのノイズ対策決定処
理を説明するためのフローチャートである。

【図４】第２実施例におけるＣＰＵのノイズ対策決定処
理を説明するためのフローチャートである。

【図５】入力回路情報を説明する図である。

【図６】１回目の立ち上がり電圧と、回路の最大電圧，
最小電圧との関係を示す図である。

【図７】リングバック時の電圧と回路の最小電圧との関
係を示す図である。

【図８】第３実施例におけるＣＰＵのノイズ対策決定処
理を説明するためのフローチャートである。

【図９】配線の引き回しを行わずにＩ/Ｏバッファの配
置位置を入力する場合を示す図である。

【図１０】第４実施例が適用されるコンピュータシステ
ムにおけるＣＰＵのノイズ対策決定処理を説明するため
のフローチャートである。

【図１１】第５実施例が適用されるコンピュータシステ
ムにおけるＣＰＵのノイズ対策決定処理を説明するため
のフローチャートである。

【図１２】着目ネットと隣接ネットの回路情報を説明す
る図である。

【図１３】第６実施例が適用されるコンピュータシステ
ムにおけるＣＰＵのノイズ対策決定処理を説明するため
のフローチャートである。

【図１４】着目ネットと隣接ネットの回路情報を説明す
る図である。

【図１５】第７実施例が適用されるコンピュータシステ
ムにおけるＣＰＵのノイズ対策決定処理を説明するため
のフローチャートである。

【図１６】入力回路情報を示す図である。

【図１７】図１６に示す入力回路情報に対する推奨回路
情報を示す図である。

【図１８】入力回路情報を示す図である。

【図１９】図１８に示す入力回路情報に対する推奨回路
情報を示す図である。

【図２０】入力回路情報を示す図である。

【図２１】図２０に示す入力回路情報に対する推奨回路
情報を示す図である。

【図２２】第８実施例におけるＣＰＵのノイズ対策決定
処理を説明するためのフローチャートである。

【図２３】第９実施例におけるＣＰＵのノイズ対策決定
処理を説明するためのフローチャートである。

【図２４】片方向伝送の場合の負荷集中型の配線トポロ
ジを示す図である。

【図２５】片方向伝送の場合のスター型の配線トポロジ
を示す図である。

【図２６】片方向伝送の場合のいもづる型の配線トポロ
ジを示す図である。

【図２７】第１０実施例におけるＣＰＵのノイズ対策決
定処理を説明するためのフローチャートである。

【図２８】伝送回路トポロジがスター型の１：２型の解
析回路を示す図である。

【図２９】図２８の解析回路の良否判定の結果改善され
た回路を示す図である。

【図３０】図２９の解析回路の伝送特性値の良否判定の
結果改善された回路を示す図である。

【図３１】図３０の解析回路の伝送波形の良否判定の結
果改善された回路を示す図である。

【図３２】エラー要因を分析される解析回路を示す図で
ある。

【図３３】伝送回路トポロジが１：１型の場合のエラー
要因の分析項目を示す図である。

【図３４】図３２及び図３３の場合の改善案ファイルを
説明する図である。

【図３５】エラー要因を分析される解析回路を示す図で
ある。

【図３６】伝送回路トポロジがいもづる型の場合のエラ
ー要因の分析項目を示す図である。

【図３７】図３５及び図３６の場合の改善案ファイルを
説明する図である。

【符号の説明】

１００ コンピュータシステム １０１ 本体部 １０２ ディスプレイ １０３ キーボード １０４ マウス ２０１ ＣＰＵ ２０２ メモリ部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 亮二 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 登坂 正喜 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 徳田 和彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 米田 二朗 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 須和田 誠 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 小泉 健夫 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5B046 AA08 BA03 JA04 5F064 BB27 BB28 CC22 DD14 DD25 EE03 EE08 EE09 EE46 EE47 HH02 HH09 HH11 HH13 HH17 HH18

Claims (6)

【特許請求の範囲】
1. 【請求項１】 対象となる回路のうち、少なくとも１つ
   のネット分の入力回路情報に基いて、計算式によりノイ
   ズが最小となると考えられる推奨回路情報を算出する推
   奨回路情報算出ステップと、 該入力回路情報と該推奨回路情報とを比較し、異なる部
   分の推奨回路情報をノイズ対策として決定するノイズ対
   策決定ステップとを含むことを特徴とする、ノイズ対策
   決定方法。
2. 【請求項２】 前記ノイズ対策の決定後に、前記入力回
   路情報のシミュレーションモデルを作成する回路モデル
   作成ステップと、 該シミュレーションモデルを用いて回路シミュレーショ
   ンを行い、前記回路の配線を伝播する信号波形を算出し
   て信号波形に許容範囲を超えるノイズが存在するか否か
   をチェックするシミュレーション・チェックステップ
   と、 ノイズチェックの結果存在するノイズを分類して、決定
   されたノイズ対策をノイズに関係する部分のみに絞り込
   むノイズ対策絞り込みステップとを更に含むことを特徴
   とする、請求項１記載のノイズ対策決定方法。
3. 【請求項３】 解析される解析回路に対するノイズ対策
   決定方法であって、 該解析回路と伝送回路トポロジの特徴との比較に基いて
   該解析回路の良否を判定し、回路良否判定結果に応じて
   該解析回路を伝送回路トポロジの基本型に近づけるため
   の改善案を出力する回路良否判定・出力ステップを含む
   ことを特徴とする、ノイズ対策決定方法。
4. 【請求項４】 対象となる回路のうち、少なくとも１つ
   のネット分の入力回路情報に基いて、計算式によりノイ
   ズが最小となると考えられる推奨回路情報を算出する推
   奨回路情報算出手段と、 該入力回路情報と該推奨回路情報とを比較し、異なる部
   分の推奨回路情報をノイズ対策として決定するノイズ対
   策決定手段とを備えたことを特徴とする、ノイズ対策決
   定装置。
5. 【請求項５】 コンピュータにノイズ対策を決定させる
   プログラムを格納したコンピュータ読み取り可能な記憶
   媒体であって、 コンピュータに、対象となる回路のうち、少なくとも１
   つのネット分の入力回路情報に基いて、計算式によりノ
   イズが最小となると考えられる推奨回路情報を算出させ
   る推奨回路情報算出手順と、 コンピュータに、該入力回路情報と該推奨回路情報とを
   比較し、異なる部分の推奨回路情報をノイズ対策として
   決定させるノイズ対策決定手順とを行わせることを特徴
   とする、記憶媒体。
6. 【請求項６】 コンピュータにノイズ対策を決定させる
   コンピュータプログラムであって、 コンピュータに、対象となる回路のうち、少なくとも１
   つのネット分の入力回路情報に基いて、計算式によりノ
   イズが最小となると考えられる推奨回路情報を算出させ
   る推奨回路情報算出手順と、 コンピュータに、該入力回路情報と該推奨回路情報とを
   比較し、異なる部分の推奨回路情報をノイズ対策として
   決定させるノイズ対策決定手順とを行わせることを特徴
   とする、コンピュータプログラム。