JP2848097B2 - 配置設計方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＳＩ，プリント板等
のブロックを配置する配置設計方式に関する。

【０００２】

【従来の技術】従来の配置設計方式は、配置処理時に得
られる情報、即ち、仮想配線長の緩和や結線要求のヒス
トグラムの値に着目して、配置の評価を行った後で、概
略および詳細配線を行い、未配本数や遅延違反をチェッ
クし、不可の場合には、配置処理に戻って、再度、レイ
アウトを行っていた。（参照文献：「論理装置のＣＡ
Ｄ」，情報処理学会，昭和５６年３月２０日発行）

【発明が解決しようとする課題】上述した従来の配置設
計方式は、配置設計が終了した後で、概略配線および詳
細配線へと進むために、詳細配線後にはじめて正確な線
長及び正確な遅延情報即ち配置の良否が判明する。従っ
て、設計者は、それを見て再度配置設計に戻り、パラメ
ータの変更や特定ブロックの配置位置指定等を行って、
再度の配置および配線処理をくり返し、結果を確認する
という事を行う必要があるが、近年の設計規模の増大に
従って、詳細配線に要する処理時間も増大しており、最
終的な線長及び遅延情報を得るまでのＴＡＴの増大、か
つマシンリソースの増大を招くという欠点を有してい
る。

【０００３】

【課題を解決するための手段】本発明の配置設計方式
は、ＬＳＩ，プリント板等の配置単位となるブロックを
配置する配置設計方式において、論理接続情報，下地情
報，ブロック情報等を入力する情報入力手段と、入力し
た情報に基いて配置を行う配置手段と、この配置結果に
基いて概略配線を行う概略配線手段と、この概略配線結
果に基いて各ネットの線長を計算する線長計算手段と、
計算した線長をもとに遅延計算を行う遅延計算手段と、
これらの線長計算及び遅延計算の結果を制限線長値及び
制限遅延値に比較して違反しているネット及びパス並び
にそれらを構成するブロックの情報を出力する違反情報
出力手段と、違反ネット及びパスに対してマンハッタン
長を計算するマンハッタン長計算手段と、違反している
ネット及びパスに対するマンハッタン長による線長計
算，遅延計算の結果で制限線長値，制限遅延値を違反す
るネット及びパス並びにそれらを構成するブロックの情
報を出力するマンハッタン長による違反情報出力手段
と、マンハッタン長による違反のネット及びパスを構成
するブロックを改良する配置改良手段と、マンハッタン
長による違反情報が出力されなかったネットに対してそ
のマンハッタン配線パターンを概略経路としてそれを変
更されないように固定する概略経路固定手段と、上記以
外のネットに対して概略経路を改良する概略経路改良手
段と、上述の各手段を制御する制御手段とを有して構成
されている。

【０００４】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の配置設計方式の一実施例
を示すブロック図である。図１に示すように、本実施例
では、いくつかの処理手順が制御手段１によってコント
ロールされている。

【０００５】まず、情報入力手段２により、論理接続情
報等２１が入力され、配置手段３により、全ブロックが
配置され、概略配線手段４により、論理接続情報に従っ
て概略経路が生成される。その結果は、各々配線結果２
及び概略配線結果２３としてテーブル等に保存される。

【０００６】図２は、論理接続の一例を示す図である。
また、図３は、図２の論理接続に対する概略配線結果の
一例を示す図である。

【０００７】図３に示すように、ブロックａ，〜ｆが各
々配置位置（２，１），〜（４，２）の間に配置され、
概略配線が行われている。この概略配線は、詳細配線ほ
どに正確な配線経路を示してはいないが、マンハッタン
長に比べると、はるかに実際の配線経路に近く、線長見
積りの上ではるかに精度の高い結果を得る事ができる。

【０００８】さらに、概略配線処理は、詳細配線処理に
比べて、処理時間が大幅に短くて済むという特徴もあ
る。従って、概略配線処理結果で配置の評価を行うこと
は、ＴＡＴの短縮の上で非常に効果があると言える。

【０００９】次に、線長計算手段５により、概略配線結
果の線長が計算され、その結果は、線長計算結果２４と
してテーブル等に保存される。これらは、違反情報出力
手段７により、各ネット毎に予め指定されている制限線
長と比較され、違反しているネットについては、そのネ
ット名，構成ブロック名等の情報を違反情報２６として
出力する。

【００１０】図４は、概略配線後の違反情報の一例を示
す図である。図４に示すように、線長違反については、
ブロックａからブロックｃに向かうネットｎが線長の違
反を起こしており、その制限値は、“１”であることが
わかる。図３の概略配線結果から、ネットｎの線長は、
（２，２），〜（３，２），〜（３，１）の経路である
ので、線長が“２”であることがわかる。

【００１１】さらに、遅延計算手段６により、線長計算
結果２４を入力し、遅延計算を行う。その結果は、遅延
計算結果２５として、テーブル等に保存される。ここで
は、全パスに対する遅延計算処理が行われる。その後
に、違反情報出力手段７によって、遅延計算結果２５に
保存されている全パスの遅延値が遅延制限値と比較さ
れ、制限値を満たしていないパス情報が、それを構成す
るブロック名，ネット名と共に違反情報２６として出力
される。

【００１２】図４には、遅延値の制限値も含まれてい
る。ブロックｂからブロックｄ及びブロックｆに至るパ
スＰ（ここではネット）が遅延値違反として出力されて
いる。図３の例では、パスＰの線長は、全部で“５”で
あり（（２，１），〜（４，１）及び（２，１），〜
（２，２），〜（４，２））の遅延値は、“５α”とな
り、制限値の“３α”を満たしていない。

【００１３】これらの違反情報２ｂは、すべて混雑度を
考慮した概略配線結果２３に従って求めた線長及び遅延
値が違反していたわけであるが、この概略配線経路の中
には、配置結果が遠く離れていたために、線長及び遅延
値が制限を違反していた場合と、最短距離であるマンハ
ッタン長では、線長及び遅延値が制限内に収まっている
けれども、混雑度を考慮したために、概略配線経路の線
長および遅延値が制限を違反していた場合とが存在す
る。

【００１４】従って、マンハッタン長計算手段８によ
り、違反情報２６内のネット又はパスのマンハッタン長
を計算し、さらに、その線長に従って違反パスだけの遅
延値を遅延計算手段６により計算する。これらの結果
は、マンハッタン長計算結果２７及び遅延計算結果２５
としてテーブル等に保存される。

【００１５】その結果、マンハンッタン長による線長，
遅延値が制限内であった場合には、マンハッタン長によ
る概略経路を採用し、概略経路固定手段１１により、上
記経路を固定する。既に求まっている違反のない概略経
路に対しては、上記の概略経路固定手段１１によって生
じた混雑度の変化を吸収するために、概略経路改良手段
１２により、混雑度を緩和する方向で概略経路を改良す
る。

【００１６】一方、マンハッタン長による線長，遅延値
が制限値を既に超えていた場合には、違反情報２６内か
らどのネット又はパスにつながるブロックを再配置する
かを判定し、配置改良手段１０によって、該ブロック及
びその周囲の配置結果をクリアし、ネット及びパスを構
成するネット群に重みを与える方法で、線長及び遅延値
の違反がなくなるように、上記ブロックを再配置する。
この結果は、再配置結果２８としてテーブルに保存さ
れ、前述した概略配線手段以降の処理が再度くり返され
る。

【００１７】再び、図４を参照すると、線長違反であっ
たネットｎについてのマンハッタン長は、ブロックａ及
びブロックｃの位置関係より、やはり“２”であり、制
限値“１”を満たしていない。

【００１８】一方、パスＰについてのマンハッタン長
は、（２，１），〜（４，１），〜（４，２）と計算す
ることにより、“３”と求まり、これに対する遅延値
は、“３α”であり、制限値“３α”を満たすことがで
きる。従って、この場合には、パスＰについての概略経
路は、（２，１），〜（４，１），〜（４，２）に変更
して固定される。

【００１９】図５は、概略経路改良手段１２による改良
後の概略配線結果の一例を示す図である。そこで、概略
配線結果の混雑度を考慮し、ブロックｃから外部端子ま
でのネットの概略経路が、概略経路改良手段１２によ
り、図５に示すように、改良され、（３，１），〜
（４，１），〜（４，２），〜（５，２）から（３，
１），〜（３，２），〜（５，２）に変更される。

【００２０】図６は、配置改良手段１０による再配置結
果の一例を示す図である。ネットｎについては、マンハ
ッタン長でも、やはり制限値を満たしていなかったため
に、配置改良手段１０により、図６に示すように、関連
ブロックの配置位置改良を行う。ここでは、ブロックｃ
とブロックｅとが交換された例を示している。交換後
は、ネットｎについてのマンハッタン長は、“１”とな
り、（（２，２），〜（３，２））で制限値を満たして
いることになる。この配置結果に従って再度概略配線を
行い、線長及び遅延値について、違反がないかどうかが
チェックされる。今回は、いずれの違反も修正されてい
るために、処理を終了する。

【００２１】

【発明の効果】以上説明したように、本発明の配線設計
方式は、概略配線結果情報に基いて、線長及びて遅延値
を評価し、その結果が制限値に対して違反していた場合
には、マンハッタン長による経路を求め、この経路に従
って、再度、線長及び遅延値を計算し、マンハッタン長
による線長，遅延値に違反がなければ、その経路を概略
経路として固定して、固定された概略経路以外を混雑度
を考慮して改良し、また、マンハッタン長による線長，
遅延値にも違反があれば、違反ネット及びパスを構成す
るネットのブロックを配置改良することにより、詳細配
線結果に従った配置修正を不要とし、かつ最初の配置結
果を生かした従来よりはるかに短いＴＡＴで最適配置を
得ることができるという効果を有している。

【図面の簡単な説明】

【図１】本発明の配置設計方式の一実施例を示すブロッ
ク図である。

【図２】論理接続の一例を示す図である。

【図３】図２の論理接続に対する概略配線結果の一例を
示す図である。

【図４】概略配線後の違反情報の一例を示す図である。

【図５】概略経路改良手段１２による改良後の概略配線
結果の一例を示す図である。

【図６】配置改良手段１０による再配置結果の一例を示
す図である。

【符号の説明】

１ 制御手段 ２ 情報入力手段 ３ 配置手段 ４ 概略配線手段 ５ 線長計算手段 ６ 遅延計算手段 ７ 違反情報出力手段 ８ マンハッタン長計算手段 ９ マンハッタン長による違反情報出力手段 １０ 配置改良手段 １１ 概略経路固定手段 １２ 概略経路改良手段

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 ＬＳＩ，プリント板等の配置単位となる
   ブロックを配置する配置設計方式において、 論理接続情報，下地情報，ブロック情報等を入力する情
   報入力手段と、入力した情報に基いて配置を行う配置手
   段と、この配置結果に基いて概略配線を行う概略配線手
   段と、この概略配線結果に基いて各ネットの線長を計算
   する線長計算手段と、計算した線長をもとに遅延計算を
   行う遅延計算手段と、これらの線長計算及び遅延計算の
   結果を制限線長値及び制限遅延値に比較して違反してい
   るネット及びパス並びにそれらを構成するブロックの情
   報を出力する違反情報出力手段と、違反ネット及びパス
   に対してマンハッタン長を計算するマンハッタン長計算
   手段と、違反しているネット及びパスに対するマンハッ
   タン長による線長計算，遅延計算の結果で制限線長値，
   制限遅延値を違反するネット及びパス並びにそれらを構
   成するブロックの情報を出力するマンハッタン長による
   違反情報出力手段と、マンハッタン長による違反のネッ
   ト及びパスを構成するブロックを改良する配置改良手段
   と、マンハッタン長による違反情報が出力されなかった
   ネットに対してそのマンハッタン配線パターンを概略経
   路としてそれを変更されないように固定する概略経路固
   定手段と、上記以外のネットに対して概略経路を改良す
   る概略経路改良手段と、上述の各手段を制御する制御手
   段とを有することを特徴とする配置設計方式。