JPH04307672A - 概略配線処理方式 - Google Patents
概略配線処理方式Info
- Publication number
- JPH04307672A JPH04307672A JP3097939A JP9793991A JPH04307672A JP H04307672 A JPH04307672 A JP H04307672A JP 3097939 A JP3097939 A JP 3097939A JP 9793991 A JP9793991 A JP 9793991A JP H04307672 A JPH04307672 A JP H04307672A
- Authority
- JP
- Japan
- Prior art keywords
- path length
- net
- wiring
- path
- limit value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 claims description 9
- 230000003068 static effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＣＡＤに関し、特に、Ｌ
ＳＩ，プリント板等の概略配線経路を求める概略配線処
理方式に関する。
ＳＩ，プリント板等の概略配線経路を求める概略配線処
理方式に関する。
【０００２】
【従来の技術】概略配線処理方式は詳細配線の局所的な
集中を抑えて収容性を高めるために各ネットのおおよそ
の配線経路を決定することを目的としており、最短経路
による初期概略経路を求めた後に、大域的に配線の混雑
度を平準化するために概略配線経路の改良を行なう手法
が一般的である。ところで、概略配線経路の改良を行な
う際、最短経路を維持したままでは混雑度を緩和しきれ
ない場合は予め与えられている迂回長制限値の範囲内で
概略配線経路の迂回を許すが、従来の概略配線処理方式
では概略配線経路の迂回長制限値をネットによらず一律
に与えていた。
集中を抑えて収容性を高めるために各ネットのおおよそ
の配線経路を決定することを目的としており、最短経路
による初期概略経路を求めた後に、大域的に配線の混雑
度を平準化するために概略配線経路の改良を行なう手法
が一般的である。ところで、概略配線経路の改良を行な
う際、最短経路を維持したままでは混雑度を緩和しきれ
ない場合は予め与えられている迂回長制限値の範囲内で
概略配線経路の迂回を許すが、従来の概略配線処理方式
では概略配線経路の迂回長制限値をネットによらず一律
に与えていた。
【０００３】
【発明が解決しようとする課題】上述した従来の概略配
線処理方式は、配線経路の迂回長制限値をネットによら
ず一律に与えており、概略配線経路の改良時に遅延制約
を考慮していないため、遅延制約の厳しい高速なＬＳＩ
等では詳細配線結果での最終的な遅延検証時に遅延違反
が発生する可能性があるという問題点があった。尚、配
置段階で満たされている遅延制約に対して、迂回長を制
限することで上記遅延の問題を解決しようとする場合に
もその迂回長をいくつまで許せばよいのかが明確でない
ため、迂回長制限値を厳しくすれば遅延制約は満たされ
るが、配線の混雑度の平準化が十分に行なわれず配線の
収容性が悪くなり、詳細配線時に未配線が発生する可能
性がある。また、逆に迂回長制限値を緩くすれば配線の
収容性は向上するが、クリティカルなパスが迂回してし
まい、遅延違反を起こす可能性がある。
線処理方式は、配線経路の迂回長制限値をネットによら
ず一律に与えており、概略配線経路の改良時に遅延制約
を考慮していないため、遅延制約の厳しい高速なＬＳＩ
等では詳細配線結果での最終的な遅延検証時に遅延違反
が発生する可能性があるという問題点があった。尚、配
置段階で満たされている遅延制約に対して、迂回長を制
限することで上記遅延の問題を解決しようとする場合に
もその迂回長をいくつまで許せばよいのかが明確でない
ため、迂回長制限値を厳しくすれば遅延制約は満たされ
るが、配線の混雑度の平準化が十分に行なわれず配線の
収容性が悪くなり、詳細配線時に未配線が発生する可能
性がある。また、逆に迂回長制限値を緩くすれば配線の
収容性は向上するが、クリティカルなパスが迂回してし
まい、遅延違反を起こす可能性がある。
【０００４】本発明の目的は配線収容性が高く、且つ遅
延制約を満足する概略配線経路を求めることができる概
略配線処理方式を提供することにある。
延制約を満足する概略配線経路を求めることができる概
略配線処理方式を提供することにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため、各ネットの理想配線長による初期概略配線経
路を求める初期概略配線手段と、該初期概略配線手段が
求めた初期概略配線経路に基づいて各パスのパス長を求
めるパス長算出手段と、前記各パスの遅延制約値と、ブ
ロックの遅延値と、配線の単位長当たりの遅延値とに基
づいて、前記各パスのパス長制限値を求めるパス長制限
値算出手段と、前記パス長算出手段が算出した前記各パ
スのパス長と前記パス長制限値算出手段が算出した各パ
ス長制限値とに基づいて前記各パス対応のパス長余裕度
を求めるパス長余裕度算出手段と、前記各ネットそれぞ
れについて、それが属するパスのパス長余裕度の中の最
小値をそのネット迂回長制限値とするネット迂回長制限
値算出手段と、該ネット迂回長制限値算出手段によって
求められたネット迂回長制限値を守って大域的に配線の
混雑度を平準化するようにネットの概略配線経路を改良
する改良概略配線手段と、該改良概略配線手段で概略配
線経路が改良されたネットの改良前の概略配線経路の経
路長と改良後の概略配線経路の経路長との差分に基づい
て前記概略配線経路が改良されたネットを含むパスのパ
ス長余裕度を更新するパス長余裕度更新手段とを含み、
該パス長余裕度更新手段は前記改良概略配線手段がネッ
ト対応の概略配線経路を１個改良する毎にパス長余裕度
を更新し、前記ネット迂回長制限値算出手段はパス長余
裕度が更新される毎にネット迂回長制限値を更新する。
するため、各ネットの理想配線長による初期概略配線経
路を求める初期概略配線手段と、該初期概略配線手段が
求めた初期概略配線経路に基づいて各パスのパス長を求
めるパス長算出手段と、前記各パスの遅延制約値と、ブ
ロックの遅延値と、配線の単位長当たりの遅延値とに基
づいて、前記各パスのパス長制限値を求めるパス長制限
値算出手段と、前記パス長算出手段が算出した前記各パ
スのパス長と前記パス長制限値算出手段が算出した各パ
ス長制限値とに基づいて前記各パス対応のパス長余裕度
を求めるパス長余裕度算出手段と、前記各ネットそれぞ
れについて、それが属するパスのパス長余裕度の中の最
小値をそのネット迂回長制限値とするネット迂回長制限
値算出手段と、該ネット迂回長制限値算出手段によって
求められたネット迂回長制限値を守って大域的に配線の
混雑度を平準化するようにネットの概略配線経路を改良
する改良概略配線手段と、該改良概略配線手段で概略配
線経路が改良されたネットの改良前の概略配線経路の経
路長と改良後の概略配線経路の経路長との差分に基づい
て前記概略配線経路が改良されたネットを含むパスのパ
ス長余裕度を更新するパス長余裕度更新手段とを含み、
該パス長余裕度更新手段は前記改良概略配線手段がネッ
ト対応の概略配線経路を１個改良する毎にパス長余裕度
を更新し、前記ネット迂回長制限値算出手段はパス長余
裕度が更新される毎にネット迂回長制限値を更新する。
【０００６】
【作用】初期概略配線手段が各ネットの理想長配線によ
る初期概略配線経路をスタイナーツリー等により求め、
パス長算出手段が初期概略配線手段が求めた初期概略配
線経路に基づいて各パスのパス長を求め、パス長制限値
算出手段が各パスの遅延制約値とブロックの遅延値と配
線の単位長当たりの遅延値とに基づいて各パスのパス長
制限値を求める。パス長余裕度算出手段は例えば、パス
長算出手段が求めた各パスのパス長とパス長制限値算出
手段が算出した各パスのパス長制限値との差を求めるこ
とにより各パス対応のパス長余裕度を求める。ネット迂
回長制限値算出手段は各ネットそれぞれについて、それ
が属するパスのパス長余裕度の中の最小値をそのネット
のネット迂回長制限値とする。改良概略配線手段はネッ
ト迂回長制限値算出手段が求めたネット迂回長制限値を
守って大域的に配線の混雑度を平準化するようにネット
の概略配線経路を改良する。改良概略配線手段によりネ
ット対応の概略配線経路が１個改良される毎にパス長余
裕度更新手段は改良前の概略配線経路の経路長と改良後
の概略配線経路の経路長との差分に基づいて概略配線経
路が改良されたネットを含むパスのパス長余裕度を更新
する。パス長余裕度が更新されると、ネット迂回長制限
値算出手段は更新後のパス長余裕度に基づいて新たなネ
ット迂回長制限値を求め、改良概略配線手段は新たなネ
ット長制限値を守って配線経路の改良を行なう。
る初期概略配線経路をスタイナーツリー等により求め、
パス長算出手段が初期概略配線手段が求めた初期概略配
線経路に基づいて各パスのパス長を求め、パス長制限値
算出手段が各パスの遅延制約値とブロックの遅延値と配
線の単位長当たりの遅延値とに基づいて各パスのパス長
制限値を求める。パス長余裕度算出手段は例えば、パス
長算出手段が求めた各パスのパス長とパス長制限値算出
手段が算出した各パスのパス長制限値との差を求めるこ
とにより各パス対応のパス長余裕度を求める。ネット迂
回長制限値算出手段は各ネットそれぞれについて、それ
が属するパスのパス長余裕度の中の最小値をそのネット
のネット迂回長制限値とする。改良概略配線手段はネッ
ト迂回長制限値算出手段が求めたネット迂回長制限値を
守って大域的に配線の混雑度を平準化するようにネット
の概略配線経路を改良する。改良概略配線手段によりネ
ット対応の概略配線経路が１個改良される毎にパス長余
裕度更新手段は改良前の概略配線経路の経路長と改良後
の概略配線経路の経路長との差分に基づいて概略配線経
路が改良されたネットを含むパスのパス長余裕度を更新
する。パス長余裕度が更新されると、ネット迂回長制限
値算出手段は更新後のパス長余裕度に基づいて新たなネ
ット迂回長制限値を求め、改良概略配線手段は新たなネ
ット長制限値を守って配線経路の改良を行なう。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【０００８】図１は本発明の実施例のブロック図であり
、入力手段１０２と、初期概略配線手段１０３と、パス
長算出手段１０４と、パス長制限値算出手段１０５と、
パス長余裕度算出手段１０６と、ネット迂回長制限値算
出手段１０７と、改良概略配線手段１０８と、パス長余
裕度更新手段１０９と、出力手段１１０と、上記各手段
１０２〜１１０を制御する制御手段１０１と、静的情報
格納手段１１１と、パス長余裕度格納手段１１２と、概
略配線経路格納手段１１３とから構成されている。
、入力手段１０２と、初期概略配線手段１０３と、パス
長算出手段１０４と、パス長制限値算出手段１０５と、
パス長余裕度算出手段１０６と、ネット迂回長制限値算
出手段１０７と、改良概略配線手段１０８と、パス長余
裕度更新手段１０９と、出力手段１１０と、上記各手段
１０２〜１１０を制御する制御手段１０１と、静的情報
格納手段１１１と、パス長余裕度格納手段１１２と、概
略配線経路格納手段１１３とから構成されている。
【０００９】先ず、制御手段１０１は入力手段１０２を
起動し、外部に設けられている図示を省略したファイル
等から論理接続情報，パスの遅延制約値，ブロックの配
置情報，下地やブロックの物理情報，ブロックの遅延値
，配線の単位長当たりの遅延値等を静的情報として静的
情報格納手段１１１に格納させる。
起動し、外部に設けられている図示を省略したファイル
等から論理接続情報，パスの遅延制約値，ブロックの配
置情報，下地やブロックの物理情報，ブロックの遅延値
，配線の単位長当たりの遅延値等を静的情報として静的
情報格納手段１１１に格納させる。
【００１０】その後、制御手段１０１は初期概略配線手
段１０３を起動する。これにより、初期概略配線手段１
０３は静的情報格納手段１１１に格納されている静的情
報を参照してブロックの配置を行ない、ブロックの配置
結果からネット内の各端子の位置を求め、更にスタイナ
ーツリー等を用いて各ネットの理想配線長による初期概
略配線経路を求める。この初期概略配線経路は概略配線
経路格納手段１１３に格納される。
段１０３を起動する。これにより、初期概略配線手段１
０３は静的情報格納手段１１１に格納されている静的情
報を参照してブロックの配置を行ない、ブロックの配置
結果からネット内の各端子の位置を求め、更にスタイナ
ーツリー等を用いて各ネットの理想配線長による初期概
略配線経路を求める。この初期概略配線経路は概略配線
経路格納手段１１３に格納される。
【００１１】今、例えば、静的情報格納手段１１１に格
納されている静的情報が図２に示すようなブロック２０
１〜２０７，ネット２０８〜２１２で構成されるような
論理接続関係を示し、それらがパス（フリップフロップ
からフリップフロップまでの信号の流れる経路）２１３
，２１４を構成しているとすると、初期概略配線手段１
０３は図３に示すような初期概略配線経路を求めること
になる。尚、図３に於いて概略配線経路２１５〜２１９
はそれぞれ図２のネット２０８〜２１２に対応するもの
である。
納されている静的情報が図２に示すようなブロック２０
１〜２０７，ネット２０８〜２１２で構成されるような
論理接続関係を示し、それらがパス（フリップフロップ
からフリップフロップまでの信号の流れる経路）２１３
，２１４を構成しているとすると、初期概略配線手段１
０３は図３に示すような初期概略配線経路を求めること
になる。尚、図３に於いて概略配線経路２１５〜２１９
はそれぞれ図２のネット２０８〜２１２に対応するもの
である。
【００１２】図３では説明の対象となるブロック２０１
〜２０７，ネット２０８〜２１２対応の概略配線経路２
１５〜２１９しか示していないが、実際には図示されて
いない他のネット対応の概略配線経路も存在している。 今、例えば、他のネット対応の概略配線経路により図３
の斜線で示した領域Ａが配線混雑領域になっており、領
域Ａを迂回しなければ配線を収容できなくなったとする
。
〜２０７，ネット２０８〜２１２対応の概略配線経路２
１５〜２１９しか示していないが、実際には図示されて
いない他のネット対応の概略配線経路も存在している。 今、例えば、他のネット対応の概略配線経路により図３
の斜線で示した領域Ａが配線混雑領域になっており、領
域Ａを迂回しなければ配線を収容できなくなったとする
。
【００１３】従来の概略配線処理方式では、混雑度を平
準化することのみを目的としてネットの概略配線経路を
迂回させる。その結果、図４に示すような、概略配線経
路２１９を迂回させた概略配線経路２２０を得ることに
なるが、ネット２１２対応の概略配線経路２２０を構成
要素とするパス２１４の遅延時間に余裕がない場合は詳
細配線後に遅延違反を起こしてしまう。
準化することのみを目的としてネットの概略配線経路を
迂回させる。その結果、図４に示すような、概略配線経
路２１９を迂回させた概略配線経路２２０を得ることに
なるが、ネット２１２対応の概略配線経路２２０を構成
要素とするパス２１４の遅延時間に余裕がない場合は詳
細配線後に遅延違反を起こしてしまう。
【００１４】本実施例ではこのようなことを防ぐため、
初期概略配線経路決定後に、以下の処理を行なう。
初期概略配線経路決定後に、以下の処理を行なう。
【００１５】制御手段１０１は初期概略配線経路が決定
されると、パス長算出手段１０４を起動する。これによ
り、パス長算出手段１０４は概略配線経路格納手段１１
３に格納されている初期概略配線経路に基づいて各パス
２１３，２１４のパス長を算出する。
されると、パス長算出手段１０４を起動する。これによ
り、パス長算出手段１０４は概略配線経路格納手段１１
３に格納されている初期概略配線経路に基づいて各パス
２１３，２１４のパス長を算出する。
【００１６】パス長算出手段１０４でパス２１３，２１
４のパス長が求められると、制御手段１０１はパス長制
限値算出手段１０５を起動する。
４のパス長が求められると、制御手段１０１はパス長制
限値算出手段１０５を起動する。
【００１７】これにより、パス長制限値算出手段１０５
は静的情報格納手段１１１に格納されている論理接続情
報，パスの遅延制約値，ブロックの遅延値，配線の単位
長当たりの遅延値を用いてパス２１３，２１４のパス長
制限値を求める。即ち、パスの遅延制約値をｔ１、ブロ
ックの遅延値をｔ２、配線の単位長当たりの遅延値をｔ
３、パスに含まれるブロック数をｎとすると、パス長制
限値＝（ｔ１−ｔ２・ｎ）÷ｔ３となる。
は静的情報格納手段１１１に格納されている論理接続情
報，パスの遅延制約値，ブロックの遅延値，配線の単位
長当たりの遅延値を用いてパス２１３，２１４のパス長
制限値を求める。即ち、パスの遅延制約値をｔ１、ブロ
ックの遅延値をｔ２、配線の単位長当たりの遅延値をｔ
３、パスに含まれるブロック数をｎとすると、パス長制
限値＝（ｔ１−ｔ２・ｎ）÷ｔ３となる。
【００１８】その後、制御手段１０１はパス長余裕度算
出手段１０６を起動する。これにより、パス長余裕度算
出手段１０６はパス長制限値算出手段１０５が求めたパ
ス２１３，２１４のパス長制限値と、パス長算出手段１
０４が算出したパス２１３，２１４のパス長との差を求
め、それらをパス２１３，２１４に対するパス長余裕度
としてパス長余裕度格納手段１１２に格納する。
出手段１０６を起動する。これにより、パス長余裕度算
出手段１０６はパス長制限値算出手段１０５が求めたパ
ス２１３，２１４のパス長制限値と、パス長算出手段１
０４が算出したパス２１３，２１４のパス長との差を求
め、それらをパス２１３，２１４に対するパス長余裕度
としてパス長余裕度格納手段１１２に格納する。
【００１９】次に制御手段１０１はネット迂回長制限値
算出手段１０７を起動する。これにより、ネット迂回長
制限値算出手段１０７はパス２１３，２１４を構成する
各ネット２０８〜２１２のそれぞれについて、それが属
するパスのパス長余裕度の内の最小のものをネット迂回
長制限値とする。例えば、ネット２０８，２０９はパス
２１３，２１４の双方に属しているので、パス２１３，
２１４のパス長余裕度の内の小さな方がネット２０８，
２０９のネット迂回長制限値となり、ネット２１０はパ
ス２１３にしか属していないので、パス２１３のパス長
余裕度がネット２１０のネット迂回長制限値となり、ネ
ット２１１，２１２はパス２１４にしか属していないの
で、パス２１４のパス長余裕度がネット２１１，２１２
のネット迂回長制限値となる。
算出手段１０７を起動する。これにより、ネット迂回長
制限値算出手段１０７はパス２１３，２１４を構成する
各ネット２０８〜２１２のそれぞれについて、それが属
するパスのパス長余裕度の内の最小のものをネット迂回
長制限値とする。例えば、ネット２０８，２０９はパス
２１３，２１４の双方に属しているので、パス２１３，
２１４のパス長余裕度の内の小さな方がネット２０８，
２０９のネット迂回長制限値となり、ネット２１０はパ
ス２１３にしか属していないので、パス２１３のパス長
余裕度がネット２１０のネット迂回長制限値となり、ネ
ット２１１，２１２はパス２１４にしか属していないの
で、パス２１４のパス長余裕度がネット２１１，２１２
のネット迂回長制限値となる。
【００２０】ネット迂回長制限値算出手段１０７が各ネ
ット２０８〜２１２の迂回長制限値を求めると、制御手
段１０１は改良概略配線手段１０８を起動する。これに
より、改良概略配線手段１０８はネット迂回長制限値算
出手段１０７が求めた迂回長制限値を守って大域的に配
線の混雑度を平準化するように、ネット対応の概略配線
経路を改良する。ネット対応の概略配線経路を１個改良
すると、改良概略配線手段１０８は改良前の概略配線経
路の経路長と改良後の概略配線経路の経路長との差を求
め、更に、概略配線経路格納手段１１３に格納されてい
る改良前の概略配線経路を改良後の概略配線経路で置き
換える。
ット２０８〜２１２の迂回長制限値を求めると、制御手
段１０１は改良概略配線手段１０８を起動する。これに
より、改良概略配線手段１０８はネット迂回長制限値算
出手段１０７が求めた迂回長制限値を守って大域的に配
線の混雑度を平準化するように、ネット対応の概略配線
経路を改良する。ネット対応の概略配線経路を１個改良
すると、改良概略配線手段１０８は改良前の概略配線経
路の経路長と改良後の概略配線経路の経路長との差を求
め、更に、概略配線経路格納手段１１３に格納されてい
る改良前の概略配線経路を改良後の概略配線経路で置き
換える。
【００２１】その後、改良概略配線手段１０８は上記の
差と、改良したネットが属するパスを示す情報とを制御
手段１０１に送る。
差と、改良したネットが属するパスを示す情報とを制御
手段１０１に送る。
【００２２】制御手段１０１は改良概略配線手段１０８
から上記の差と、パスを示す情報とが送られてくると、
それらをパス長余裕度更新手段１０９に渡す。これによ
り、パス長余裕度更新手段１０９はパス長余裕度格納手
段１１２に格納されているパス長余裕度の内、上記情報
によって示されるパス対応のパス余裕度を、上記差だけ
減算し、その値を新たなパス長余裕度とする。
から上記の差と、パスを示す情報とが送られてくると、
それらをパス長余裕度更新手段１０９に渡す。これによ
り、パス長余裕度更新手段１０９はパス長余裕度格納手
段１１２に格納されているパス長余裕度の内、上記情報
によって示されるパス対応のパス余裕度を、上記差だけ
減算し、その値を新たなパス長余裕度とする。
【００２３】パス長余裕度更新手段１０９の処理が終了
すると、制御手段１０１はネット迂回長制限値算出手段
１０７を起動させる。
すると、制御手段１０１はネット迂回長制限値算出手段
１０７を起動させる。
【００２４】これにより、ネット迂回長制限値算出手段
１０７はパス長余裕度格納手段１１２に格納されている
更新後のパス長余裕度に基づいて新たなネット迂回長制
限値を算出する。
１０７はパス長余裕度格納手段１１２に格納されている
更新後のパス長余裕度に基づいて新たなネット迂回長制
限値を算出する。
【００２５】ネット迂回長制限値算出手段１０７の処理
が終了すると、制御手段１０１は改良概略配線手段１０
８を起動する。これにより、改良概略配線手段１０８は
新たなネット迂回長制限値を守って前述したと同様の動
作を行なう。そして、改良する必要のあるネットを全て
改良すると、その旨を制御手段１０１に通知する。
が終了すると、制御手段１０１は改良概略配線手段１０
８を起動する。これにより、改良概略配線手段１０８は
新たなネット迂回長制限値を守って前述したと同様の動
作を行なう。そして、改良する必要のあるネットを全て
改良すると、その旨を制御手段１０１に通知する。
【００２６】この終了通知を受けると、制御手段１０１
は出力手段１１０を起動する。これにより、出力手段１
１０は概略配線経路格納手段１１３に格納されている改
良後の概略配線結果を外部のファイル等に出力する。こ
の出力結果に基づいて詳細配線を行なえば、遅延制約を
満足する配線結果が得られる。
は出力手段１１０を起動する。これにより、出力手段１
１０は概略配線経路格納手段１１３に格納されている改
良後の概略配線結果を外部のファイル等に出力する。こ
の出力結果に基づいて詳細配線を行なえば、遅延制約を
満足する配線結果が得られる。
【００２７】今、例えば、パス長余裕度算出手段１０６
が求めたパス２１３のパス長余裕度は大きく、パス２１
４のパス長余裕度は小さいとすると、パス長余裕度が小
さく、迂回長の制限の厳しいパス２１４に属するネット
２０８，２０９，２１１，２１２はネット迂回長制限値
が小さく、改良概略配線手段１０８による改良の対象と
はならず、迂回は起こらない。これに対して、パス長余
裕度が大きく、迂回長の制限が緩いパス２１３にしか属
さないネット２１０は改良概略配線手段１０８による改
良の対象となって、図３に示したネット２１０対応の概
略配線経路２１７は図５に示すような配線混雑度を緩和
した概略配線経路２２１のように改良される。これが、
目的とする遅延制約を満足した配線混雑度の平準化され
た、言い換えれば配線収容性の高い、概略配線結果の例
である。
が求めたパス２１３のパス長余裕度は大きく、パス２１
４のパス長余裕度は小さいとすると、パス長余裕度が小
さく、迂回長の制限の厳しいパス２１４に属するネット
２０８，２０９，２１１，２１２はネット迂回長制限値
が小さく、改良概略配線手段１０８による改良の対象と
はならず、迂回は起こらない。これに対して、パス長余
裕度が大きく、迂回長の制限が緩いパス２１３にしか属
さないネット２１０は改良概略配線手段１０８による改
良の対象となって、図３に示したネット２１０対応の概
略配線経路２１７は図５に示すような配線混雑度を緩和
した概略配線経路２２１のように改良される。これが、
目的とする遅延制約を満足した配線混雑度の平準化され
た、言い換えれば配線収容性の高い、概略配線結果の例
である。
【００２８】
【発明の効果】以上説明したように、本発明は、初期概
略配線経路に基づいて求めた各パスのパス長と各パスの
遅延制約値，配線の単位長当たりの遅延値等に基づいて
求めた各パスのパス長制限値との差をパス長余裕度とし
、改良概略配線手段が概略配線の改良時に使用する各ネ
ットのネット迂回長制限値をそのネットが属するパスの
パス長余裕度に基づいて決定し、更に、改良概略配線手
段でネット対応の概略配線経路が１個改良される毎にパ
ス長余裕度，ネット迂回長制限値をダイナミックに更新
するものであるので、収容性が高く、且つ遅延制約を満
足させる概略配線経路を求めることができるという効果
がある。
略配線経路に基づいて求めた各パスのパス長と各パスの
遅延制約値，配線の単位長当たりの遅延値等に基づいて
求めた各パスのパス長制限値との差をパス長余裕度とし
、改良概略配線手段が概略配線の改良時に使用する各ネ
ットのネット迂回長制限値をそのネットが属するパスの
パス長余裕度に基づいて決定し、更に、改良概略配線手
段でネット対応の概略配線経路が１個改良される毎にパ
ス長余裕度，ネット迂回長制限値をダイナミックに更新
するものであるので、収容性が高く、且つ遅延制約を満
足させる概略配線経路を求めることができるという効果
がある。
【図１】本発明の実施例のブロック図である。
【図２】静的情報によって示される論理接続関係の一例
を示す図である。
を示す図である。
【図３】初期概略配線手段１０３によって配線された初
期概略配線経路の例を示す図である。
期概略配線経路の例を示す図である。
【図４】従来技術により改良を行なった時の概略配線経
路の例を示す図である。
路の例を示す図である。
【図５】改良概略配線手段１０８により改良を行なった
時の概略配線経路の例を示す図である。
時の概略配線経路の例を示す図である。
１０１…制御手段
１０２…入力手段
１０３…初期概略配線手段
１０４…パス長算出手段
１０５…パス長制限値算出手段
１０６…パス長余裕度算出手段
１０７…ネット迂回長制限値算出手段
１０８…改良概略配線手段
１０９…パス長余裕度更新手段
１１０…出力手段
１１１…静的情報格納手段
１１２…パス長余裕度格納手段
１１３…概略配線経路格納手段
２０１〜２０７…ブロック
２０８〜２１２…ネット
２１３，２１４…パス
２１５〜２１１…概略配線経路
Ａ…領域
Claims (3)
- 【請求項１】 各ネットの理想配線長による初期概略
配線経路を求める初期概略配線手段と、該初期概略配線
手段が求めた初期概略配線経路に基づいて各パスのパス
長を求めるパス長算出手段と、前記各パスの遅延制約値
と、ブロックの遅延値と、配線の単位長当たりの遅延値
とに基づいて、前記各パスのパス長制限値を求めるパス
長制限値算出手段と、前記パス長算出手段が算出した前
記各パスのパス長と前記パス長制限値算出手段が算出し
た各パス長制限値とに基づいて前記各パス対応のパス長
余裕度を求めるパス長余裕度算出手段と、前記各ネット
それぞれについて、それが属するパスのパス長余裕度の
中の最小値をそのネット迂回長制限値とするネット迂回
長制限値算出手段と、該ネット迂回長制限値算出手段に
よって求められたネット迂回長制限値を守って大域的に
配線の混雑度を平準化するようにネットの概略配線経路
を改良する改良概略配線手段と、該改良概略配線手段で
概略配線経路が改良されたネットの改良前の概略配線経
路の経路長と改良後の概略配線経路の経路長との差分に
基づいて前記概略配線経路が改良されたネットを含むパ
スのパス長余裕度を更新するパス長余裕度更新手段とを
含み、該パス長余裕度更新手段は前記改良概略配線手段
がネット対応の概略配線経路を１個改良する毎にパス長
余裕度を更新し、前記ネット迂回長制限値算出手段はパ
ス長余裕度が更新される毎にネット迂回長制限値を更新
することを特徴とする概略配線処理方式。 - 【請求項２】 前記パス長余裕度算出手段は前記パス
長算出手段が算出した前記各パスのパス長と前記パス長
制限値算出手段が算出した各パス長制限値との差を前記
各パス対応のパス長余裕度とすることを特徴とする請求
項１記載の概略配線処理方式。 - 【請求項３】 前記初期概略配線手段はスタイナーツ
リーを用いて前記各ネットの理想配線長による初期概略
配線経路を求めることを特徴とする請求項１記載の概略
配線処理方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3097939A JP2674353B2 (ja) | 1991-04-04 | 1991-04-04 | 概略配線処理方式 |
| US07/863,772 US5404312A (en) | 1991-04-04 | 1992-04-06 | Automatic designing system capable of designing a logic circuit as desired |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3097939A JP2674353B2 (ja) | 1991-04-04 | 1991-04-04 | 概略配線処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307672A true JPH04307672A (ja) | 1992-10-29 |
| JP2674353B2 JP2674353B2 (ja) | 1997-11-12 |
Family
ID=14205639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3097939A Expired - Lifetime JP2674353B2 (ja) | 1991-04-04 | 1991-04-04 | 概略配線処理方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5404312A (ja) |
| JP (1) | JP2674353B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06266803A (ja) * | 1993-03-15 | 1994-09-22 | Nec Corp | 配線変更マージン算出表示装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6363518B1 (en) * | 1993-11-04 | 2002-03-26 | Cadence Design Systems, Inc. | Automated positioning of relative instances along a given dimension |
| EP0862127B1 (en) * | 1994-01-19 | 2002-09-04 | Matsushita Electric Industrial Co., Ltd. | Method of designing semiconductor integrated circuit |
| US5764532A (en) * | 1995-07-05 | 1998-06-09 | International Business Machines Corporation | Automated method and system for designing an optimized integrated circuit |
| US6230304B1 (en) | 1997-12-24 | 2001-05-08 | Magma Design Automation, Inc. | Method of designing a constraint-driven integrated circuit layout |
| US6453446B1 (en) * | 1997-12-24 | 2002-09-17 | Magma Design Automation, Inc. | Timing closure methodology |
| WO2004034463A1 (ja) * | 2002-10-10 | 2004-04-22 | Fujitsu Limited | レイアウト方法及び装置並びにそのプログラム及び記録媒体 |
| US6969952B2 (en) * | 2003-08-01 | 2005-11-29 | Hewlett-Packard Development Company, L.P. | System and method for automatically routing power for an integrated circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2535976B2 (ja) * | 1987-11-17 | 1996-09-18 | 株式会社日立製作所 | 形態接続構成自動作成システム |
| JP2564344B2 (ja) * | 1987-12-23 | 1996-12-18 | 株式会社日立製作所 | 半導体集積回路の設計方式 |
| US5249134A (en) * | 1988-04-12 | 1993-09-28 | Matsushita Electric Industrial Co., Ltd. | Method of layout processing including layout data verification |
| US5231590A (en) * | 1989-10-13 | 1993-07-27 | Zilog, Inc. | Technique for modifying an integrated circuit layout |
| US5197015A (en) * | 1990-12-20 | 1993-03-23 | Vlsi Technology, Inc. | System and method for setting capacitive constraints on synthesized logic circuits |
| US5237514A (en) * | 1990-12-21 | 1993-08-17 | International Business Machines Corporation | Minimizing path delay in a machine by compensation of timing through selective placement and partitioning |
| US5249133A (en) * | 1991-04-10 | 1993-09-28 | Sun Microsystems, Inc. | Method for the hierarchical comparison of schematics and layouts of electronic components |
-
1991
- 1991-04-04 JP JP3097939A patent/JP2674353B2/ja not_active Expired - Lifetime
-
1992
- 1992-04-06 US US07/863,772 patent/US5404312A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06266803A (ja) * | 1993-03-15 | 1994-09-22 | Nec Corp | 配線変更マージン算出表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2674353B2 (ja) | 1997-11-12 |
| US5404312A (en) | 1995-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6122443A (en) | Wire length minimization apparatus and method | |
| JP2800527B2 (ja) | フロアプラン装置 | |
| JP2004295731A (ja) | バッチジョブ管理システム及びバッチジョブ管理プログラム | |
| JPH04307672A (ja) | 概略配線処理方式 | |
| US6480993B1 (en) | Accurate layout modeling for centerline-based detail routing | |
| JP3006824B2 (ja) | 配線設計方法および配線設計装置 | |
| JPH09223744A (ja) | Ｖｌｓｉチップへの回路の配置方法 | |
| KR20010024944A (ko) | 전자 소자 및 장치의 설계 및 제조 방법 | |
| JPH04251961A (ja) | Ｃａｄによる回路ブロックの配置設計方式 | |
| JP4268694B2 (ja) | 配線処理方法及び配線処理装置並びに配線処理プログラム用記録媒体 | |
| JP2848097B2 (ja) | 配置設計方式 | |
| JP2737490B2 (ja) | 論理回路最適化処理方法 | |
| JPH09330339A (ja) | 自動記述分割装置 | |
| JPH04320577A (ja) | 概略経路決定処理方式 | |
| JP2000150659A (ja) | 半導体集積回路装置のレイアウト設計方法 | |
| JP2619007B2 (ja) | 遅延時間解析装置 | |
| JPH04111170A (ja) | 回路基板レイアウト設計装置 | |
| JP3178910B2 (ja) | 配置設計装置 | |
| JPH0594497A (ja) | 配置処理方式 | |
| JPH05120377A (ja) | 概略経路決定処理方式 | |
| JPH1027194A (ja) | クロストークエラー抑制方式 | |
| JPH05334399A (ja) | 回路配置修正システム | |
| JPH0637182A (ja) | 集積回路の配置設計方式 | |
| JPH0262676A (ja) | 概略配線装置 | |
| JPH06334043A (ja) | 半導体装置のセル配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 14 |