JPH05120377A - 概略経路決定処理方式 - Google Patents
概略経路決定処理方式Info
- Publication number
- JPH05120377A JPH05120377A JP3275983A JP27598391A JPH05120377A JP H05120377 A JPH05120377 A JP H05120377A JP 3275983 A JP3275983 A JP 3275983A JP 27598391 A JP27598391 A JP 27598391A JP H05120377 A JPH05120377 A JP H05120377A
- Authority
- JP
- Japan
- Prior art keywords
- path
- rough
- route
- net
- outline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 概略経路の改良時に迂回制限パスのネットに
変更がない経路を決定する。 【構成】 情報入力手段２はブロックの配置情報，論理
接続情報を入力し、遅延解析手段３は入力したブロック
の配置情報，論理接続情報を基にネットの仮想配線長を
求め、このネットの仮想配線長から各パスの遅延時間を
算出する。次に、迂回制限パス抽出手段４は算出された
パスの遅延時間とそのパスの制約遅延時間との差が小さ
く、かつ迂回配線が不許可のパスを抽出する。そして、
特定ネット概略配線処理手段５は抽出された迂回制限パ
スのネットのみで概略配線を行うと共に、遅延解析手段
３で求めた仮想配線長と同長となるように概略経路を決
定し、かつこの概略経路が改良時に変更されないように
経路を固定する。また、一般ネット概略配線処理手段６
は抽出された迂回制限パスのネット以外の一般ネットに
ついて概略配線処理を行う。
変更がない経路を決定する。 【構成】 情報入力手段２はブロックの配置情報，論理
接続情報を入力し、遅延解析手段３は入力したブロック
の配置情報，論理接続情報を基にネットの仮想配線長を
求め、このネットの仮想配線長から各パスの遅延時間を
算出する。次に、迂回制限パス抽出手段４は算出された
パスの遅延時間とそのパスの制約遅延時間との差が小さ
く、かつ迂回配線が不許可のパスを抽出する。そして、
特定ネット概略配線処理手段５は抽出された迂回制限パ
スのネットのみで概略配線を行うと共に、遅延解析手段
３で求めた仮想配線長と同長となるように概略経路を決
定し、かつこの概略経路が改良時に変更されないように
経路を固定する。また、一般ネット概略配線処理手段６
は抽出された迂回制限パスのネット以外の一般ネットに
ついて概略配線処理を行う。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ，プリント配線基
板等における概略経路決定処理方式に関する。
板等における概略経路決定処理方式に関する。
【０００２】
【従来の技術】従来、この種の概略経路決定処理方式で
は、全ての接続関係（以下ネットという）において概略
経路を求めた後、この概略経路に混雑する部分がある場
合には、その混雑を緩和するように概略経路の改良を行
っていたが、改良時に変更対象となる概略経路は全ての
概略経路であった。
は、全ての接続関係（以下ネットという）において概略
経路を求めた後、この概略経路に混雑する部分がある場
合には、その混雑を緩和するように概略経路の改良を行
っていたが、改良時に変更対象となる概略経路は全ての
概略経路であった。
【０００３】
【発明が解決しようとする課題】上述した従来の概略経
路決定処理方式は、配線混雑の緩和の為に概略経路の改
良が行われ、混雑の度合いによっては迂回を余儀なくさ
れるため、配置後の仮想配線長（理想配線長）による遅
延解析結果では、遅延制約を満たしていたパスが改良操
作によって違反を起こしてしまう場合があるという欠点
がある。
路決定処理方式は、配線混雑の緩和の為に概略経路の改
良が行われ、混雑の度合いによっては迂回を余儀なくさ
れるため、配置後の仮想配線長（理想配線長）による遅
延解析結果では、遅延制約を満たしていたパスが改良操
作によって違反を起こしてしまう場合があるという欠点
がある。
【０００４】
【課題を解決するための手段】本発明は、ＬＳＩ，プリ
ント配線基板等における概略経路決定処理方式であっ
て、ブロックの配置情報，論理接続情報を入力する情報
入力手段と、入力した前記ブロックの配置情報，論理接
続情報を基にネットの仮想配線長を求め、このネットの
仮想配線長から各パスの遅延時間を算出する遅延解析手
段と、算出された前記パスの遅延時間とそのパスの制約
遅延時間との差が小さく、かつ迂回配線が不許可のパス
を抽出する迂回制限パス抽出手段と、抽出された迂回制
限パスのネットのみで概略配線を行うと共に、前記遅延
解析手段で求めた前記仮想配線長と同長となるように概
略経路を決定し、かつこの概略経路が改良時に変更され
ないように経路を固定する特定ネット概略配線処理手段
と、前記抽出された迂回制限パスのネット以外の一般ネ
ットについて概略配線処理を行う一般ネット概略配線処
理手段とを備えている。
ント配線基板等における概略経路決定処理方式であっ
て、ブロックの配置情報，論理接続情報を入力する情報
入力手段と、入力した前記ブロックの配置情報，論理接
続情報を基にネットの仮想配線長を求め、このネットの
仮想配線長から各パスの遅延時間を算出する遅延解析手
段と、算出された前記パスの遅延時間とそのパスの制約
遅延時間との差が小さく、かつ迂回配線が不許可のパス
を抽出する迂回制限パス抽出手段と、抽出された迂回制
限パスのネットのみで概略配線を行うと共に、前記遅延
解析手段で求めた前記仮想配線長と同長となるように概
略経路を決定し、かつこの概略経路が改良時に変更され
ないように経路を固定する特定ネット概略配線処理手段
と、前記抽出された迂回制限パスのネット以外の一般ネ
ットについて概略配線処理を行う一般ネット概略配線処
理手段とを備えている。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示す構成図であ
る。本発明の概略経路決定処理は幾つかの処理手順から
構成され、それらは制御手段１によって制御される。
る。本発明の概略経路決定処理は幾つかの処理手順から
構成され、それらは制御手段１によって制御される。
【０００７】まず、情報入力手段２によりブロック間の
論理接続情報７，ブロックの配置情報８を入力する。遅
延解析手段３は入力された論理接続情報７，配置情報８
に基いて仮想配線長を求め各パスの遅延時間を計算す
る。そして、迂回制限パス抽出手段４において、仮想配
線長いより計算された遅延時間とそのパスの制約遅延時
間との差が小さく、かつ迂回配線が許されないパスを抽
出し迂回制限パス情報９を生成する。
論理接続情報７，ブロックの配置情報８を入力する。遅
延解析手段３は入力された論理接続情報７，配置情報８
に基いて仮想配線長を求め各パスの遅延時間を計算す
る。そして、迂回制限パス抽出手段４において、仮想配
線長いより計算された遅延時間とそのパスの制約遅延時
間との差が小さく、かつ迂回配線が許されないパスを抽
出し迂回制限パス情報９を生成する。
【０００８】次に、この抽出された迂回制限パスのネッ
トのみを対象として、特定ネット概略配線処理手段５に
より概略配線処理を行い、遅延計算時に求めた仮想配線
長と同長となるように概略経路を設定し、その概略経路
が改良時に変更されないように経路を固定し概略経路情
報１０を作成する。
トのみを対象として、特定ネット概略配線処理手段５に
より概略配線処理を行い、遅延計算時に求めた仮想配線
長と同長となるように概略経路を設定し、その概略経路
が改良時に変更されないように経路を固定し概略経路情
報１０を作成する。
【０００９】更に、迂回制限パスのネット以外の一般ネ
ットについて、一般ネット概略配線処理手段６により概
略配線処理を行い概略経路情報１０を作成する。このと
き、経路の混雑を緩和するように経路の改良（変更）が
行われ、その結果、迂回経路が生成される場合がある
が、特定ネット概略配線処理手段５により求められた概
略経路は、固定されているので経路が変わることはな
い。
ットについて、一般ネット概略配線処理手段６により概
略配線処理を行い概略経路情報１０を作成する。このと
き、経路の混雑を緩和するように経路の改良（変更）が
行われ、その結果、迂回経路が生成される場合がある
が、特定ネット概略配線処理手段５により求められた概
略経路は、固定されているので経路が変わることはな
い。
【００１０】次に、本実施例における概略経路決定の処
理について説明する。
理について説明する。
【００１１】図２は本実施例における論理接続情報の一
例を示す図であり、１０１〜１０６はブロックを示し、
また、２０１〜２０６は各ブロック間のネット（接続関
係）を示している。
例を示す図であり、１０１〜１０６はブロックを示し、
また、２０１〜２０６は各ブロック間のネット（接続関
係）を示している。
【００１２】まず、情報入力手段２により、ブロックの
配置情報，ブロック間の論理接続情報を読み込む。図３
にブロックの配置状態を示す。続いて、ブロックの配置
情報，ブロック間の論理接続情報を基に各ネットの仮想
配線長を求め、遅延解析手段３により各パスの遅延時間
を計算する。そして、迂回制限パス抽出手段４により、
制約遅延時間との差が小さく迂回配線が許されないパス
を抽出する。
配置情報，ブロック間の論理接続情報を読み込む。図３
にブロックの配置状態を示す。続いて、ブロックの配置
情報，ブロック間の論理接続情報を基に各ネットの仮想
配線長を求め、遅延解析手段３により各パスの遅延時間
を計算する。そして、迂回制限パス抽出手段４により、
制約遅延時間との差が小さく迂回配線が許されないパス
を抽出する。
【００１３】ここでは、図３に示すようなブロック１０
２からブロック１０３を経由してブロック１０４に至る
パス３０１が迂回制限パスとして抽出された場合を例に
挙げて説明する。
２からブロック１０３を経由してブロック１０４に至る
パス３０１が迂回制限パスとして抽出された場合を例に
挙げて説明する。
【００１４】次に、特定ネット概略配線処理手段５によ
り、抽出された迂回制限パス３０１を構成するネット２
０４，２０５に対して、遅延計算時に求めた仮想配線長
と同長となるような概略経路を求める。図４は図３に示
すネット２０４，２０５に対して求められた概略経路を
４０４，４０５として示している。そして、概略経路が
変更されないように概略経路４０４，４０５を固定す
る。
り、抽出された迂回制限パス３０１を構成するネット２
０４，２０５に対して、遅延計算時に求めた仮想配線長
と同長となるような概略経路を求める。図４は図３に示
すネット２０４，２０５に対して求められた概略経路を
４０４，４０５として示している。そして、概略経路が
変更されないように概略経路４０４，４０５を固定す
る。
【００１５】次に、一般ネット概略配線処理手段６によ
り、迂回制限パス３０１のネット以外のネットについて
概略配線処理を行う。まず、図３に示すネット２０４，
２０５以外の全てのネットについて概略経路を求める。
その結果、図５に示すような概略経路の混雑度が大きい
領域５０１が生成された場合には、混雑度緩和のために
改良が行われ、幾つかの経路が変更されることになる。
このとき、先に求めた概略経路４０４は固定されている
ため経路の変更（改良）は行われない。図５では、ネッ
ト２０１の概略経路が変更対象となって経路の変更が行
われ、概略経路４０１のような迂回経路が生じた状態を
示している。
り、迂回制限パス３０１のネット以外のネットについて
概略配線処理を行う。まず、図３に示すネット２０４，
２０５以外の全てのネットについて概略経路を求める。
その結果、図５に示すような概略経路の混雑度が大きい
領域５０１が生成された場合には、混雑度緩和のために
改良が行われ、幾つかの経路が変更されることになる。
このとき、先に求めた概略経路４０４は固定されている
ため経路の変更（改良）は行われない。図５では、ネッ
ト２０１の概略経路が変更対象となって経路の変更が行
われ、概略経路４０１のような迂回経路が生じた状態を
示している。
【００１６】図６は同じ論理接続情報に基づいて従来方
式により求めた概略経路を示す図である。従来方式にお
いても、概略経路の混雑度が大きい領域７０１が生成さ
れた場合、混雑度緩和のために幾つかの経路が変更され
ることになるが、従来方式では本発明の概略経路決定処
理方式によって抽出される迂回制限パスを構成するネッ
トは固定されないため、図３に示す迂回制限パス３０１
を構成するネット２０４の概略経路６０４も他の概略経
路６０１〜６０３，６０５，６０６と同様に、変更（改
良）対象となって経路の変更が行われ、その結果、経路
が迂回してしまう場合がある。
式により求めた概略経路を示す図である。従来方式にお
いても、概略経路の混雑度が大きい領域７０１が生成さ
れた場合、混雑度緩和のために幾つかの経路が変更され
ることになるが、従来方式では本発明の概略経路決定処
理方式によって抽出される迂回制限パスを構成するネッ
トは固定されないため、図３に示す迂回制限パス３０１
を構成するネット２０４の概略経路６０４も他の概略経
路６０１〜６０３，６０５，６０６と同様に、変更（改
良）対象となって経路の変更が行われ、その結果、経路
が迂回してしまう場合がある。
【００１７】
【発明の効果】以上説明したように本発明は、各パスの
遅延解析を行った後、迂回の許されないパス（迂回制限
パス）を抽出し、そのパスのネットのみについて概略配
線処理を行い、遅延計算時に求めた仮想配線長と同長の
概略経路を設定し、その概略経路が改良時に変更されな
いように経路を固定してから、残りのネットについて概
略配線処理を行うことにより、迂回の許されないパス
（迂回制限パス）のネットが概略経路の改良時に変更さ
れて迂回することを防ぎ、遅延計算時に求められたパス
の遅延時間が保証されるという効果がある。
遅延解析を行った後、迂回の許されないパス（迂回制限
パス）を抽出し、そのパスのネットのみについて概略配
線処理を行い、遅延計算時に求めた仮想配線長と同長の
概略経路を設定し、その概略経路が改良時に変更されな
いように経路を固定してから、残りのネットについて概
略配線処理を行うことにより、迂回の許されないパス
（迂回制限パス）のネットが概略経路の改良時に変更さ
れて迂回することを防ぎ、遅延計算時に求められたパス
の遅延時間が保証されるという効果がある。
【図１】本発明の一実施例を示す構成図である。
【図２】本実施例における論理接続情報の一例を示す図
である。
である。
【図３】本実施例によるブロック配置情報結果と抽出し
た迂回制限パスの状態を示す図である。
た迂回制限パスの状態を示す図である。
【図４】本実施例による特定ネット概略配線処理後の状
態を示す図である。
態を示す図である。
【図５】本実施例による全ネットの概略経路の決定状態
を示す図である。
を示す図である。
【図６】従来の概略経路決定処理方式による概略配線処
理を示す図である。
理を示す図である。
１ 制御手段 ２ 情報入力手段 ３ 遅延解析手段 ４ 迂回制限パス抽出手段 ５ 特定ネット概略配線処理手段 ６ 一般ネット概略配線処理手段 ７ 論理接続情報 ８ 配置情報 ９ 迂回制限パス情報 １０ 概略経路情報 １０１〜１０６ ブロック ２０１〜２０６ ネット ３０１ 迂回制限パス ４０１〜４０６，６０１〜６０６ ネットごとの概略
経路 ５０１，７０１ 概略経路の混雑度の大きい領域
経路 ５０１，７０１ 概略経路の混雑度の大きい領域
Claims (1)
- 【請求項１】 ＬＳＩ，プリント配線基板等における概
略経路決定処理方式であって、 ブロックの配置情報，論理接続情報を入力する情報入力
手段と、入力した前記ブロックの配置情報，論理接続情
報を基にネットの仮想配線長を求め、このネットの仮想
配線長から各パスの遅延時間を算出する遅延解析手段
と、算出された前記パスの遅延時間とそのパスの制約遅
延時間との差が小さく、かつ迂回配線が不許可のパスを
抽出する迂回制限パス抽出手段と、抽出された迂回制限
パスのネットのみで概略配線を行うと共に、前記遅延解
析手段で求めた前記仮想配線長と同長となるように概略
経路を決定し、かつこの概略経路が改良時に変更されな
いように経路を固定する特定ネット概略配線処理手段
と、前記抽出された迂回制限パスのネット以外の一般ネ
ットについて概略配線処理を行う一般ネット概略配線処
理手段とを備えることを特徴とする概略経路決定処理方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275983A JPH05120377A (ja) | 1991-10-24 | 1991-10-24 | 概略経路決定処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275983A JPH05120377A (ja) | 1991-10-24 | 1991-10-24 | 概略経路決定処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05120377A true JPH05120377A (ja) | 1993-05-18 |
Family
ID=17563145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3275983A Pending JPH05120377A (ja) | 1991-10-24 | 1991-10-24 | 概略経路決定処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05120377A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6145116A (en) * | 1996-04-27 | 2000-11-07 | Nec Corporation | Layout design apparatus |
-
1991
- 1991-10-24 JP JP3275983A patent/JPH05120377A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6145116A (en) * | 1996-04-27 | 2000-11-07 | Nec Corporation | Layout design apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01286080A (ja) | 半導体集積回路の自動配線方法 | |
| JPH05120377A (ja) | 概略経路決定処理方式 | |
| JP2674353B2 (ja) | 概略配線処理方式 | |
| US20030046650A1 (en) | Automatic placement and routing apparatus | |
| JPH04320577A (ja) | 概略経路決定処理方式 | |
| Zapletina et al. | Pathfinder Algorithm Modification for FPGA Routing Stage | |
| JP3766278B2 (ja) | 自動配置配線装置 | |
| JP2619007B2 (ja) | 遅延時間解析装置 | |
| JPH09330339A (ja) | 自動記述分割装置 | |
| JPH09101880A (ja) | プログラム分析装置 | |
| JPH05174104A (ja) | 概略経路決定処理方式 | |
| JPH05101147A (ja) | 配線順序決定方法 | |
| JP2000172736A (ja) | 集積回路レイアウト設計装置及び集積回路レイアウト設計方法並びにその制御プログラムを記録した記録媒体 | |
| JPH04279976A (ja) | インタラクティブな配置修正方式 | |
| JP2853660B2 (ja) | 配線処理装置 | |
| JPH05243383A (ja) | 自動配線方法 | |
| JPH05303610A (ja) | 配置設計方式 | |
| JP2576360B2 (ja) | タイミング考慮配置装置 | |
| JPH08288395A (ja) | 配置処理方法及び配置処理装置 | |
| JP3305176B2 (ja) | 自動素子配置装置 | |
| JPH0540802A (ja) | 配置設計方式 | |
| JP2005107556A (ja) | 半導体集積回路の配線処理方法 | |
| JPH02238573A (ja) | 配線経路探索装置 | |
| JPH05136265A (ja) | Ｌｓｉの配置処理方式 | |
| JP2508227B2 (ja) | 半導体集積回路の概略配線経路決定方法 |