JP2508227B2 - 半導体集積回路の概略配線経路決定方法 - Google Patents
半導体集積回路の概略配線経路決定方法Info
- Publication number
- JP2508227B2 JP2508227B2 JP63322341A JP32234188A JP2508227B2 JP 2508227 B2 JP2508227 B2 JP 2508227B2 JP 63322341 A JP63322341 A JP 63322341A JP 32234188 A JP32234188 A JP 32234188A JP 2508227 B2 JP2508227 B2 JP 2508227B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- detour
- route
- wiring path
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路のCAD（コンピュータ支援設
計）に関し、特に論理機能ブロックの概略配線経路を決
定する方法に関する。
計）に関し、特に論理機能ブロックの概略配線経路を決
定する方法に関する。
従来、半導体集積回路の概略配線経路を決定する場合
には、機能ブロック間の配線チャネルを枝に、節点をチ
ャネルの交叉点に対応させたチャネル交叉グラフでモデ
ル化されることが多い。第13図は第12図の機能ブロック
配置に対応するチャネル交叉グラフである。e1〜e22は
配線チャネルに対応した枝、t1〜t16は配線チャネルの
交叉点に対応した節点である。グラフの各枝にはチャネ
ルの混雑度に相当する重みが付加されており、例えば端
子A,B間の概略配線経路を求める場合、第13図の上でe17
-e13-e9-e8-e7-e4,e17-e12-e8-e7-e4,e17-e16-e15-e11-
e7-e4,e17-e16-e15-e14-e10-e6-e4等のいくつか考えら
れる経路に配線を割り当てた時、グラフの枝に付加され
た重みの和が最も小さくなる経路が選ばれる。以上のこ
とは「超LSICADの基礎」（オーム社）p.50,p.p.129〜13
0に記載されている。
には、機能ブロック間の配線チャネルを枝に、節点をチ
ャネルの交叉点に対応させたチャネル交叉グラフでモデ
ル化されることが多い。第13図は第12図の機能ブロック
配置に対応するチャネル交叉グラフである。e1〜e22は
配線チャネルに対応した枝、t1〜t16は配線チャネルの
交叉点に対応した節点である。グラフの各枝にはチャネ
ルの混雑度に相当する重みが付加されており、例えば端
子A,B間の概略配線経路を求める場合、第13図の上でe17
-e13-e9-e8-e7-e4,e17-e12-e8-e7-e4,e17-e16-e15-e11-
e7-e4,e17-e16-e15-e14-e10-e6-e4等のいくつか考えら
れる経路に配線を割り当てた時、グラフの枝に付加され
た重みの和が最も小さくなる経路が選ばれる。以上のこ
とは「超LSICADの基礎」（オーム社）p.50,p.p.129〜13
0に記載されている。
上述した従来の概略配線経路決定方法は、機能ブロッ
ク上には配線チャネルを設定できないので機能ブロック
上を配線が通過する場合の対応ができないという問題が
ある。また、配線の処理順序に結果が依存するので処理
順序の最適化処理が必要になるという問題がある。
ク上には配線チャネルを設定できないので機能ブロック
上を配線が通過する場合の対応ができないという問題が
ある。また、配線の処理順序に結果が依存するので処理
順序の最適化処理が必要になるという問題がある。
本発明は機能ブロック上を配線が通過する場合、及び
処理順序に結果が左右されることがない概略配線径路決
定方法を提供することを目的とする。
処理順序に結果が左右されることがない概略配線径路決
定方法を提供することを目的とする。
本発明の半導体集積回路の概略配線経路決定方法は、
第１に半導体基板上に形成される複数個の結線すべき機
能ブロックの端子間を水平，垂直線分で結び配線経路と
する工程と、第２にこの配線経路上に配線通過禁止領域
があるときに迂回させる工程と、第３にこの迂回によっ
て冗長な配線経路が生じたときにこれを修正する工程と
を含んでおり、前記した第２の工程は前記禁止領域と第
１の工程で求めた配線経路との交点に折り曲がり点を挿
入して迂回させることによりなり、前記した第３の工程
は迂回線分の各頂点のｘ座標、ｙ座標の相対位置により
迂回線分を冗長部分がなくなる位置までシフトすること
によりなることを特徴としている。
第１に半導体基板上に形成される複数個の結線すべき機
能ブロックの端子間を水平，垂直線分で結び配線経路と
する工程と、第２にこの配線経路上に配線通過禁止領域
があるときに迂回させる工程と、第３にこの迂回によっ
て冗長な配線経路が生じたときにこれを修正する工程と
を含んでおり、前記した第２の工程は前記禁止領域と第
１の工程で求めた配線経路との交点に折り曲がり点を挿
入して迂回させることによりなり、前記した第３の工程
は迂回線分の各頂点のｘ座標、ｙ座標の相対位置により
迂回線分を冗長部分がなくなる位置までシフトすること
によりなることを特徴としている。
上述した方法では、配線が機能ブロック上を通過する
場合にこれを迂回させることが可能となり、かつその処
理順序によっても同じ結果を得ることが可能となる。
場合にこれを迂回させることが可能となり、かつその処
理順序によっても同じ結果を得ることが可能となる。
次に、本発明を図面を参照して説明する。
第１図は本発明による概略配線経路決定方法を用いた
場合のLSI設計フローの一例を示している。先ず、機能
ブロックの配置が行われ、その配置に従って本発明の概
略配線経路決定を行い、各配線をいずれの配線チャネル
に通すかが決定される。更に、この決定された概略配線
経路に従って各配線チャネル毎に詳線配線が行われる。
場合のLSI設計フローの一例を示している。先ず、機能
ブロックの配置が行われ、その配置に従って本発明の概
略配線経路決定を行い、各配線をいずれの配線チャネル
に通すかが決定される。更に、この決定された概略配線
経路に従って各配線チャネル毎に詳線配線が行われる。
本発明の概略配線経路決定方法の第１実施例を第２図
のフロー図に示す。ここでは、11,12,13,14の４つのス
テップに分けられる。11は結線すべき端子間を水平垂直
線分で接続するステップ。12はステップ11で接続した経
路上に配線通過禁止領域があれば迂回するステップ。13
は迂回することによって冗長な経路が生じた時はこれを
修正するステップ。14は複数の経路が生じた時の処理及
び部分的に混雑が生じた場合の後処理のステップであ
る。
のフロー図に示す。ここでは、11,12,13,14の４つのス
テップに分けられる。11は結線すべき端子間を水平垂直
線分で接続するステップ。12はステップ11で接続した経
路上に配線通過禁止領域があれば迂回するステップ。13
は迂回することによって冗長な経路が生じた時はこれを
修正するステップ。14は複数の経路が生じた時の処理及
び部分的に混雑が生じた場合の後処理のステップであ
る。
次に各ステップについて具体的に説明する。
先ず、ステップ11は、第３図のフロー図及び第４図の
チップレイアウト図に示すように、端子A,Bを水平垂直
線分で接続するとA-C-B,A-D-Bの２つの経路が生ずる。
前者を経路1,後者を経路２とする。
チップレイアウト図に示すように、端子A,Bを水平垂直
線分で接続するとA-C-B,A-D-Bの２つの経路が生ずる。
前者を経路1,後者を経路２とする。
次にステップ12では、第５図に示すフロー図のよう
に、端子Ａから経路上を走査し、他の機能ブロックにぶ
つかれば折れ曲がり点を入れてブロック辺上にまで迂回
させる。このとき、第６図に示すように迂回させる方向
が２種類（迂回方向１と迂回方向２）ある場合には端子
Ａから端子Ｂまでの配線経路の短くなる方向を選ぶ。こ
の場合は迂回方向２のE-G-Fの経路が選ばれる。この、
ステップ12の処理は、第７図に示すように経路1,経路２
の両方に対して行われる。
に、端子Ａから経路上を走査し、他の機能ブロックにぶ
つかれば折れ曲がり点を入れてブロック辺上にまで迂回
させる。このとき、第６図に示すように迂回させる方向
が２種類（迂回方向１と迂回方向２）ある場合には端子
Ａから端子Ｂまでの配線経路の短くなる方向を選ぶ。こ
の場合は迂回方向２のE-G-Fの経路が選ばれる。この、
ステップ12の処理は、第７図に示すように経路1,経路２
の両方に対して行われる。
また、ステップ13では迂回路の修正を行うが、問題と
なる冗長路はコの字迂回路である。この修正は第８図に
示したフロー図に示す通り行われる。先ず、端子Ａの座
標を(x0,y0)とし、経路上における折れ曲がり点の座標
を経路順に、(x1,y1),…,(xi,yi)とする。(xi,yi)は端
子Ｂの座標である。
なる冗長路はコの字迂回路である。この修正は第８図に
示したフロー図に示す通り行われる。先ず、端子Ａの座
標を(x0,y0)とし、経路上における折れ曲がり点の座標
を経路順に、(x1,y1),…,(xi,yi)とする。(xi,yi)は端
子Ｂの座標である。
フローでは以下連続する４点の座標を調べる。第９図
（ａ）及び（ｂ）はｘ方向のコの字迂回の一例であり、
（ａ）ではxj-xj+1＞0,かつxj+3-xj+2＞０、（ｂ）では
xj-xj+1＜0,かつxj+3-xj+2＜０である。この時コの字迂
回の中に他の機能ブロックがなければ線分を移動させて
迂回路を解消させる。ｙ方向の場合も同様である。この
ステップ13も経路1,経路２両方に対して行われる。
（ａ）及び（ｂ）はｘ方向のコの字迂回の一例であり、
（ａ）ではxj-xj+1＞0,かつxj+3-xj+2＞０、（ｂ）では
xj-xj+1＜0,かつxj+3-xj+2＜０である。この時コの字迂
回の中に他の機能ブロックがなければ線分を移動させて
迂回路を解消させる。ｙ方向の場合も同様である。この
ステップ13も経路1,経路２両方に対して行われる。
最後にステップ14によって経路1,経路２のいずれか一
方が選ばれる。選ぶ基準は配線長，配線混雑度である。
さらに部分的混雑を解消するために経路を入れかえる処
理がなされる。
方が選ばれる。選ぶ基準は配線長，配線混雑度である。
さらに部分的混雑を解消するために経路を入れかえる処
理がなされる。
本発明の第２実施例を説明する。この第２実施例は機
能ブロック上を配線が通過できる場合で、第１実施例と
はステップ12のみが異なるので、この部分のみ説明す
る。
能ブロック上を配線が通過できる場合で、第１実施例と
はステップ12のみが異なるので、この部分のみ説明す
る。
ステップ12のフロー図を第10図に示す。先ず、通過可
能ブロックに通過可能配線本数を設定する。中間の処理
は第１実施例と同じであるが、最後に第11図にチップレ
イアウト図を示すように、通過可能ブロックの通過配線
の本数が通過可能な配線の本数より多ければ配線長の短
いものからブロック外に迂回させる。これは配線長の長
いものを迂回させるとさらに配線長が長くなるからであ
るが、他の判断基準を選ぶことも可能である。
能ブロックに通過可能配線本数を設定する。中間の処理
は第１実施例と同じであるが、最後に第11図にチップレ
イアウト図を示すように、通過可能ブロックの通過配線
の本数が通過可能な配線の本数より多ければ配線長の短
いものからブロック外に迂回させる。これは配線長の長
いものを迂回させるとさらに配線長が長くなるからであ
るが、他の判断基準を選ぶことも可能である。
以上説明したように本発明は、概略配線経路の決定を
他の配線の経路と切り離して処理し、また配線チャネル
を意識しないので、配線の処理順序に結果が左右される
ことなく、また機能ブロック上を配線が貫通する場合に
も対処できる効果がある。
他の配線の経路と切り離して処理し、また配線チャネル
を意識しないので、配線の処理順序に結果が左右される
ことなく、また機能ブロック上を配線が貫通する場合に
も対処できる効果がある。
また、本発明では、配線経路と禁止領域との交点に折
り曲がり点を挿入して迂回を行ない、かつ得られた迂回
回路に冗長部分が生じたときには、迂回線分の各頂点の
x,y座標の相対位置により迂回線分をシフトして冗長部
分を解消しているので、座標位置から一意的に冗長部分
の修正が可能となり、迂回線分を任意の位置に設定で
き、しかもその際には短い計算時間で修正を行うことが
できる効果もある。
り曲がり点を挿入して迂回を行ない、かつ得られた迂回
回路に冗長部分が生じたときには、迂回線分の各頂点の
x,y座標の相対位置により迂回線分をシフトして冗長部
分を解消しているので、座標位置から一意的に冗長部分
の修正が可能となり、迂回線分を任意の位置に設定で
き、しかもその際には短い計算時間で修正を行うことが
できる効果もある。
第１図は本発明の概略配線経路決定方法を用いた場合の
LSI設計フローの一部を示すフロー図、第２図は本発明
の概略配線経路決定方法の第１実施例のフロー図、第３
図は第２図におけるステップ11のフロー図、第４図は第
３図を説明するためのチップレイアウト図、第５図は第
２図におけるステップ12のフロー図、第６図は第５図を
説明するための概念図、第７図は第５図を説明するため
のチップレイアウト図、第８図は第２図におけるステッ
プ13のフロー図、第９図（ａ）及び（ｂ）は第８図を説
明するための概念図、第10図は本発明の第２の実施例の
フロー図、第11図は第10図を説明するためのチップレイ
アウト図、第12図は従来例を説明するためのチップレイ
アウト図、第13図は第12図に対応するチャネル交叉グラ
フである。 11,12,13,14……ステップ。
LSI設計フローの一部を示すフロー図、第２図は本発明
の概略配線経路決定方法の第１実施例のフロー図、第３
図は第２図におけるステップ11のフロー図、第４図は第
３図を説明するためのチップレイアウト図、第５図は第
２図におけるステップ12のフロー図、第６図は第５図を
説明するための概念図、第７図は第５図を説明するため
のチップレイアウト図、第８図は第２図におけるステッ
プ13のフロー図、第９図（ａ）及び（ｂ）は第８図を説
明するための概念図、第10図は本発明の第２の実施例の
フロー図、第11図は第10図を説明するためのチップレイ
アウト図、第12図は従来例を説明するためのチップレイ
アウト図、第13図は第12図に対応するチャネル交叉グラ
フである。 11,12,13,14……ステップ。
Claims (1)
- 【請求項１】半導体基板上に形成される複数個の機能ブ
ロック間の概略配線経路を決定する方法において、第１
に結線すべき機能ブロックの端子間を水平，垂直線分で
結び配線経路とする工程と、第２にこの配線経路上に配
線通過禁止領域があるときに迂回させる工程と、第３に
この迂回によって冗長な配線経路が生じたときにこれを
修正する工程とを含み、前記第２の工程は前記禁止領域
と第１の工程で求めた配線経路との交点に折り曲がり点
を挿入して迂回させることによりなり、前記第３の工程
は迂回線分の各頂点のｘ座標、ｙ座標の相対位置により
迂回線分を冗長部分がなくなる位置までシフトすること
によりなることを特徴とする半導体集積回路の概略配線
決定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322341A JP2508227B2 (ja) | 1988-12-21 | 1988-12-21 | 半導体集積回路の概略配線経路決定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322341A JP2508227B2 (ja) | 1988-12-21 | 1988-12-21 | 半導体集積回路の概略配線経路決定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02166750A JPH02166750A (ja) | 1990-06-27 |
| JP2508227B2 true JP2508227B2 (ja) | 1996-06-19 |
Family
ID=18142564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63322341A Expired - Lifetime JP2508227B2 (ja) | 1988-12-21 | 1988-12-21 | 半導体集積回路の概略配線経路決定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508227B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS608982A (ja) * | 1983-06-29 | 1985-01-17 | Yokogawa Hokushin Electric Corp | 経路の自動探索方法 |
-
1988
- 1988-12-21 JP JP63322341A patent/JP2508227B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02166750A (ja) | 1990-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020170029A1 (en) | Method and apparatus for accurate crosspoint allocation in vlsi area routing | |
| US6966045B2 (en) | Method and computer program product for estimating wire loads | |
| JPH0750817B2 (ja) | 配線相互接続構造体 | |
| JP2508227B2 (ja) | 半導体集積回路の概略配線経路決定方法 | |
| JP3017131B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP3560451B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2972713B2 (ja) | 半導体集積回路製造装置および半導体集積回路の配線方法、並びに記録媒体 | |
| JP2938431B1 (ja) | 配線設計装置、配線判定装置およびこれらの方法 | |
| JPH05159025A (ja) | エリア分割配線方式 | |
| JPH05166929A (ja) | Ｌｓｉ内セルの配置方法 | |
| JP2818247B2 (ja) | 半導体装置の自動配線方法 | |
| JPH1065007A (ja) | 半導体集積回路の設計装置および設計方法 | |
| JPH05243383A (ja) | 自動配線方法 | |
| JP2682219B2 (ja) | 半導体集積回路の配線方法 | |
| JP3178905B2 (ja) | 自動配線方式 | |
| JP2000172736A (ja) | 集積回路レイアウト設計装置及び集積回路レイアウト設計方法並びにその制御プログラムを記録した記録媒体 | |
| JP2914025B2 (ja) | Ｌｓｉの自動配置配線処理方法 | |
| JPH11328245A (ja) | 半導体集積回路装置の配置配線方法 | |
| JPS63271661A (ja) | 配線経路探索装置 | |
| JP2002215704A (ja) | モジュールの端子位置決定方法及び装置 | |
| JP2001176972A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH11282890A (ja) | 回路設計方法 | |
| JPH0594496A (ja) | 配線処理方式 | |
| JP2002164435A (ja) | レイアウト設計方法 | |
| JPH0683911A (ja) | 配線経路決定方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |