JPH05166929A - Ｌｓｉ内セルの配置方法 - Google Patents
Ｌｓｉ内セルの配置方法Info
- Publication number
- JPH05166929A JPH05166929A JP3328789A JP32878991A JPH05166929A JP H05166929 A JPH05166929 A JP H05166929A JP 3328789 A JP3328789 A JP 3328789A JP 32878991 A JP32878991 A JP 32878991A JP H05166929 A JPH05166929 A JP H05166929A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- lsi
- arrangement
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は配線の輻輳程度を評価して、ＬＳＩ
内セルの配置を改善する方法に関し、チップ上の任意の
箇所における配線経路の輻輳度を予め見積もることによ
り、配線可能で且つ、効率的な配置解を求めるようにし
たＬＳＩ内のセル配置方法を提供することを目的とす
る。 【構成】 ＬＳＩ内セルの端子間を結線して動作させる
とき、既配置されたセルの内、一つのセルを移動させる
ことがより良好な配置であるかどうかを判断処理するＬ
ＳＩ内セルの配置方法において、セル端子間の結線につ
いて下記の判断を電子計算機により行ない、より良い値
を求めたセルの配置を正解とすることを特徴とする。即
ち、(a) 端子間を結ぶ配線の経路を配線が占有する面
と、その存在確率に置き換えて算出すること、(b) 次に
チップ上に設定された配線輻輳度の測定点が測定点周辺
の配置状況に応じて、その測定点を通過する配線流量を
制限する機能を有することである。
内セルの配置を改善する方法に関し、チップ上の任意の
箇所における配線経路の輻輳度を予め見積もることによ
り、配線可能で且つ、効率的な配置解を求めるようにし
たＬＳＩ内のセル配置方法を提供することを目的とす
る。 【構成】 ＬＳＩ内セルの端子間を結線して動作させる
とき、既配置されたセルの内、一つのセルを移動させる
ことがより良好な配置であるかどうかを判断処理するＬ
ＳＩ内セルの配置方法において、セル端子間の結線につ
いて下記の判断を電子計算機により行ない、より良い値
を求めたセルの配置を正解とすることを特徴とする。即
ち、(a) 端子間を結ぶ配線の経路を配線が占有する面
と、その存在確率に置き換えて算出すること、(b) 次に
チップ上に設定された配線輻輳度の測定点が測定点周辺
の配置状況に応じて、その測定点を通過する配線流量を
制限する機能を有することである。
Description
【０００１】
【産業上の利用分野】本発明は配線の輻輳程度を評価し
て、ＬＳＩ内セルの配置を改善する方法に関する。
て、ＬＳＩ内セルの配置を改善する方法に関する。
【０００２】ＬＳＩの設計において、配置と配線とを同
時に考えることは、あまりに問題が複雑となるため、配
置と配線との二段階に分け、別々の問題として処理して
いた。そのため、ＬＳＩの設計のとき、最初に行う配置
決定の際に、配線が可能かどうかを予め近似に評価し、
チェックと改良とを繰り返す必要がある。
時に考えることは、あまりに問題が複雑となるため、配
置と配線との二段階に分け、別々の問題として処理して
いた。そのため、ＬＳＩの設計のとき、最初に行う配置
決定の際に、配線が可能かどうかを予め近似に評価し、
チェックと改良とを繰り返す必要がある。
【０００３】
【従来の技術】基本セルを規則的に配列した拡散ウェー
ハを予め作っておき、与えられた論理回路に従って配線
パターンだけを決めることにより、個々の品種のＬＳＩ
を実現する方式をゲートアレー方式と呼び、基本セルを
組合せて配線パターンを付加すると、論理ゲートや配置
配線をマスタスライス上で行ない、 100％の配線率を実
現することが通常達成できるので、配置を先に設計し、
次に配線を設計するという順序で設計する。
ハを予め作っておき、与えられた論理回路に従って配線
パターンだけを決めることにより、個々の品種のＬＳＩ
を実現する方式をゲートアレー方式と呼び、基本セルを
組合せて配線パターンを付加すると、論理ゲートや配置
配線をマスタスライス上で行ない、 100％の配線率を実
現することが通常達成できるので、配置を先に設計し、
次に配線を設計するという順序で設計する。
【０００４】配置設計のとき、例えば注目している一つ
のセルを移動して新たな配置状態を得ようとするとき、
移動後の配置について配線が可能かどうかを近似評価す
る必要があり、その評価することを、従来はチップ上の
セル端子間における仮想配線長の長さ、またはチップ上
に引いたカットラインを横切る配線の数で行っていた。
ここで仮想配線長とは、チップ上のセル端子間を結ぶと
き当然既配線を避ける必要があり、迂回して行くことが
必要となる場合もあるから、仮想的に配線して見て最も
短いものを選択し、且つ誤差を丸めた値をいう。仮想配
線長が短ければ互いに他の配線を邪魔しないから、その
考え方を妥当としている。即ち、仮想配線長の短いもの
が得られたとき、その配置は配線可能として、次のステ
ップに進むこととする。
のセルを移動して新たな配置状態を得ようとするとき、
移動後の配置について配線が可能かどうかを近似評価す
る必要があり、その評価することを、従来はチップ上の
セル端子間における仮想配線長の長さ、またはチップ上
に引いたカットラインを横切る配線の数で行っていた。
ここで仮想配線長とは、チップ上のセル端子間を結ぶと
き当然既配線を避ける必要があり、迂回して行くことが
必要となる場合もあるから、仮想的に配線して見て最も
短いものを選択し、且つ誤差を丸めた値をいう。仮想配
線長が短ければ互いに他の配線を邪魔しないから、その
考え方を妥当としている。即ち、仮想配線長の短いもの
が得られたとき、その配置は配線可能として、次のステ
ップに進むこととする。
【０００５】またカットラインとは、チップ上に適宜の
間隔で引かれ、網目を作る線をいう。カットライン間は
配線が適宜本数通過できる間隔であって、間隔の大きさ
として処理動作が最適となる程度が予定できるから、そ
の値を採用する。そしてセル端子間を結ぶ配線がカット
ラインを横切らない経路が採用でのればベストである
が、網目を作っているカットラインである限り、多数よ
りは少数のときより良好に配線が可能であるという考え
方で判断する。
間隔で引かれ、網目を作る線をいう。カットライン間は
配線が適宜本数通過できる間隔であって、間隔の大きさ
として処理動作が最適となる程度が予定できるから、そ
の値を採用する。そしてセル端子間を結ぶ配線がカット
ラインを横切らない経路が採用でのればベストである
が、網目を作っているカットラインである限り、多数よ
りは少数のときより良好に配線が可能であるという考え
方で判断する。
【０００６】
【発明が解決しようとする課題】従来技術において仮想
配線長を短くすることは、チップ上で仮想配線の占める
面積が小さいことであるが、限りなく短縮化を計ると、
却って配線の局所的混雑さが増加した。迂回配線がある
とき、１箇所の短縮化を計ると全体的に却って処理が複
雑となり、必ずしも全体的に短縮の出来ないことが生じ
た。
配線長を短くすることは、チップ上で仮想配線の占める
面積が小さいことであるが、限りなく短縮化を計ると、
却って配線の局所的混雑さが増加した。迂回配線がある
とき、１箇所の短縮化を計ると全体的に却って処理が複
雑となり、必ずしも全体的に短縮の出来ないことが生じ
た。
【０００７】またカットラインを横切る配線の数により
評価では、横切る配線の数を少なくするため、チップ全
体で無条件に均質化が計られるけれど、基本的な解が得
られるとは限らない。そのため配線の局所化或いは必要
以上の緩和が解決できないという問題が生じていた。
評価では、横切る配線の数を少なくするため、チップ全
体で無条件に均質化が計られるけれど、基本的な解が得
られるとは限らない。そのため配線の局所化或いは必要
以上の緩和が解決できないという問題が生じていた。
【０００８】本発明の目的は前述の欠点を改善し、チッ
プ上の任意の箇所における配線経路の輻輳度を予め見積
もることにより、配線可能で且つ、効率的な配置解を求
めるようにしたＬＳＩ内のセル配置方法を提供すること
にある。
プ上の任意の箇所における配線経路の輻輳度を予め見積
もることにより、配線可能で且つ、効率的な配置解を求
めるようにしたＬＳＩ内のセル配置方法を提供すること
にある。
【０００９】
【課題を解決するための手段】上述の目的を達成するた
め、ＬＳＩ内セルの端子間を結線して動作させるとき既
配置されたセルの内、一つのセルを移動させることがよ
り良好な配置であるかどうかを判断処理するＬＳＩ内セ
ルの配置方法において、本発明は下記の構成としてい
る。即ち、セル端子間の結線について下記の判断を電子
計算機により行ない、より良い値を求めたセルの配置を
正解とすることを特徴とするＬＳＩ内セルの配置方法。
(a) 端子間を結ぶ配線の経路を配線が占有する面と、そ
の存在確率に置き換えて算出すること、(b) 次にチップ
上に設定された配線輻輳度の測定点が測定点周辺の配置
状況に応じて、その測定点を通過する配線流量を制限す
る機能を有すること、
め、ＬＳＩ内セルの端子間を結線して動作させるとき既
配置されたセルの内、一つのセルを移動させることがよ
り良好な配置であるかどうかを判断処理するＬＳＩ内セ
ルの配置方法において、本発明は下記の構成としてい
る。即ち、セル端子間の結線について下記の判断を電子
計算機により行ない、より良い値を求めたセルの配置を
正解とすることを特徴とするＬＳＩ内セルの配置方法。
(a) 端子間を結ぶ配線の経路を配線が占有する面と、そ
の存在確率に置き換えて算出すること、(b) 次にチップ
上に設定された配線輻輳度の測定点が測定点周辺の配置
状況に応じて、その測定点を通過する配線流量を制限す
る機能を有すること、
【００１０】
【作用】本発明によればチップ上に設定された配線輻輳
度を測定する点に注目し、セルを移動させたとき配線経
路の需要の変化、及び配線経路の供給量の変化につい
て、それぞれ監視する。そして測定する点における配線
需要量が、規定供給量を超えるときは、当該セルを移動
させないようにする。次いで当該セルを他の箇所へ移動
することについて同様に測定点を定め、配線需要量と供
給量とについてその大小を比較する。この繰り返しによ
りセルを移動することは、規定配線供給量内で可能とな
るから配線可能な配置が求められる。
度を測定する点に注目し、セルを移動させたとき配線経
路の需要の変化、及び配線経路の供給量の変化につい
て、それぞれ監視する。そして測定する点における配線
需要量が、規定供給量を超えるときは、当該セルを移動
させないようにする。次いで当該セルを他の箇所へ移動
することについて同様に測定点を定め、配線需要量と供
給量とについてその大小を比較する。この繰り返しによ
りセルを移動することは、規定配線供給量内で可能とな
るから配線可能な配置が求められる。
【００１１】
【実施例】図１は本発明の処理を行う電子計算機の動作
フローチャートを、本発明の処理動作の直前から示す図
である。図１において、処理動作を開始し、ステップ
において従来処理により当初の配置を得て置く。ステッ
プにおいて現在の配置に対応した輻輳状態を各測定点
に記録する。ステップにおいて現在のペナルティ即
ち、配線需要と供給量の大小比較をする。ステップに
おいて移動対象のセルを一つ選択し移動先を決定する。
ステップにおいて移動した場合の端子の拡がり情報
と、配線経路確率とを求め、チップ上の対応する測定点
に通過配線経路の差分、及び通過可能な配線供給量の差
分を記録する。ここで端子の拡がり情報とは配線面の面
積に対応する情報であり、また配線経路確率とは前記拡
がり内の各輻輳測定点を配線経路が通る確率を示す。ス
テップにおける情報の記録と、ステップにおける情
報算出とが、特許請求の範囲の請求項１における「判断
(a)」である。
フローチャートを、本発明の処理動作の直前から示す図
である。図１において、処理動作を開始し、ステップ
において従来処理により当初の配置を得て置く。ステッ
プにおいて現在の配置に対応した輻輳状態を各測定点
に記録する。ステップにおいて現在のペナルティ即
ち、配線需要と供給量の大小比較をする。ステップに
おいて移動対象のセルを一つ選択し移動先を決定する。
ステップにおいて移動した場合の端子の拡がり情報
と、配線経路確率とを求め、チップ上の対応する測定点
に通過配線経路の差分、及び通過可能な配線供給量の差
分を記録する。ここで端子の拡がり情報とは配線面の面
積に対応する情報であり、また配線経路確率とは前記拡
がり内の各輻輳測定点を配線経路が通る確率を示す。ス
テップにおける情報の記録と、ステップにおける情
報算出とが、特許請求の範囲の請求項１における「判断
(a)」である。
【００１２】次にステップにおいて移動先における需
要・供給量の差を演算し、ステップと共に処理する。
需要量を供給量に近づけることが特許請求の範囲の請求
項１における「機能(b) 」となる。
要・供給量の差を演算し、ステップと共に処理する。
需要量を供給量に近づけることが特許請求の範囲の請求
項１における「機能(b) 」となる。
【００１３】次にステップにおいて全てのセルについ
て処理したかを判断し、肯定のときはステップに進
む。若し否定のときはステップ〜の処理を行ないス
テップに戻って繰り返す。ステップにおける判断
は、ペナルティが所定値より少なくなったとき、或いは
予定処理回数を繰り返したとき、のいずれか一方が出来
たとき終了とし処理を終了とする。両者共に出来ないと
きはステップへ戻る。
て処理したかを判断し、肯定のときはステップに進
む。若し否定のときはステップ〜の処理を行ないス
テップに戻って繰り返す。ステップにおける判断
は、ペナルティが所定値より少なくなったとき、或いは
予定処理回数を繰り返したとき、のいずれか一方が出来
たとき終了とし処理を終了とする。両者共に出来ないと
きはステップへ戻る。
【００１４】図２は配線面と配線経路の需要・供給量を
説明する図である。図２において、１はチップ上に任意
の間隔で設けられた仮想格子点を結ぶ辺を指し、各辺を
本発明において配線輻輳度測定のための「点」と考え
る。２は一つの配線で結ばれる端子で＋字印となってい
る。３は端子２を包含する最小の矩形であり、配線の占
有面である。端子２の内・外側の３つの端子を結ぶ直線
は３と示す面内を１回だけ通って他の端子と結ぶように
配線される。
説明する図である。図２において、１はチップ上に任意
の間隔で設けられた仮想格子点を結ぶ辺を指し、各辺を
本発明において配線輻輳度測定のための「点」と考え
る。２は一つの配線で結ばれる端子で＋字印となってい
る。３は端子２を包含する最小の矩形であり、配線の占
有面である。端子２の内・外側の３つの端子を結ぶ直線
は３と示す面内を１回だけ通って他の端子と結ぶように
配線される。
【００１５】図３は占有面３上における端子を結ぶ線を
太い実線で示す図である。図３Ａはすべて１回だけ通っ
ているが、図３ＢではＭ，Ｎと示す部分が各端子への配
線として２回以上通っていることを示す。したがって本
発明は必ず図３Ａの形式で配線することとする。
太い実線で示す図である。図３Ａはすべて１回だけ通っ
ているが、図３ＢではＭ，Ｎと示す部分が各端子への配
線として２回以上通っていることを示す。したがって本
発明は必ず図３Ａの形式で配線することとする。
【００１６】そして占有面の内部を配線が縦横１回だけ
通るとして、各測定点上を通過する確率を求め、それら
の総和として各測定点における配線経路の需要値を求め
る。また配線経路供給量は測定点周辺の領域がどの程度
配置に占有されているかによって決定される量である。
通るとして、各測定点上を通過する確率を求め、それら
の総和として各測定点における配線経路の需要値を求め
る。また配線経路供給量は測定点周辺の領域がどの程度
配置に占有されているかによって決定される量である。
【００１７】次にセルを移動したときの配線面について
考察する。図４において、３１は当初の配線面、３２は
セル移動後の配線面の拡がりを示す。１１は基準線を示
し、セル移動前後において変化のない部分であって、こ
の線は配線輻輳測定点のうちの一つである。そしてＸ軸
・Ｙ軸方向に等間隔に設定された４区画ずつの区切り枠
を設け、座標値とする。表１は座標値による配線面のデ
ータを示すテーブルであって、配線面の拡がりは○印の
現在（３１）が（１，２）（３，３）であり、×印の移
動後（３２）が（２，１）（４，３）である。そして現
在はＸ方向についてＸ＝１の区画を通過せず、Ｘ＝２，
Ｘ＝３の区画を通っているから、このＸ方向について存
在確率は１／２と考える。移動後はＸ方向についてＸ＝
１，２，３の区画を通っているから、存在確率は１／３
と考える。次にＹ方向について見ると現在はＹ＝１，
２，３の区画を通っているから１／３、移動後も同様に
Ｙ＝２，３，４の区画を通っているから１／３と考え
る。
考察する。図４において、３１は当初の配線面、３２は
セル移動後の配線面の拡がりを示す。１１は基準線を示
し、セル移動前後において変化のない部分であって、こ
の線は配線輻輳測定点のうちの一つである。そしてＸ軸
・Ｙ軸方向に等間隔に設定された４区画ずつの区切り枠
を設け、座標値とする。表１は座標値による配線面のデ
ータを示すテーブルであって、配線面の拡がりは○印の
現在（３１）が（１，２）（３，３）であり、×印の移
動後（３２）が（２，１）（４，３）である。そして現
在はＸ方向についてＸ＝１の区画を通過せず、Ｘ＝２，
Ｘ＝３の区画を通っているから、このＸ方向について存
在確率は１／２と考える。移動後はＸ方向についてＸ＝
１，２，３の区画を通っているから、存在確率は１／３
と考える。次にＹ方向について見ると現在はＹ＝１，
２，３の区画を通っているから１／３、移動後も同様に
Ｙ＝２，３，４の区画を通っているから１／３と考え
る。
【００１８】
【表１】
【００１９】次に表２は輻輳程度を測定して得られたテ
ーブルを示す。表２において需要量とは配線経路の需要
量であって、現在値をａとする。「差分」とは移動した
とき現在との間に生じる差を示し、表１の存在確率
（Ｘ）の１／２を差引き、１／３を加えて得られる。供
給量は或る値ｂから少し変化した値 (ｂダッシュ) に変
化している。このとき測定点を通過可能な配線供給量は
最小と最大の値を予め定めておき、その範囲内では測定
点を囲む一定の大きさの領域内の配線以外の障害物の占
有度に応じて決定する。
ーブルを示す。表２において需要量とは配線経路の需要
量であって、現在値をａとする。「差分」とは移動した
とき現在との間に生じる差を示し、表１の存在確率
（Ｘ）の１／２を差引き、１／３を加えて得られる。供
給量は或る値ｂから少し変化した値 (ｂダッシュ) に変
化している。このとき測定点を通過可能な配線供給量は
最小と最大の値を予め定めておき、その範囲内では測定
点を囲む一定の大きさの領域内の配線以外の障害物の占
有度に応じて決定する。
【００２０】
【表２】
【００２１】セルの移動の前後において、表２の需要量
と供給量とについて、 需要量＞供給量 であれば、その移動処理は好適でないから、その比較に
おいて予想より大きな差が生じているとペナルティとし
て絶対に移動させない。
と供給量とについて、 需要量＞供給量 であれば、その移動処理は好適でないから、その比較に
おいて予想より大きな差が生じているとペナルティとし
て絶対に移動させない。
【００２２】需要量≦供給量 が得られたとき、良好な解答の一つと判断する。
【００２３】
【発明の効果】このようにして本発明によると、チップ
上の全領域について配線経路の需要量と供給量とを演算
・比較しながら、新しいセル配置を探索して行くから、
配線可能な配置が解として容易に求められる。前述の演
算・比較を繰り返しているから、「配線可能な配置が求
まらない」というケースを生じることが少なくなる。
上の全領域について配線経路の需要量と供給量とを演算
・比較しながら、新しいセル配置を探索して行くから、
配線可能な配置が解として容易に求められる。前述の演
算・比較を繰り返しているから、「配線可能な配置が求
まらない」というケースを生じることが少なくなる。
【図１】本発明の処理を行う電子計算機の動作フローチ
ャートである。
ャートである。
【図２】配線面と配線経路の需要・供給量を説明する図
である。
である。
【図３】占有面上の端子を結ぶ線を示す図である。
【図４】セルを移動したときの配線面を示す図である。
１ 仮想格子点を結ぶ辺 ２ 配線で結ばれる端子 ３ 端子２を包含する最小の矩形 １１ 基準線 ３１ 当初の配線面 ３２ セル移動後の配線面の拡がり
Claims (2)
- 【請求項１】 ＬＳＩ内セルの端子間を結線して動作さ
せるとき、既配置されたセルの内、一つのセルを移動さ
せることがより良好な配置であるかどうかを判断処理す
るＬＳＩ内セルの配置方法において、 セル端子間の結線について下記の判断を電子計算機によ
り行ない、より良い値を求めたセルの配置を正解とする
ことを特徴とするＬＳＩ内セルの配置方法。(a) 端子間
を結ぶ配線の経路を配線が占有する面と、その存在確率
に置き換えて算出すること、 (b) 次にチップ上に設定された配線輻輳度の測定点が測
定点周辺の配置状況に応じて、その測定点を通過する配
線流量を制限する機能を有すること、 - 【請求項２】 請求項１記載の「流量を制限すること」
は配線経路の需要と、配線経路の供給量とについて、そ
れぞれ変化した値について比較し、配線経路の需要を減
少させることを特徴とするＬＳＩ内のセル配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3328789A JPH05166929A (ja) | 1991-12-12 | 1991-12-12 | Ｌｓｉ内セルの配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3328789A JPH05166929A (ja) | 1991-12-12 | 1991-12-12 | Ｌｓｉ内セルの配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166929A true JPH05166929A (ja) | 1993-07-02 |
Family
ID=18214135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3328789A Withdrawn JPH05166929A (ja) | 1991-12-12 | 1991-12-12 | Ｌｓｉ内セルの配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033094A (ja) * | 2010-08-02 | 2012-02-16 | Fujitsu Ltd | 設計支援装置、制御方法および制御プログラム |
-
1991
- 1991-12-12 JP JP3328789A patent/JPH05166929A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033094A (ja) * | 2010-08-02 | 2012-02-16 | Fujitsu Ltd | 設計支援装置、制御方法および制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6378121B2 (en) | Automatic global routing device for efficiently determining optimum wiring route on integrated circuit and global routing method therefor | |
| US6519751B2 (en) | Method and apparatus for accurate crosspoint allocation in VLSI area routing | |
| JP4000198B2 (ja) | 会話型回路設計装置 | |
| US7216325B2 (en) | Semiconductor device, routing method and manufacturing method of semiconductor device | |
| US6971082B2 (en) | Method and apparatus for revising wiring of a circuit to prevent electro-migration | |
| JPH05166929A (ja) | Ｌｓｉ内セルの配置方法 | |
| TW201030546A (en) | System and method of connecting a macro cell to a system power supply | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| JP3017131B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2004104039A (ja) | 集積回路の自動配置配線設計方法、その自動配置配線設計装置、その自動配置配線設計システム、制御プログラムおよび可読記録媒体 | |
| JP2521041B2 (ja) | 集積回路における配線方法 | |
| JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
| JP2508227B2 (ja) | 半導体集積回路の概略配線経路決定方法 | |
| JP2000011011A (ja) | 半導体集積回路の電源配線方法 | |
| JP2921454B2 (ja) | 集積回路の配線方法 | |
| JP2002215704A (ja) | モジュールの端子位置決定方法及び装置 | |
| JP2006294707A (ja) | 半導体集積回路の配線方法および半導体集積回路 | |
| JP2972713B2 (ja) | 半導体集積回路製造装置および半導体集積回路の配線方法、並びに記録媒体 | |
| JP2002342401A (ja) | 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム | |
| JP2001135726A (ja) | 半導体集積回路およびレイアウト方法 | |
| JPH10261761A (ja) | セル配置における配線可能性評価システム | |
| JP2957708B2 (ja) | 半導体装置の出力ドット検査方法及び検査装置 | |
| JP2639313B2 (ja) | 集積回路配置装置および方法 | |
| JPH06260556A (ja) | 集積回路の配線手法 | |
| JPH0645443A (ja) | 階層化配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |