JP2001176972A - 半導体集積回路のレイアウト方法 - Google Patents

半導体集積回路のレイアウト方法

Info

Publication number
JP2001176972A
JP2001176972A JP35725099A JP35725099A JP2001176972A JP 2001176972 A JP2001176972 A JP 2001176972A JP 35725099 A JP35725099 A JP 35725099A JP 35725099 A JP35725099 A JP 35725099A JP 2001176972 A JP2001176972 A JP 2001176972A
Authority
JP
Japan
Prior art keywords
wiring
terminals
length
path
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35725099A
Other languages
English (en)
Inventor
Hideki Mishima
英樹 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP35725099A priority Critical patent/JP2001176972A/ja
Publication of JP2001176972A publication Critical patent/JP2001176972A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 コンピュータを使用した半導体集積回路のレ
イアウト方法において、短い配線を優先させ、電気的特
性の悪化を防ぐと共に、未配線を減少させる。 【解決手段】 配線すべき端子間の配線経路の長さを求
める第1のステップと、その端子間の離間距離を求める
第2のステップと、離間距離と配線経路長を比較し配線
経路長が離間距離のある定数倍以下になった場合にその
配線経路を採用する第3のステップとを有し、採用した
配線経路に従って配線することにより、短い配線を優先
的に配線し、迂回配線を減少させる。また、全ての配線
が完了しなければ、離間距離と配線経路長との関係を決
めるある定数を、段階的に増加させながら動作を繰り返
して、全ての配線を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータを利
用して設計を行う半導体集積回路のレイアウト方法に関
するものである。
【0002】
【従来の技術】近年、半導体集積回路(以下,ICとい
う)の分野では、少量多品種の生産が盛んであり、開発
期間や製造期間の短縮が求められている。そこで、コン
ピュータを利用したレイアウト設計の自動化が進められ
ており、特にディジタル回路の分野では自動化が進んで
いる。最近では、アナログ回路の分野でも自動配線手法
が提案されるようになってきた。
【0003】自動配線を行う場合には、通常、チップに
対応した領域に仮想的な配線グリッドを付加する。この
場合、配線グリッド上に定まった幅による配線を行え
ば、配線同士の間隔やコンタクトと配線の間隔などのマ
スク設計上のデザインルールが満たされるように予め設
定している。従って、チップに対して迷路法による配線
手法を利用することが一般的である。
【0004】図5は、従来のレイアウト方法における配
線工程のフローを示すものである。ステップ501にお
いてネットをある順序にしたがってソートし、配線の順
序を決定する。次にステップ502では、ソートされた
順序に従ってネットを1つ選択し、ステップ503によ
り迷路法や線分探索法を用いて配線経路の探索を行う。
ステップ504では求められた経路に従って配線を行
い、その後のステップ505でそのネットでの配線処理
を確認を行う。そして、全てのネットに対してステップ
502から505までの処理を行う。
【0005】
【発明が解決しようとする課題】ところが、最近では回
路の動作速度の向上や扱う信号の高周波化により、単に
端子間を電気的に接続するだけでなく、配線の寄生容量
や配線抵抗による特性の悪化や信号の遅延を考慮してレ
イアウト設計を行わなければならない。
【0006】また、マスタースライス方式半導体集積回
路のように、配線領域が限定された半導体チップの場
合、配線領域を自由に広げることができないため、ネッ
トを順番に配線すると、後から行う配線が通らなくなる
可能性が高い。その結果、迂回した配線(迂回配線)
や、接続が未完了になった配線(未配線)が発生してしま
う。
【0007】本発明の目的は、上記問題点を解決するも
ので、迂回配線の本数を少なくし、レイアウト処理時間
を短縮できるレイアウト方法を提供する。
【0008】
【課題を解決するための手段】この目的を達成するため
に、本発明のレイアウト方法は、配線すべき端子間の配
線経路の長さを求める第1のステップと、その端子間の
離間距離を求める第2のステップと、前記配線経路長が
前記離間距離のある定数倍以下になった場合にその配線
経路を採用する第3のステップとを有し、採用した配線
経路に従って配線する構成である。
【0009】この構成によって、直線的な配線が優先的
に配線され、迂回する配線の本数が少なくなる。結果と
して、未配線を防止したり、電子回路の電気特性の悪化
を防止することができる。
【0010】また、別のレイアウト方法では、全てのネ
ットに対する処理が終了した後、定数の値を段階的に増
加させながら各段階毎に第1〜第3のステップを繰り返
し、全てのネットについての配線が完了した場合か、配
線未完了のまま配線がそれ以上進められない場合に、以
上の動作を停止する構成である。
【0011】この構成によれば、未配線部分が生じたこ
とによる繰り返し動作を行うが、障害物で阻止されて未
配線部分の配線が進展しない場合、レイアウトするため
の演算処理を途中で停止するため、不完全な配線状態の
レイアウト図を出力することができる。その結果、その
不完全なレイアウト図の情報を基に障害物の対策を再検
討することが可能になり、自動レイアウトの処理時間を
短縮できる。
【0012】
【発明の実施の形態】以下、本発明による実施の形態の
半導体集積回路のレイアウト方法について、図面を参照
しながら説明する。
【0013】この実施形態で説明する端子は、入力端
子、出力端子のような信号端子であっても、電源を供給
するための電源端子であっても良いし、トランジスタ、
抵抗素子、容量素子等のデバイスの電極であっても良い
し、配線分岐点に生じる接続点であっても良い。
【0014】図1は、本発明における半導体集積回路の
レイアウト方法の処理フローを示すものである。
【0015】図1において、ステップ101では、ネッ
トリストに含まれる全てのネットをソートする。そし
て、数あるネットの中から優先的に処理するネットの順
位を予め決める。例えば、高い周波数の信号が流れるネ
ットや大電流の流れるネットは予め優先度を高く設定し
ておき、先に配線が行われるようにする。それ以外のネ
ットについては、端子の位置から計算される仮想配線長
の短い順にソートする。短い順にするのは、一般的に端
子間の距離が短いものほど配線し易く、後から行われる
配線の障害になる可能性が低いためである。
【0016】ステップ102では、配線の採用基準とな
る定数kおよび増加率αを決定する。ここで、αの値は
0より大きくなければならない。αの値はステップ11
1で定数kを増加させる値にもなるため、αの値を大き
くするほど、定数kの増加率は高くなり、計算速度は速
くなるが、逆に解の精度は悪くなる。ステップ103か
らステップ109まではソートされた順にしたがって、
全てのネットの処理を行う。
【0017】ステップ103では、ネットリストの中か
らソートされた順序にしたがってまだ処理されていない
配線を1つ選択する。
【0018】ステップ104では、迷路法や線分探索法
といった一般的な手法を用いて、ネットの配線経路を探
索する。
【0019】ステップ105では、ネットの接続する端
子間の離間距離Dを求める。この実施形態で求める距離
は端子間のマンハッタン距離とする。マンハッタン距離
とは、端子間を水平および垂直の線分を用いて結ぶ時の
最短経路の長さであり、接続する端子の座標を(x1,
y1)、(x2,y2)とすると、マンハッタン距離D
は次式(1)により表される。
【0020】 D=|x1−x2|+|y1−y2| ‥‥(1) 即ち、マンハッタン距離は、配線グリッドを用いた配線
手法の場合の最短経路の長さとなる。このマンハッタン
距離は、加算と減算のみによる計算で距離を求めること
ができるため、演算処理時間が短く、しかもICのレイ
アウトに適合しているために使用している。しかし、直
線距離D’を計算して離間距離Dとしても構わない。そ
の場合、直線距離D’は次式(2)で求められるが、加
減算の他に自乗倍や平方根等の演算が必要なため、演算
処理時間が長くなるという欠点がある。
【0021】 D’=〔(x1−x2)2+(y1−y2)21/2 ‥‥(2) ステップ106では、ステップ104で求められたネッ
トの配線経路の長さLを求める。経路の長さは経路を構
成する線分の長さの和とする。ステップ105とステッ
プ106はどちらを先に行っても構わない。
【0022】ネットが複数の端子を持つ場合は、ステッ
プ105,106を以下のように処理する。端子間の距
離Dをステップ104における配線経路探索の始点と終
点の距離とし、配線経路の長さLをこのとき求められた
配線経路の長さとする。部分的に配線が完了しているネ
ットにおいては、始点や終点が信号端子(図示せず)や
デバイスの電極(図示せず)ではなく、配線途中の接続
点になる場合もある。
【0023】ステップ107では、配線経路長Lと離間
距離Dの比較を行い、Lがk×Dよりも小さいとき、そ
の配線経路を採用する。採用しない場合は、次のネット
の処理に移る。同一ネット内に複数の端子が存在する場
合には、部分的に配線が行われ残りが接続されないこと
がある。この場合は、途中まで採用された配線経路のみ
を配線する。このネットはまだ配線が完了していないた
め、次の繰り返しにおいて既存の配線を利用して残りの
配線が行われる。
【0024】ステップ108では、経路が決まったネッ
トの配線を行う。ここで配線が行われた領域はこれ以降
の処理では配線障害領域となる。
【0025】ステップ109では、すべてのネットに対
してステップ103から107の処理を行われたかどう
かを調べ、すべてのネットの処理が行われていない場合
にはステップ103に戻り、それでなければステップ1
10に移る。
【0026】ステップ110では、全てのネットの配線
が完了しているかを調べ、完了していれば終了する。配
線が完了するということは、すでに配線が完了している
か、又は、配線可能な新たな経路が見つからず、配線状
況が進展しないことである。全てのネットの配線が完了
していない場合はステップ111に移る。
【0027】ステップ111では、定数kの値をαだけ
増加する。これにより配線経路の制限が緩和されるた
め、次の繰り返し動作において、新しい配線経路が見つ
け易くなる。
【0028】図2は、ネットが2端子の場合における端
子間距離および配線経路の長さの計算例を示したもので
ある。図2(a)において、201と202は接続しよ
うとする端子であり、203と204は配線が通過する
ことができない障害領域である。201と202の端子
間のマンハッタン距離Dは、端子間を水平と垂直の線分
を用いて接続できる最短経路の長さであり、図中の破線
205で表される経路の長さとなる。この端子間の配線
を行った結果は図2(b)のようになり、配線経路は2
06、207、208、209、210、211の線分
によって表されている。ここで、206から211まで
の線分の長さをそれぞれL1,L2,L3,L4,L
5,L6とすると、配線経路長Lは次式(3)で求めら
れる。
【0029】 L=L1+L2+L3+L4+L5+L6 ‥‥(3) 図3は、同一ネット内に端子が3つある場合における端
子間距離および配線経路の長さの計算例を示したもので
ある。ここで、図3(a)に示すように301、30
2、303は接続しようとする端子であり、端子302
と端子303は既に配線304で接続されているものと
する。305、306は障害領域である。この状態にお
いて、残りの配線経路を求めると、図3(b)に示すよ
うな線分308、309、310によって構成される配
線経路が得られ、既存の配線304上に接続点307を
設けて端子として取り扱い、その接続点307に線分3
08の端部を接続する。この場合の離間距離Dは、端子
301と接続点307の間のマンハッタン距離(水平と
垂直の線分を用いて接続できる最短距離)となるため、
破線311で表された経路の長さとなる。また、308
から310までの線分の長さをそれぞれL1,L2,L
3とすると、配線経路長Lは次式(4)で求められる。
【0030】 L=L1+L2+L3 ‥‥(4) 図4は配線経路探索の例を示すものである。この例は配
線層は1層のみを利用しているが、2層以上を使う場合
でも同様である。図4(a)において、401から40
4は接続しようとする端子を示している。ここで、40
1と402は同じネットAに属する端子である。403
と404は同じネットBに属する端子である。また、4
05は他の配線などの配線障害領域であり、配線がこの
部分を通過することはできない。
【0031】図4(b)は、従来から使用されている手
法によって配線された結果である。従来の手法では、端
子間距離が短いなどの優先度の高いものから順に配線を
行う。端子間距離が短いものを先に配線するのは、配線
長の長いネットほど他の配線の障害になりやすいためで
ある。ここでは、ネットAの端子間距離がネットBの端
子間距離よりも短いので、ネットAの配線を先に行う。
ところが、この手法では端子間に配線経路があれば必ず
配線してしまうため端子間に障害領域があれば、配線経
路は障害領域を避けるために配線が迂回し、結果として
経路は長くなってしまう。経路が長くなれば他の配線の
障害となる可能性が高く、結果として他の配線が必要以
上に迂回したり、未接続になってしまう恐れがある。こ
の例では、ネットAの配線によって発生した障害によ
り、ネットBの配線が迂回している。
【0032】図4(c)は、本発明の配線結果である。
図4(c)において、端子401と端子402は離間距
離が近いため、従来手法と同様に先に配線が行われる。
しかし、図1中のステップ106により、この経路が採
用されるかどうかが判定される。繰り返しの初期段階で
は、係数kの値が1に近いため、このような迂回する経
路は採用されない。次に、403と404の端子間の配
線が行われるが、この端子間は障害領域がないため、直
線的に配線を行うことができる。この場合は、離間距離
と経路長が等しいため、係数kの値に関わらず経路Bが
採用される。したがって、配線経路は採用され、その配
線経路を残したまま、次のループでの配線が行われる。
この時の定数は、先の定数kにプラスアルファしたKに
設定される。
【0033】次のループの配線では、定数kの値が増加
しているため、迂回した経路でも採用され配線が行われ
る。このような手法を利用すると、迂回した配線経路が
他の配線の障害となる可能性が低く、他の配線の迂回や
未接続を防ぐことができる。
【0034】
【発明の効果】本発明の半導体集積回路のレイアウト方
法は、短い配線経路で配線できるものは優先的に配線さ
れ、配線が長くなる迂回配線の配線が後回しで行われる
ため、配線の混雑状態が解消され、未配線を防止するこ
とができ、レイアウトの処理時間を短縮できる。また、
配線の混雑状態や配線長の増加が解消される結果、完成
したICにおいて、信号を伝搬する時の遅延特性や周波
数特性の悪化を防ぐことができる。
【0035】また、障害物で阻止されて未配線部分の配
線が進展しない場合、レイアウトするための演算処理を
途中で停止するため、不完全なレイアウト図を早く出力
して、障害物への対応策を早期に検討することができ、
最終的なレイアウト図を完成するまでの設計トータル時
間を短縮することができる。
【図面の簡単な説明】
【図1】本発明の基本的なフローを示す図
【図2】2端子間の距離および経路長の例を示す図
【図3】複数端子間の距離および経路長の例を示す図
【図4】本発明の動作例を示す図
【図5】従来の手法のフローを示す図
【符号の説明】
201 第一の端子 202 第二の端子 203 配線の障害領域 204 配線の障害領域 205 端子間のマンハッタン距離を示す経路 206 配線経路を構成する第一の線分 207 配線経路を構成する第二の線分 208 配線経路を構成する第三の線分 209 配線経路を構成する第四の線分 210 配線経路を構成する第五の線分 211 配線経路を構成する第六の線分 301 第一の端子 302 第二の端子 303 第三の端子 304 既存の配線 305 配線の障害領域 306 配線の障害領域 307 既存の配線との接続点 308 配線経路を構成する第一の線分 309 配線経路を構成する第二の線分 310 配線経路を構成する第三の線分 311 端子間のマンハッタン距離を示す経路 401 第一の端子 402 第二の端子 403 第三の端子 404 第四の端子 405 配線の障害領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 配線すべき端子間の配線経路の長さを求
    める第1のステップと、その端子間の離間距離を求める
    第2のステップと、前記配線経路長が前記離間距離のあ
    る定数倍以下になった場合にその配線経路を採用する第
    3のステップとを有し、採用した配線経路に従って配線
    することを特徴とする半導体集積回路のレイアウト方
    法。
  2. 【請求項2】 一つのネット上に複数の端子が存在する
    場合、第1の接続点から最初に到達した同一ネット上の
    第2の接続点までの配線経路の長さを求める第1のステ
    ップと、その第1,第2の接続点間の離間距離を求める
    第2のステップと、前記配線経路長が前記離間距離のあ
    る定数倍以下になった場合にその配線経路を採用する第
    3のステップとを有し、採用した配線経路に従って配線
    することを特徴とする請求項1記載の半導体集積回路の
    レイアウト方法。
  3. 【請求項3】 全てのネットに対する処理が終了した
    後、定数の値を段階的に増加させながら各段階毎に第1
    〜第3のステップを繰り返し、全てのネットについての
    配線が完了した場合か、配線未完了のまま配線がそれ以
    上進展しない場合に、以上の動作を停止することを特徴
    とする請求項1または請求項2記載の半導体集積回路の
    レイアウト方法。
JP35725099A 1999-12-16 1999-12-16 半導体集積回路のレイアウト方法 Pending JP2001176972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35725099A JP2001176972A (ja) 1999-12-16 1999-12-16 半導体集積回路のレイアウト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35725099A JP2001176972A (ja) 1999-12-16 1999-12-16 半導体集積回路のレイアウト方法

Publications (1)

Publication Number Publication Date
JP2001176972A true JP2001176972A (ja) 2001-06-29

Family

ID=18453165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35725099A Pending JP2001176972A (ja) 1999-12-16 1999-12-16 半導体集積回路のレイアウト方法

Country Status (1)

Country Link
JP (1) JP2001176972A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595535B1 (ko) 2005-02-07 2006-07-03 엘지전자 주식회사 매크로 셀 라우팅 방법
JP2015089163A (ja) * 2013-10-28 2015-05-07 パナソニックIpマネジメント株式会社 行動評価装置、行動評価システム、行動評価方法、プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595535B1 (ko) 2005-02-07 2006-07-03 엘지전자 주식회사 매크로 셀 라우팅 방법
JP2015089163A (ja) * 2013-10-28 2015-05-07 パナソニックIpマネジメント株式会社 行動評価装置、行動評価システム、行動評価方法、プログラム

Similar Documents

Publication Publication Date Title
US8788999B1 (en) Automatic routing system with variable width interconnect
US8171447B1 (en) Automatically routing nets according to current density rules
US20060101367A1 (en) Design method of semiconductor device and semiconductor device
JPH07321211A (ja) 半導体集積回路の配線方法
US8302051B2 (en) System and method for extracting parasitic elements
US7719063B2 (en) Semiconductor integrated circuit having plural transistors
JP2008070924A (ja) 半導体集積回路設計方法、半導体集積回路設計プログラム、及び半導体集積回路設計装置
JP2865134B2 (ja) シミュレーション方法及び装置
US7373628B1 (en) Method of automatically routing nets using a Steiner tree
JP2001176972A (ja) 半導体集積回路のレイアウト方法
JP3560451B2 (ja) 半導体集積回路のレイアウト方法
JP3017131B2 (ja) 半導体集積回路のレイアウト方法
JP5087900B2 (ja) シミュレーションプログラムおよびシミュレーション装置
JPH06216249A (ja) Icチップ自動レイアウト設計システム
JP2771165B2 (ja) 半導体集積回路装置のレイアウト設計方法
JP2872174B2 (ja) マスタースライス方式の半導体集積回路及びそのレイアウト方法
JPH10256376A (ja) Ic配置配線システムおよびこれを用いて製造された半導体装置
JP2005026390A (ja) 半導体集積回路装置の信号配線接続方法、信号配線接続システム、および半導体集積回路装置の製造方法
JP2006229088A (ja) ハードマクロ作成方法
JP3415565B2 (ja) 半導体集積回路のレイアウト設計方法及びレイアウト設計装置
JP2005086153A (ja) 半導体装置の設計方法
JP2002342401A (ja) 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム
JP2004157663A (ja) 配線パターン生成方法および配線パターン生成装置
JP2001034646A (ja) 半導体集積回路最適化装置及び方法
JPH07249065A (ja) 配線経路探索方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040217