JPH06334043A - 半導体装置のセル配置方法 - Google Patents
半導体装置のセル配置方法Info
- Publication number
- JPH06334043A JPH06334043A JP5116168A JP11616893A JPH06334043A JP H06334043 A JPH06334043 A JP H06334043A JP 5116168 A JP5116168 A JP 5116168A JP 11616893 A JP11616893 A JP 11616893A JP H06334043 A JPH06334043 A JP H06334043A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- distance
- net
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】配線可能性を考慮しながら、指定配線長を実現
するセルの配置を行う。 【構成】セルＡの端子ｂ、セルＢの端子ａ及びセルＣの
端子ｂからなるネットと、セルＢの端子ｂ及びセルＣの
端子ａからなるネットとからなる論理結線があるとす
る。セルＡの端子ｂとセルＢの端子ａとの間の距離指定
が「２０」、セルＡの端子ｂとセルＣの端子ｂとの間の
距離指定が「１００」、セルＢの端子ｂとセルＣの端子
ａとの間の距離指定が「４０」であるとする。セルＡ，
Ｃ間の距離指定がセルＡ，Ｃ間の最短パスを上回ってい
るため、セルＡ，Ｃ間のパスにダミーセルＤを挿入する
ことにより、セル間に設定した指定距離を実現する各セ
ルの配置を行う。
するセルの配置を行う。 【構成】セルＡの端子ｂ、セルＢの端子ａ及びセルＣの
端子ｂからなるネットと、セルＢの端子ｂ及びセルＣの
端子ａからなるネットとからなる論理結線があるとす
る。セルＡの端子ｂとセルＢの端子ａとの間の距離指定
が「２０」、セルＡの端子ｂとセルＣの端子ｂとの間の
距離指定が「１００」、セルＢの端子ｂとセルＣの端子
ａとの間の距離指定が「４０」であるとする。セルＡ，
Ｃ間の距離指定がセルＡ，Ｃ間の最短パスを上回ってい
るため、セルＡ，Ｃ間のパスにダミーセルＤを挿入する
ことにより、セル間に設定した指定距離を実現する各セ
ルの配置を行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のセル配置方
法に係り、詳しくは信号のタイミング合わせを必要とす
る論理回路を構成する各セルの配置方法に関する。
法に係り、詳しくは信号のタイミング合わせを必要とす
る論理回路を構成する各セルの配置方法に関する。
【０００２】
【従来の技術】従来から半導体装置のセル配置処理には
自動配置が行われている。この自動配置では、信号のタ
イミング合わせを必要とする端子を持つセルが複数ある
場合、各セルの配置対象領域を信号伝搬遅延時間のずれ
の最大許容値により制限して各セルの配置を行ってい
る。
自動配置が行われている。この自動配置では、信号のタ
イミング合わせを必要とする端子を持つセルが複数ある
場合、各セルの配置対象領域を信号伝搬遅延時間のずれ
の最大許容値により制限して各セルの配置を行ってい
る。
【０００３】
【発明が解決しようとする課題】ところが、各セルの信
号伝搬遅延時間は制限値を超えることはないものの、各
セルの信号伝搬遅延時間のずれは存在している。また、
制限された各セルの配置領域が適切でない場合には配線
の可能性にも影響が生じる。
号伝搬遅延時間は制限値を超えることはないものの、各
セルの信号伝搬遅延時間のずれは存在している。また、
制限された各セルの配置領域が適切でない場合には配線
の可能性にも影響が生じる。
【０００４】本発明は上記事情に鑑みてなされたもので
あって、配線可能性を考慮しながら、指定配線長を実現
するセルの配置を行うことを目的とする。
あって、配線可能性を考慮しながら、指定配線長を実現
するセルの配置を行うことを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため、半導体装置のネットリストに基づいて各ネッ
トを構成する各セルを半導体チップ上に配置するように
した半導体装置のセル配置方法において、特定ネットを
構成する各セルの端子間の配線長に指定配線長を設定す
る。そして、当該端子間の配線長が指定配線長となるよ
うに各セルを配置する。
するため、半導体装置のネットリストに基づいて各ネッ
トを構成する各セルを半導体チップ上に配置するように
した半導体装置のセル配置方法において、特定ネットを
構成する各セルの端子間の配線長に指定配線長を設定す
る。そして、当該端子間の配線長が指定配線長となるよ
うに各セルを配置する。
【０００６】
【作用】本発明では、端子間に指定配線長を設定し、そ
の指定を考慮したセルの配置が行われるため、端子間の
信号伝搬遅延時間を最適な値に収束させることが可能と
なる。
の指定を考慮したセルの配置が行われるため、端子間の
信号伝搬遅延時間を最適な値に収束させることが可能と
なる。
【０００７】
【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。本実施例は、半導体装置の論理結線を
構成する各セルが未配置である場合に行う未配置論理に
対する処理と、論理結線を構成する各セルの少なくとも
１つが既配置である場合に行う既配置論理に対する処理
とからなる。
従って説明する。本実施例は、半導体装置の論理結線を
構成する各セルが未配置である場合に行う未配置論理に
対する処理と、論理結線を構成する各セルの少なくとも
１つが既配置である場合に行う既配置論理に対する処理
とからなる。
【０００８】まず、未配置論理に対する処理について説
明する。この処理においては、図１に示す配置制御行列
の作成が行われた後、図２に示すセル割り当て処理が行
われる。
明する。この処理においては、図１に示す配置制御行列
の作成が行われた後、図２に示すセル割り当て処理が行
われる。
【０００９】今、図６に示すように、セルＡの端子ｂ、
セルＢの端子ａ及びセルＣの端子ｂからなるネットと、
セルＢの端子ｂ及びセルＣの端子ａからなるネットとか
らなる論理結線があるとする。また、セルＡの端子ｂと
セルＢの端子ａとの間の距離指定が「２０」、セルＡの
端子ｂとセルＣの端子ｂとの間の距離指定が「１０
０」、セルＢの端子ｂとセルＣの端子ａとの間の距離指
定が「４０」であるとする。
セルＢの端子ａ及びセルＣの端子ｂからなるネットと、
セルＢの端子ｂ及びセルＣの端子ａからなるネットとか
らなる論理結線があるとする。また、セルＡの端子ｂと
セルＢの端子ａとの間の距離指定が「２０」、セルＡの
端子ｂとセルＣの端子ｂとの間の距離指定が「１０
０」、セルＢの端子ｂとセルＣの端子ａとの間の距離指
定が「４０」であるとする。
【００１０】まず、ステップ１で、セルＡの端子ｂ及び
セルＢの端子ａ間、セルＡの端子ｂ及びセルＣの端子ｂ
間、セルＢの端子ｂ及びセルＣの端子ａ間の距離指定の
入力が行われる。
セルＢの端子ａ間、セルＡの端子ｂ及びセルＣの端子ｂ
間、セルＢの端子ｂ及びセルＣの端子ａ間の距離指定の
入力が行われる。
【００１１】ステップ２では、これらの指定が相互のセ
ルＡ，Ｂ，Ｃ間の距離指定と見なされ、図１０に示す指
定距離行列が作成される。図７は図１０に示す指定距離
行列に基づくセルの距離関係を示している。また、図１
０に示す指定距離行列に基づいてそれぞれのセルＡ，
Ｂ，Ｃ間の最短パスが求められ、図１１に示す最短パス
行列が作成される。この最短パス行列において、セル
Ａ，Ｃ間の最短パスが「６０」となっているのは、セル
Ａ，Ｂ間の最短パスとセルＢ，Ｃ間の最短パスとの和を
超えることができないためである。図８は図１１に示す
最短パス行列に基づくセルの距離関係を示している。
ルＡ，Ｂ，Ｃ間の距離指定と見なされ、図１０に示す指
定距離行列が作成される。図７は図１０に示す指定距離
行列に基づくセルの距離関係を示している。また、図１
０に示す指定距離行列に基づいてそれぞれのセルＡ，
Ｂ，Ｃ間の最短パスが求められ、図１１に示す最短パス
行列が作成される。この最短パス行列において、セル
Ａ，Ｃ間の最短パスが「６０」となっているのは、セル
Ａ，Ｂ間の最短パスとセルＢ，Ｃ間の最短パスとの和を
超えることができないためである。図８は図１１に示す
最短パス行列に基づくセルの距離関係を示している。
【００１２】ステップ３では、指定距離行列の要素すべ
てについて処理が行われたか否かが判定される。ステッ
プ３で未処理の要素があると判定されると、ステップ４
に進む。
てについて処理が行われたか否かが判定される。ステッ
プ３で未処理の要素があると判定されると、ステップ４
に進む。
【００１３】ステップ４で指定距離行列の要素が最短パ
ス行列の要素の値を上回っているか否かが判定される。
図１０の指定距離行列におけるセルＡ，Ｃ間の指定距離
が図１１の最短パス行列のセルＡ，Ｃ間の最短パスを上
回っているため、セルＡ，Ｃ間の配線はセルＡ，Ｃの配
置のみでは実現不可能であると判定される。
ス行列の要素の値を上回っているか否かが判定される。
図１０の指定距離行列におけるセルＡ，Ｃ間の指定距離
が図１１の最短パス行列のセルＡ，Ｃ間の最短パスを上
回っているため、セルＡ，Ｃ間の配線はセルＡ，Ｃの配
置のみでは実現不可能であると判定される。
【００１４】そして、次のステップ５で図９に示すよう
に、実現不可能なセルＡ，Ｃ間のパスにダミーセル（迂
回経路端子セル）Ｄが挿入される。ダミーセルＤを挿入
したことにより、ダミーセルＤの端子ａ、セルＡの端子
ｂ及びセルＢの端子ａからなるネットと、ダミーセルＤ
の端子ｂ及びセルＣの端子ｂからなるネットとが追加さ
れ、ネットリストが更新される。
に、実現不可能なセルＡ，Ｃ間のパスにダミーセル（迂
回経路端子セル）Ｄが挿入される。ダミーセルＤを挿入
したことにより、ダミーセルＤの端子ａ、セルＡの端子
ｂ及びセルＢの端子ａからなるネットと、ダミーセルＤ
の端子ｂ及びセルＣの端子ｂからなるネットとが追加さ
れ、ネットリストが更新される。
【００１５】ステップ６では、ダミーセルＤを挿入した
ことにより、セルＡの端子ｂとセルＣの端子ｂとの間の
距離指定「１００」が、セルＡの端子ｂとセルＤの端子
ａとの間の距離指定「５０」と、セルＤの端子ｂとセル
Ｃの端子ｂとの間の距離指定「５０」とに更新される。
ことにより、セルＡの端子ｂとセルＣの端子ｂとの間の
距離指定「１００」が、セルＡの端子ｂとセルＤの端子
ａとの間の距離指定「５０」と、セルＤの端子ｂとセル
Ｃの端子ｂとの間の距離指定「５０」とに更新される。
【００１６】そして、ステップ７にてこれらの指定が相
互のセルＡ，Ｂ，Ｃ，Ｄ間の距離指定と見なされ、図１
２に示すように指定距離行列が更新される。図１２は相
互のセルを実際に離して配置しなければならない距離を
表しており、要素が「−１」である箇所は直接の距離指
定のないことを表している。また、図１２に示す指定距
離行列に基づいて図１３に示すように最短パス行列が更
新される。この最短パス行列は指定距離の実現に関係す
るセル同士が守らなければならない最長距離を表してい
る。例えば、図１２においてセルＡ，セルＣ間には直接
の距離指定はないが、この２つのセルを距離「６０」を
超えて配置した場合に、セルＡ−Ｂ若しくはセルＢ−Ｃ
間の距離の実現が不可能になる。
互のセルＡ，Ｂ，Ｃ，Ｄ間の距離指定と見なされ、図１
２に示すように指定距離行列が更新される。図１２は相
互のセルを実際に離して配置しなければならない距離を
表しており、要素が「−１」である箇所は直接の距離指
定のないことを表している。また、図１２に示す指定距
離行列に基づいて図１３に示すように最短パス行列が更
新される。この最短パス行列は指定距離の実現に関係す
るセル同士が守らなければならない最長距離を表してい
る。例えば、図１２においてセルＡ，セルＣ間には直接
の距離指定はないが、この２つのセルを距離「６０」を
超えて配置した場合に、セルＡ−Ｂ若しくはセルＢ−Ｃ
間の距離の実現が不可能になる。
【００１７】次に、上記のように配置制御行列が作成さ
れた論理を構成する各セルの半導体チップ上への割り当
てが、図２のフローチャートに従って実行される。ま
ず、ステップ１１でセルの配置領域が細分割されたか否
かが判定される。細分割されていないと判定されると、
ステップ１２で配置領域が分割される。
れた論理を構成する各セルの半導体チップ上への割り当
てが、図２のフローチャートに従って実行される。ま
ず、ステップ１１でセルの配置領域が細分割されたか否
かが判定される。細分割されていないと判定されると、
ステップ１２で配置領域が分割される。
【００１８】ステップ１３ではすべてのセルの割り当て
が完了したか否かが判定される。ステップ１３で未割り
当てのセルがあると判定されると、ステップ１４でセル
の割り当て対象領域が初期化される。
が完了したか否かが判定される。ステップ１３で未割り
当てのセルがあると判定されると、ステップ１４でセル
の割り当て対象領域が初期化される。
【００１９】ステップ１５で割り当てるべきセルが距離
制約対象セルであると判定されると、ステップ１６で当
該セルの関連セルに割り当て済みのセルがあるか否かが
判定される。ステップ１６で関連セルに割り当て済みの
セルがあると判定されると、ステップ１７で関連セルで
割り当て済みのものすべてについて処理が終了したか否
かが判定される。
制約対象セルであると判定されると、ステップ１６で当
該セルの関連セルに割り当て済みのセルがあるか否かが
判定される。ステップ１６で関連セルに割り当て済みの
セルがあると判定されると、ステップ１７で関連セルで
割り当て済みのものすべてについて処理が終了したか否
かが判定される。
【００２０】ステップ１７で未処理の割り当て済みセル
があると判定されると、ステップ１８に進む。ステップ
１８でその割り当て済みセルに詳細座標（原点座標）が
あるか否かが判定され、詳細座標がある場合にはステッ
プ１９でその詳細座標と各割り当て対象領域との距離が
計算され、ステップ２０に進む。また、ステップ１８で
割り当て済みセルに詳細座標がないと判定されると、ス
テップ２２でその割り当て済みセルの割り当て対象領域
と各割り当て対象領域との距離が計算される。なお、割
り当て対象領域間の距離とは、図１５に示すように割り
当て対象領域Ｐｍ，Ｐｎがある場合、各領域Ｐｍ，Ｐｎ
における最も近い点ａ２，ｂ１間のマンハッタン距離
と、各領域Ｐｍ，Ｐｎにおける最も遠い点ａ１，ｂ２間
のマンハッタン距離とである。また、詳細座標と割り当
て対象領域との距離とは、その詳細座標と、割り当て対
象領域の最も近い点及び最も遠い点とのマンハッタン距
離とである。
があると判定されると、ステップ１８に進む。ステップ
１８でその割り当て済みセルに詳細座標（原点座標）が
あるか否かが判定され、詳細座標がある場合にはステッ
プ１９でその詳細座標と各割り当て対象領域との距離が
計算され、ステップ２０に進む。また、ステップ１８で
割り当て済みセルに詳細座標がないと判定されると、ス
テップ２２でその割り当て済みセルの割り当て対象領域
と各割り当て対象領域との距離が計算される。なお、割
り当て対象領域間の距離とは、図１５に示すように割り
当て対象領域Ｐｍ，Ｐｎがある場合、各領域Ｐｍ，Ｐｎ
における最も近い点ａ２，ｂ１間のマンハッタン距離
と、各領域Ｐｍ，Ｐｎにおける最も遠い点ａ１，ｂ２間
のマンハッタン距離とである。また、詳細座標と割り当
て対象領域との距離とは、その詳細座標と、割り当て対
象領域の最も近い点及び最も遠い点とのマンハッタン距
離とである。
【００２１】ステップ２０で距離の制限により割り当て
対象領域を制限し、ステップ１７に戻り、ステップ１７
以降の処理が繰り返し実行される。ステップ１５で距離
制約対象セルでないと判定されるか、ステップ１６で関
連セルに割り当て済みのセルがないと判定されるか、ま
たはステップ１７で関連セルで割り当て済みのものすべ
てについて処理が終了したと判定されると、ステップ２
１に進む。ステップ２１ではセルを割り当て対象領域の
中で最適な領域に割り当てた後、前記ステップ１３に戻
り、ステップ１３以降の処理が繰り返し実行される。ス
テップ１３ですべてのセルの割り当てが完了したと判定
されると、ステップ１１に戻る。
対象領域を制限し、ステップ１７に戻り、ステップ１７
以降の処理が繰り返し実行される。ステップ１５で距離
制約対象セルでないと判定されるか、ステップ１６で関
連セルに割り当て済みのセルがないと判定されるか、ま
たはステップ１７で関連セルで割り当て済みのものすべ
てについて処理が終了したと判定されると、ステップ２
１に進む。ステップ２１ではセルを割り当て対象領域の
中で最適な領域に割り当てた後、前記ステップ１３に戻
り、ステップ１３以降の処理が繰り返し実行される。ス
テップ１３ですべてのセルの割り当てが完了したと判定
されると、ステップ１１に戻る。
【００２２】ステップ１１で領域が細分割されたと判定
されると、ステップ２３で端子距離指定を参照しながら
各セルを各割り当て領域内で配置する。従って、例え
ば、図１４に示すセルの配置領域ＡＲがあるとする。こ
の配置領域ＡＲに端子の距離指定に基づいて２つのセル
Ｘ，Ｙを距離「５０」で配置するものとする。
されると、ステップ２３で端子距離指定を参照しながら
各セルを各割り当て領域内で配置する。従って、例え
ば、図１４に示すセルの配置領域ＡＲがあるとする。こ
の配置領域ＡＲに端子の距離指定に基づいて２つのセル
Ｘ，Ｙを距離「５０」で配置するものとする。
【００２３】まず、この配置領域ＡＲが４つの割り当て
対象領域Ｐ１〜Ｐ４に分割される。この段階で、２つの
セルＸ，Ｙは各割り当て対象領域Ｐ１〜Ｐ４に対して割
り当てが可能である。なお、距離αは「１５」であると
する。
対象領域Ｐ１〜Ｐ４に分割される。この段階で、２つの
セルＸ，Ｙは各割り当て対象領域Ｐ１〜Ｐ４に対して割
り当てが可能である。なお、距離αは「１５」であると
する。
【００２４】セルＸを割り当てるとき、関連セルＹは未
割り当てであるとし、セルＸを割り当て対象領域Ｐ２に
割り当てたとする。関連セルＹの割り当てに先立って、
割り当て対象領域Ｐ２と各割り当て対象領域Ｐ１〜Ｐ４
との距離を計算する。すると、図１７に示すように、各
領域Ｐ１〜Ｐ４と割り当て対象領域Ｐ２との最短距離は
「０」となり、最長距離はいずれも「５０」以上とな
る。従って、距離の指定によりセルＹの割り当てが制限
される領域は存在しない。そこで、セルＹを割り当て対
象領域Ｐ１に割り当てたとする。
割り当てであるとし、セルＸを割り当て対象領域Ｐ２に
割り当てたとする。関連セルＹの割り当てに先立って、
割り当て対象領域Ｐ２と各割り当て対象領域Ｐ１〜Ｐ４
との距離を計算する。すると、図１７に示すように、各
領域Ｐ１〜Ｐ４と割り当て対象領域Ｐ２との最短距離は
「０」となり、最長距離はいずれも「５０」以上とな
る。従って、距離の指定によりセルＹの割り当てが制限
される領域は存在しない。そこで、セルＹを割り当て対
象領域Ｐ１に割り当てたとする。
【００２５】次に、図１６に示すように、前記各割り当
て対象領域Ｐ１〜Ｐ４がそれぞれ４つの割り当て対象領
域Ｐ１１〜Ｐ１４，Ｐ２１〜Ｐ２４，Ｐ３１〜Ｐ３４，
Ｐ４１〜Ｐ４４に分割される。この段階では、セルＸは
各割り当て対象領域Ｐ２１〜Ｐ２４に対して割り当てが
可能となり、セルＹは各割り当て対象領域Ｐ１１〜Ｐ１
４に対して割り当てが可能となる。
て対象領域Ｐ１〜Ｐ４がそれぞれ４つの割り当て対象領
域Ｐ１１〜Ｐ１４，Ｐ２１〜Ｐ２４，Ｐ３１〜Ｐ３４，
Ｐ４１〜Ｐ４４に分割される。この段階では、セルＸは
各割り当て対象領域Ｐ２１〜Ｐ２４に対して割り当てが
可能となり、セルＹは各割り当て対象領域Ｐ１１〜Ｐ１
４に対して割り当てが可能となる。
【００２６】セルＹを割り当てるとき、関連セルＸは未
割り当てであるとし、セルＹを割り当て対象領域Ｐ１４
に割り当てたとする。関連セルＸの割り当てに先立っ
て、割り当て対象領域Ｐ１４と各割り当て対象領域Ｐ２
１〜Ｐ２４との距離を計算する。すると、図１８に示す
ように、距離の指定によりセルＸの割り当て対象領域は
Ｐ２１，Ｐ２３，Ｐ２４に制限される。割り当て対象領
域Ｐ２２にセルＸが割り当てられると、距離の指定が実
現できない。
割り当てであるとし、セルＹを割り当て対象領域Ｐ１４
に割り当てたとする。関連セルＸの割り当てに先立っ
て、割り当て対象領域Ｐ１４と各割り当て対象領域Ｐ２
１〜Ｐ２４との距離を計算する。すると、図１８に示す
ように、距離の指定によりセルＸの割り当て対象領域は
Ｐ２１，Ｐ２３，Ｐ２４に制限される。割り当て対象領
域Ｐ２２にセルＸが割り当てられると、距離の指定が実
現できない。
【００２７】次に、既配置論理に対する処理について説
明する。この処理においては、図３に示す既配置セルの
距離制限チェックが行われた後、図４，５に示す既配置
セルの配置位置補正が行われる。
明する。この処理においては、図３に示す既配置セルの
距離制限チェックが行われた後、図４，５に示す既配置
セルの配置位置補正が行われる。
【００２８】図３に示す距離制限チェックは論理結線関
係にあるセルのうち、少なくとも１つのセルが既配置セ
ルである場合の処理を示している。まず、ステップ３１
で、論理関係のある各セルについて前記ステップ２と同
様にして指定距離行列が作成され、この作成された指定
距離行列に基づいて最短パス行列が作成される。
係にあるセルのうち、少なくとも１つのセルが既配置セ
ルである場合の処理を示している。まず、ステップ３１
で、論理関係のある各セルについて前記ステップ２と同
様にして指定距離行列が作成され、この作成された指定
距離行列に基づいて最短パス行列が作成される。
【００２９】ステップ３２では指定距離行列の要素すべ
てについて処理が行われたか否かが判定される。ステッ
プ３２で未処理の要素があると判定されると、ステップ
３３に進む。
てについて処理が行われたか否かが判定される。ステッ
プ３２で未処理の要素があると判定されると、ステップ
３３に進む。
【００３０】ステップ３３で行列要素を構成するセルの
ペアが配置されていると判定されると、ステップ３４で
それらのペアが最短パス制限を満たすか否かが判定され
る。ステップ３４で最短パス制限を満たすと判定される
と、ステップ３５に進んで距離指定があるか否かが判定
される。
ペアが配置されていると判定されると、ステップ３４で
それらのペアが最短パス制限を満たすか否かが判定され
る。ステップ３４で最短パス制限を満たすと判定される
と、ステップ３５に進んで距離指定があるか否かが判定
される。
【００３１】ステップ３５で距離指定があると判定され
ると、ステップ３６でセルペア間の距離が距離指定を満
たしているか否かが判定される。ステップ３６でセルペ
ア間の距離が距離指定を満たしていないと判定される
と、ステップ３７においてアラームが出力される。
ると、ステップ３６でセルペア間の距離が距離指定を満
たしているか否かが判定される。ステップ３６でセルペ
ア間の距離が距離指定を満たしていないと判定される
と、ステップ３７においてアラームが出力される。
【００３２】この後、前記ステップ３２に戻り、ステッ
プ３２以降の処理が繰り返し実行される。ステップ３２
で行列の要素すべてについて処理が行われたと判定する
と、処理を終了する。
プ３２以降の処理が繰り返し実行される。ステップ３２
で行列の要素すべてについて処理が行われたと判定する
と、処理を終了する。
【００３３】次に、既配置セルの配置位置補正について
説明する。フローを示している。まず、ステップ４１で
既配置セルについて図３に示す距離制限チェックでアラ
ームが存在するか否かが判定される。既配置セルについ
てアラームが存在すると判定されると、ステップ４２で
補正を行うか否かが判定される。
説明する。フローを示している。まず、ステップ４１で
既配置セルについて図３に示す距離制限チェックでアラ
ームが存在するか否かが判定される。既配置セルについ
てアラームが存在すると判定されると、ステップ４２で
補正を行うか否かが判定される。
【００３４】ステップ４２で補正を行うと判定される
と、ステップ４３で最短パスのアラーム、すなわち、セ
ルペア間の距離が最短パスより長い既配置セル又は既配
置セル同士のすべてについて処理を行ったか否かが判定
される。ステップ４３で未処理の既配置セルがあると判
定すると、ステップ４４に進んで該当する既配置セル又
は既配置セル同士が未配置にされる。これにより、パス
の制限違反なしとなる。
と、ステップ４３で最短パスのアラーム、すなわち、セ
ルペア間の距離が最短パスより長い既配置セル又は既配
置セル同士のすべてについて処理を行ったか否かが判定
される。ステップ４３で未処理の既配置セルがあると判
定すると、ステップ４４に進んで該当する既配置セル又
は既配置セル同士が未配置にされる。これにより、パス
の制限違反なしとなる。
【００３５】ステップ４３で最短パスのアラームのすべ
てについて処理を終了したと判定されると、ステップ４
５に進む。ステップ４５では指定距離のアラームすべて
について処理を行ったか否かが判定され、指定距離のア
ラームで未処理のアラームがあると判定すると、ステッ
プ４６に進む。ステップ４６では他アラームでの補正に
よりアラームが消えているか否かが判定される。他アラ
ームでの補正によりアラームが消えていない場合には、
ステップ４７に進んで距離の補正が行われる。
てについて処理を終了したと判定されると、ステップ４
５に進む。ステップ４５では指定距離のアラームすべて
について処理を行ったか否かが判定され、指定距離のア
ラームで未処理のアラームがあると判定すると、ステッ
プ４６に進む。ステップ４６では他アラームでの補正に
よりアラームが消えているか否かが判定される。他アラ
ームでの補正によりアラームが消えていない場合には、
ステップ４７に進んで距離の補正が行われる。
【００３６】ステップ４７の距離の補正処理は、まず、
ステップ５１で違反パスを含むネットの配線経路が見積
もられ、ステップ５２でその見積もった配線経路上で該
当セルが移動され距離が合わせられる。
ステップ５１で違反パスを含むネットの配線経路が見積
もられ、ステップ５２でその見積もった配線経路上で該
当セルが移動され距離が合わせられる。
【００３７】次に、ステップ５３で移動したセルを再配
置可能か否かが判定され、再配置可能であると判定する
と、ステップ５４で他のパスの距離指定に影響があるか
否かが判定される。ステップ５４で影響があると判定さ
れると、ステップ５５で該当セルが未配置にされる。ま
た、ステップ５４で影響がないと判定されると、ステッ
プ５６で該当セルが前記ステップ５２で求められた補正
位置に配置される。
置可能か否かが判定され、再配置可能であると判定する
と、ステップ５４で他のパスの距離指定に影響があるか
否かが判定される。ステップ５４で影響があると判定さ
れると、ステップ５５で該当セルが未配置にされる。ま
た、ステップ５４で影響がないと判定されると、ステッ
プ５６で該当セルが前記ステップ５２で求められた補正
位置に配置される。
【００３８】従って、例えば、図１９に示すセルＥとＦ
とが指定距離を超えて配置されているとする。なお、距
離指定はセルＥの端子ｅとセルＦの端子ｆとの間で行わ
れたものとする。
とが指定距離を超えて配置されているとする。なお、距
離指定はセルＥの端子ｅとセルＦの端子ｆとの間で行わ
れたものとする。
【００３９】まず、図１９において、違反した指定の端
子ｅ，ｆ間を含むネットの配線経路ｅ，ｇ，ｈ，ｆが見
積もられる。次に、図２０に示すように、端子ｅ，ｆ間
を結ぶ配線経路上でセルＦを移動し、端子間の指定距離
を実現する破線位置にセルＦを移す。セルＦを破線位置
に移動しても他の距離指定に違反せず、かつ移動が可能
であればセルＦを破線位置に配置することにより補正が
完了する。
子ｅ，ｆ間を含むネットの配線経路ｅ，ｇ，ｈ，ｆが見
積もられる。次に、図２０に示すように、端子ｅ，ｆ間
を結ぶ配線経路上でセルＦを移動し、端子間の指定距離
を実現する破線位置にセルＦを移す。セルＦを破線位置
に移動しても他の距離指定に違反せず、かつ移動が可能
であればセルＦを破線位置に配置することにより補正が
完了する。
【００４０】このように、本実施例では、指定距離が設
定されたセル間について指定距離行列と最短パス行列と
を作成した。そして、指定距離行列における要素が最短
パス行列における要素を上回っているとき、当該セル間
のパスにダミーセルを挿入するようにした。従って、セ
ル間に設定した指定距離を実現する各セルの配置を行う
ことができる。また、既配置のセルについて指定距離が
設定されているものについても指定距離行列及び最短パ
ス行列を作成して距離制限チェックを行っている。そし
て、指定距離行列における要素が最短パス行列における
要素を上回っているとき、該当する既配置セルを未配置
にするか、またはセルを移動して距離の補正を行うよう
にした。従って、信号伝搬遅延時間を考慮しない自動配
線装置を用いて配線を行っても端子間の信号伝搬遅延時
間を最適な値に収束させることができ、チップ性能を向
上することができる。
定されたセル間について指定距離行列と最短パス行列と
を作成した。そして、指定距離行列における要素が最短
パス行列における要素を上回っているとき、当該セル間
のパスにダミーセルを挿入するようにした。従って、セ
ル間に設定した指定距離を実現する各セルの配置を行う
ことができる。また、既配置のセルについて指定距離が
設定されているものについても指定距離行列及び最短パ
ス行列を作成して距離制限チェックを行っている。そし
て、指定距離行列における要素が最短パス行列における
要素を上回っているとき、該当する既配置セルを未配置
にするか、またはセルを移動して距離の補正を行うよう
にした。従って、信号伝搬遅延時間を考慮しない自動配
線装置を用いて配線を行っても端子間の信号伝搬遅延時
間を最適な値に収束させることができ、チップ性能を向
上することができる。
【００４１】
【発明の効果】以上詳述したように、本発明によれば、
配線可能性を考慮しながら、指定配線長を実現するセル
の配置を行うことができる優れた効果がある。
配線可能性を考慮しながら、指定配線長を実現するセル
の配置を行うことができる優れた効果がある。
【図１】一実施例の配置制御行列の作成処理を示すフロ
ーチャートである。
ーチャートである。
【図２】一実施例のセル割り当て処理を示すフローチャ
ートである。
ートである。
【図３】一実施例の既配置セルの距離制限チェックを示
すフローチャートである。
すフローチャートである。
【図４】一実施例の既配置セルの配置位置補正を示すフ
ローチャートである。
ローチャートである。
【図５】一実施例の距離の補正処理を示すフローチャー
トである。
トである。
【図６】一例の論理結線を示す説明図である。
【図７】セルの距離関係を示す説明図である。
【図８】セルの距離関係を示す説明図である。
【図９】更新後の論理結線を示す説明図である。
【図１０】指定距離行列を示す説明図である。
【図１１】最短パス行列を示す説明図である。
【図１２】更新後の指定距離行列を示す説明図である。
【図１３】更新後の最短パス行列を示す説明図である。
【図１４】セル配置領域の分割を示す説明図である。
【図１５】領域の距離定義を示す説明図である。
【図１６】セル配置領域の分割を示す説明図である。
【図１７】図１４に示す配置対象領域Ｐ２と各配置対象
領域Ｐ１〜Ｐ４との距離を示す説明図である。
領域Ｐ１〜Ｐ４との距離を示す説明図である。
【図１８】図１６に示す配置対象領域Ｐ１４と各配置対
象領域Ｐ２１〜Ｐ２４との距離を示す説明図である。
象領域Ｐ２１〜Ｐ２４との距離を示す説明図である。
【図１９】見積り配線経路を示す説明図である。
【図２０】セルの移動を示す説明図である。
Ａ，Ｂ，Ｃ セル Ｄ ダミーセル Ｐ１〜Ｐ４ セル配置領域
Claims (5)
- 【請求項１】 半導体装置のネットリストに基づいて各
ネットを構成する各セルを半導体チップ上に配置するよ
うにした半導体装置のセル配置方法において、 特定ネットを構成する各セルの端子間の配線長に指定配
線長を設定し、 当該端子間の配線長が指定配線長となるように各セルを
配置するようにしたことを特徴とする半導体装置のセル
配置方法。 - 【請求項２】 特定ネットにおける端子間の配線長がそ
の指定配線長となるように当該特定ネットを構成する各
セルを配置する際、 各セルの配置のみでは端子間の配線長が指定配線長より
も短くなるときには端子間に指定配線長となる迂回経路
を設定し、 中間端子点を備えるダミーセルをその迂回経路上に配置
するようにしたことを特徴とする請求項１に記載の半導
体装置のセル配置方法。 - 【請求項３】 半導体装置のネットリストに基づいて各
ネットを構成する各セルを半導体チップ上に配置するよ
うにした半導体装置のセル配置方法において、 特定ネットを構成する各セルの端子間の配線長に指定配
線長を設定し、 半導体チップを複数のセル配置対象領域に分割し、各セ
ル配置対象領域間における最短及び最長距離を求め、 当該特定ネットの指定配線長が任意のセル配置対象領域
間における最短距離から最長距離までの範囲内に含まれ
るとき、その特定ネットを構成する各セルをそれらのセ
ル配置対象領域に配置するようにしたことを特徴とする
半導体装置のセル配置方法。 - 【請求項４】 特定ネットを構成する各セルの少なくと
も一部が任意のセル配置対象領域に既に配置されている
とき、その既配置のセル配置対象領域との間の最短及び
最長距離が当該特定ネットの指定配線長を含むような未
配置のセル配置対象領域が存在しない場合には既配置の
セルの少なくとも一部を未配置とし、 未配置のセル配置対象領域間における最短及び最長距離
を求め、 当該特定ネットの指定配線長が未配置のセル配置対象領
域間における最短距離から最長距離までの範囲内に含ま
れるとき、その特定ネットを構成する未配置の各セルを
それらのセル配置対象領域に配置するようにしたことを
特徴とする請求項３に記載の半導体装置のセル配置方
法。 - 【請求項５】 特定ネットにおける２つのセルが任意の
セル配置対象領域に既に配置され、その既配置のセル配
置対象領域間の距離が当該特定ネットの指定配線長を越
えているときにはそれら２つのセル間の配線経路を求
め、それら２つのセルの少なくとも１つを配線経路に沿
って移動させ、両者間の距離が指定配線長となる位置に
セルを配置するようにしたことを特徴とする請求項３に
記載の半導体装置のセル配置方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116168A JPH06334043A (ja) | 1993-05-18 | 1993-05-18 | 半導体装置のセル配置方法 |
| US08/124,702 US5618744A (en) | 1992-09-22 | 1993-09-22 | Manufacturing method and apparatus of a semiconductor integrated circuit device |
| US08/748,534 US6035111A (en) | 1992-09-22 | 1996-11-13 | Manufacturing method and apparatus of a semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116168A JPH06334043A (ja) | 1993-05-18 | 1993-05-18 | 半導体装置のセル配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334043A true JPH06334043A (ja) | 1994-12-02 |
Family
ID=14680479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5116168A Withdrawn JPH06334043A (ja) | 1992-09-22 | 1993-05-18 | 半導体装置のセル配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6505335B1 (en) | 2000-04-17 | 2003-01-07 | Mitsubishi Denki Kabushiki Kaisha | Automatic cell placement and routing method and semiconductor integrated circuit |
-
1993
- 1993-05-18 JP JP5116168A patent/JPH06334043A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6505335B1 (en) | 2000-04-17 | 2003-01-07 | Mitsubishi Denki Kabushiki Kaisha | Automatic cell placement and routing method and semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6772406B1 (en) | Method for making large-scale ASIC using pre-engineered long distance routing structure | |
| US7017137B2 (en) | Topological global routing for automated IC package interconnect | |
| US5339253A (en) | Method and apparatus for making a skew-controlled signal distribution network | |
| CN106449628B (zh) | 半导体布局结构及其设计方法 | |
| US5849610A (en) | Method for constructing a planar equal path length clock tree | |
| US7930668B1 (en) | Placement and routing using inhibited overlap of expanded areas | |
| CN112183000A (zh) | 一种支持互连约束的超图划分方法 | |
| JP3256597B2 (ja) | 自動配置設計方法および自動配置設計装置 | |
| JPH06334043A (ja) | 半導体装置のセル配置方法 | |
| US20040237060A1 (en) | Integrated circuit device, clock layout system, clock layout method, and clock layout program | |
| JPH04307672A (ja) | 概略配線処理方式 | |
| US6819138B2 (en) | Dividing and distributing the drive strength of a single clock buffer | |
| US6516458B1 (en) | Layout structure for integrated circuit, method and system for generating layout for CMOS circuit | |
| JPH05243383A (ja) | 自動配線方法 | |
| JP3017038B2 (ja) | 半導体集積回路の設計方式 | |
| JP2952085B2 (ja) | クロック信号分配配線用のクラスタ生成方法 | |
| JP2000172367A (ja) | クロック信号分配方法及びクロック分配回路 | |
| JPH09319775A (ja) | 半導体集積回路の設計方法および装置 | |
| JPH0442571A (ja) | 半導体集積回路装置における集積回路素子の配置方法 | |
| JP3457480B2 (ja) | 自動配置方法 | |
| JP2009176823A (ja) | 半導体集積回路装置 | |
| CN115562848A (zh) | 任务处理方法及装置、分布式芯片、电子设备、介质 | |
| JPH0417354A (ja) | 半導体集積回路の自動配置配線システム | |
| JP3062149B2 (ja) | 自動配線方法 | |
| JP2002342401A (ja) | 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |