JPH0535822A - 配置設計方式 - Google Patents
配置設計方式Info
- Publication number
- JPH0535822A JPH0535822A JP3189651A JP18965191A JPH0535822A JP H0535822 A JPH0535822 A JP H0535822A JP 3189651 A JP3189651 A JP 3189651A JP 18965191 A JP18965191 A JP 18965191A JP H0535822 A JPH0535822 A JP H0535822A
- Authority
- JP
- Japan
- Prior art keywords
- result
- arrangement
- wiring
- block
- congestion degree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 最適配置を得るためのターンアラウンドタイ
ムを短縮する。 【構成】 論理接続情報に基づいて配置を行う配置手段
２と、配置結果に基づいて概略経路を求める概略配線手
段３と、概略配線の結果を入力し、遅延解析処理を行う
遅延解析手段４と、混雑部の領域及びその許容度を含む
混雑度情報を出力する混雑度情報出力手段５と、混雑領
域及び許容度の情報を入力し、混雑領域内にあるブロッ
クの配置結果をクリアする違反ブロッククリア手段６
と、配置結果をクリアされたブロックを再度配置するブ
ロック再配置手段７とを含むことを特徴とする配置設計
方式。
ムを短縮する。 【構成】 論理接続情報に基づいて配置を行う配置手段
２と、配置結果に基づいて概略経路を求める概略配線手
段３と、概略配線の結果を入力し、遅延解析処理を行う
遅延解析手段４と、混雑部の領域及びその許容度を含む
混雑度情報を出力する混雑度情報出力手段５と、混雑領
域及び許容度の情報を入力し、混雑領域内にあるブロッ
クの配置結果をクリアする違反ブロッククリア手段６
と、配置結果をクリアされたブロックを再度配置するブ
ロック再配置手段７とを含むことを特徴とする配置設計
方式。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ，プリント板等の
ブロックを配置する配置設計方式に関する。
ブロックを配置する配置設計方式に関する。
【０００２】
【従来の技術】従来のこの種の配置設計方式は、配置処
理時に得られる情報、即ち、仮想配線長の総和や結線要
求のヒストグラムの値に着目して配置の評価を行った後
で概略・詳細配線を行い、未配本数や遅延違反をチェッ
クし、不可の場合には配置処理に戻って再度レイアウト
を行っていた（参考文献： 「論理装置のＣＡＤ」 情
報処理学会 昭和５６年３月２０日発行）。
理時に得られる情報、即ち、仮想配線長の総和や結線要
求のヒストグラムの値に着目して配置の評価を行った後
で概略・詳細配線を行い、未配本数や遅延違反をチェッ
クし、不可の場合には配置処理に戻って再度レイアウト
を行っていた（参考文献： 「論理装置のＣＡＤ」 情
報処理学会 昭和５６年３月２０日発行）。
【０００３】
【発明が解決しようとする課題】上述した従来の配置設
計方式では、配置設計が終了した後で概略配線・詳細配
線へと進むため、詳細配線後にはじめて正確な未配線情
報、即ち配置の良否が判明する。従って、設計者はそれ
を見て再度配置設計に戻り、パラメータの変更，特定ブ
ロックの配置位置指定等を行って再度配置・配線処理を
くり返し、その結果を確認するという事を行う必要があ
る。
計方式では、配置設計が終了した後で概略配線・詳細配
線へと進むため、詳細配線後にはじめて正確な未配線情
報、即ち配置の良否が判明する。従って、設計者はそれ
を見て再度配置設計に戻り、パラメータの変更，特定ブ
ロックの配置位置指定等を行って再度配置・配線処理を
くり返し、その結果を確認するという事を行う必要があ
る。
【０００４】ところが、詳細配線は、設計規模が大きく
なるに従って処理時間も増大するため、最終的な未配線
情報を得るまでのターンアラウンドタイムが増大し、か
つマシンリソースの増大も招くという欠点がある。
なるに従って処理時間も増大するため、最終的な未配線
情報を得るまでのターンアラウンドタイムが増大し、か
つマシンリソースの増大も招くという欠点がある。
【０００５】
【課題を解決するための手段】本発明の方式は、ＬＳ
Ｉ，プリント板等の配置単位となるブロックを配置する
配置設計方式において、論理接続情報に基づいて配置を
行う配置手段と、配置結果に基づいて概略経路を求める
概略配線手段と、概略配線の結果を入力し、混雑度を計
算する混雑度計算手段と、混雑部の領域及びその許容度
を含む混雑度情報を出力する混雑度情報出力手段と、混
雑領域及び許容度の情報を入力し、混雑領域内にあるブ
ロックの配置結果をクリアする違反ブロッククリア手段
と、配置結果をクリアされたブロックを再度最適位置に
配置するブロック再配置手段とを含むことを特徴とす
る。
Ｉ，プリント板等の配置単位となるブロックを配置する
配置設計方式において、論理接続情報に基づいて配置を
行う配置手段と、配置結果に基づいて概略経路を求める
概略配線手段と、概略配線の結果を入力し、混雑度を計
算する混雑度計算手段と、混雑部の領域及びその許容度
を含む混雑度情報を出力する混雑度情報出力手段と、混
雑領域及び許容度の情報を入力し、混雑領域内にあるブ
ロックの配置結果をクリアする違反ブロッククリア手段
と、配置結果をクリアされたブロックを再度最適位置に
配置するブロック再配置手段とを含むことを特徴とす
る。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例である構成図であ
り、図２は本実施例の動作を説明するための配置設計例
であり、図３は本配置設計例における混雑度結果を示
す。以下の処理はいくつかの処理手順から構成され、そ
れらは制御手順１によってコントロールされる。
り、図２は本実施例の動作を説明するための配置設計例
であり、図３は本配置設計例における混雑度結果を示
す。以下の処理はいくつかの処理手順から構成され、そ
れらは制御手順１によってコントロールされる。
【０００８】まず、論理接続情報８に基づいて配置手段
２により全ブロックが配置され、概略配線手段３により
概略経路が生成される。その結果は、各々、配置結果９
及び概略配線結果１０としてテーブル等に保存される。
２により全ブロックが配置され、概略配線手段３により
概略経路が生成される。その結果は、各々、配置結果９
及び概略配線結果１０としてテーブル等に保存される。
【０００９】図２（Ａ）は論理接続情報７の一部を示
し、これを配置し、概略配線処理を行った概略配線結果
を図２（Ｂ）に示す。
し、これを配置し、概略配線処理を行った概略配線結果
を図２（Ｂ）に示す。
【００１０】図２（Ａ）に示したブロック２２〜ブロッ
ク２７が、各々図２（Ｂ）の配置位置（２，１）〜
（４，２）の間に配置され、概略配線が行われている。
この概略配線は詳細配線ほど正確な配線経路を示しては
いないが、マンハッタン長に比べるとはるかに実際の配
線経路に近く、線長、見積りの上ではるかに精度の高い
結果を得る事ができる。
ク２７が、各々図２（Ｂ）の配置位置（２，１）〜
（４，２）の間に配置され、概略配線が行われている。
この概略配線は詳細配線ほど正確な配線経路を示しては
いないが、マンハッタン長に比べるとはるかに実際の配
線経路に近く、線長、見積りの上ではるかに精度の高い
結果を得る事ができる。
【００１１】さらに、概略配線処理は、詳細配線処理に
比べ処理時間が大幅に短くて済むという特徴もある。従
って、概略配線処理結果で配置の詳細を行うことは、タ
ーンアラウンドタイムの短縮の上で非常に効果があると
いえる。
比べ処理時間が大幅に短くて済むという特徴もある。従
って、概略配線処理結果で配置の詳細を行うことは、タ
ーンアラウンドタイムの短縮の上で非常に効果があると
いえる。
【００１２】次に、混雑度計算手段４により混雑度計算
され、その結果は、混雑度結果１１としてテーブル等に
保存される。さらに、混雑度情報出力手段５により混雑
領域，チャネル許容度（許容配線通過量と概略配線で割
り付けられた配線通過量の差）等の情報を混雑度情報１
２として出力する。
され、その結果は、混雑度結果１１としてテーブル等に
保存される。さらに、混雑度情報出力手段５により混雑
領域，チャネル許容度（許容配線通過量と概略配線で割
り付けられた配線通過量の差）等の情報を混雑度情報１
２として出力する。
【００１３】図３（Ａ）は概略配線後の混雑度計算結果
を示す。混雑度は、各ｘ，ｙ座標の境界上を横切る配線
本数で示し、この本数と各境界上の許容通過本数との差
が大きい程、その境界は通過余裕がある（チャネル許容
度が大）とみなすことができる。
を示す。混雑度は、各ｘ，ｙ座標の境界上を横切る配線
本数で示し、この本数と各境界上の許容通過本数との差
が大きい程、その境界は通過余裕がある（チャネル許容
度が大）とみなすことができる。
【００１４】さらに違反ブロッククリア手段６により、
混雑度情報１２から情報を入力し、どのブロックの再配
置を行うかを判定し、そのブロックの配置情報をクリア
することによって再配置ブロック情報１３を出力する。
混雑度情報１２から情報を入力し、どのブロックの再配
置を行うかを判定し、そのブロックの配置情報をクリア
することによって再配置ブロック情報１３を出力する。
【００１５】次に、ブロック再配置手段７によって再配
置ブロック情報１３のブロックのみが再配置され、結果
が配置結果９に出力され、上述した概略配線手段３以降
の処理が再度くり返される。
置ブロック情報１３のブロックのみが再配置され、結果
が配置結果９に出力され、上述した概略配線手段３以降
の処理が再度くり返される。
【００１６】再配置および概略配線結果を図２（Ｃ）に
示す。ここではブロック２２〜ブロック２７が再配置さ
れ、概略配線が行われている。さらに、ブロック再配置
後の混雑度結果を図３（Ｂ）に示す。再配置前の混雑度
結果（図３（Ｂ））と比較すると混雑度が改善されてい
ることがわかる。このことから、未配本数が確実に減少
するであろうことを予測できる。
示す。ここではブロック２２〜ブロック２７が再配置さ
れ、概略配線が行われている。さらに、ブロック再配置
後の混雑度結果を図３（Ｂ）に示す。再配置前の混雑度
結果（図３（Ｂ））と比較すると混雑度が改善されてい
ることがわかる。このことから、未配本数が確実に減少
するであろうことを予測できる。
【００１７】さらに、再配置後の混雑度を上述の方法で
評価した結果、まだ混雑度の平準化が必要な場合は、再
配置ブロック情報１３を出力することによって、上記の
処理をくり返し、概略配線処理の段階で混雑度を平準化
させた配置結果を求めることができる。
評価した結果、まだ混雑度の平準化が必要な場合は、再
配置ブロック情報１３を出力することによって、上記の
処理をくり返し、概略配線処理の段階で混雑度を平準化
させた配置結果を求めることができる。
【００１８】
【発明の効果】以上説明したように本発明は、概略配線
結果情報に基づいて混雑度を評価し、その結果により再
配置ブロックを求め、そのブロックの配置をクリアして
再配置し、再度概略配線を行って混雑度を評価すること
をくり返すことによって、詳細配線結果に従った配置修
正を不要とし、はるかに短いターンアラウンドタイムで
最適配置を得ることができるという効果がある。
結果情報に基づいて混雑度を評価し、その結果により再
配置ブロックを求め、そのブロックの配置をクリアして
再配置し、再度概略配線を行って混雑度を評価すること
をくり返すことによって、詳細配線結果に従った配置修
正を不要とし、はるかに短いターンアラウンドタイムで
最適配置を得ることができるという効果がある。
【図１】本発明の一実施例の構成図である。
【図２】図１に示した実施例の動作を説明するための配
線設計例を示す。
線設計例を示す。
【図３】図２に示した配置設計例における混雑度結果を
示す。
示す。
１ 制御手段 ２ 配置手段 ３ 概略配線手段 ４ 混雑度計算手段 ５ 混雑度情報出力手段 ６ 違反ブロッククリア手段 ７ ブロック再配置手段 ８ 論理接続情報 ９ 配置結果 １０ 概略配線結果 １１ 混雑度結果 １２ 混雑度情報 １３ 再配置ブロック情報 ２１ 外部端子 ２２〜２７ ブロック
Claims (1)
- 【特許請求の範囲】 【請求項１】 ＬＳＩ，プリント板等の配置単位となる
ブロックを配置する配置設計方式において、 論理接続情報に基づいて配置を行う配置手段と、 配置結果に基づいて概略経路を求める概略配線手段と、 概略配線の結果を入力し、混雑度を計算する混雑度計算
手段と、 混雑部の領域及びその許容度を含む混雑度情報を出力す
る混雑度情報出力手段と、 混雑領域及び許容度の情報を入力し、混雑領域内にある
ブロックの配置結果をクリアする違反ブロッククリア手
段と、 配置結果をクリアされたブロックを再度最適位置に配置
するブロック再配置手段とを含むことを特徴とする配置
設計方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189651A JPH0535822A (ja) | 1991-07-30 | 1991-07-30 | 配置設計方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189651A JPH0535822A (ja) | 1991-07-30 | 1991-07-30 | 配置設計方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535822A true JPH0535822A (ja) | 1993-02-12 |
Family
ID=16244888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189651A Pending JPH0535822A (ja) | 1991-07-30 | 1991-07-30 | 配置設計方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535822A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010165365A (ja) * | 2000-06-22 | 2010-07-29 | Fujitsu Ltd | Ｌｓｉのセル配置位置情報変更プログラム及び方法 |
-
1991
- 1991-07-30 JP JP3189651A patent/JPH0535822A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010165365A (ja) * | 2000-06-22 | 2010-07-29 | Fujitsu Ltd | Ｌｓｉのセル配置位置情報変更プログラム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112214960B (zh) | 一种兼顾集成电路时序的冗余金属填充方法及系统 | |
| Liu et al. | Timing-aware layer assignment for advanced process technologies considering via pillars | |
| JPH10313058A (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法 | |
| US6145116A (en) | Layout design apparatus | |
| JP2001274254A (ja) | 半導体集積回路の自動配置配線方法 | |
| US6971082B2 (en) | Method and apparatus for revising wiring of a circuit to prevent electro-migration | |
| JPH0714927A (ja) | 自動配置設計方法および自動配置設計装置 | |
| JPH0535822A (ja) | 配置設計方式 | |
| JPH0540802A (ja) | 配置設計方式 | |
| JP2985833B2 (ja) | クロック分配方式及び方法 | |
| JP3008849B2 (ja) | 半導体集積回路の設計方法および装置 | |
| JP3107207B2 (ja) | 論理回路改善方法および論理回路改善方式 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JP2848097B2 (ja) | 配置設計方式 | |
| JP2904270B2 (ja) | クロストークエラー抑制方式 | |
| JPH06310601A (ja) | レイアウト設計方法 | |
| JP5245314B2 (ja) | 半導体集積回路の設計方法および装置 | |
| JP3017038B2 (ja) | 半導体集積回路の設計方式 | |
| JPH04151853A (ja) | 配線方法 | |
| JP2002215704A (ja) | モジュールの端子位置決定方法及び装置 | |
| JPH08288395A (ja) | 配置処理方法及び配置処理装置 | |
| JP2639313B2 (ja) | 集積回路配置装置および方法 | |
| JPH08185422A (ja) | レイアウト装置 | |
| JP2692608B2 (ja) | 集積回路配置装置および方法 | |
| JPH118309A (ja) | 論理回路設計制約生成装置 |