JP2630218B2 - 回路設計装置 - Google Patents
回路設計装置Info
- Publication number
- JP2630218B2 JP2630218B2 JP5244181A JP24418193A JP2630218B2 JP 2630218 B2 JP2630218 B2 JP 2630218B2 JP 5244181 A JP5244181 A JP 5244181A JP 24418193 A JP24418193 A JP 24418193A JP 2630218 B2 JP2630218 B2 JP 2630218B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- simulation
- wiring
- load information
- circuit diagram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はＩＣ，ＬＳＩ，ＰＣＢな
どの電子回路を設計するための回路設計装置に関し、特
に小規模回路ブロックにおいて、回路シュミレーション
用接続情報と遅延等の配線負荷情報を同時に入力する回
路設計装置に関する。
どの電子回路を設計するための回路設計装置に関し、特
に小規模回路ブロックにおいて、回路シュミレーション
用接続情報と遅延等の配線負荷情報を同時に入力する回
路設計装置に関する。
【０００２】
【従来の技術】従来の回路設計装置は、ＣＡＤ装置を用
いて回路解析のシュミレーションを行なっている。その
ため、小規模電子回路ブロックの回路設計にあたって
も、回路シュミレーション用接続情報の処理と配線負荷
情報の処理とを別個に行なっている。
いて回路解析のシュミレーションを行なっている。その
ため、小規模電子回路ブロックの回路設計にあたって
も、回路シュミレーション用接続情報の処理と配線負荷
情報の処理とを別個に行なっている。
【０００３】図４は従来の一例を説明するための回路設
計装置における処理フロー図である。図４に示すよう
に、従来の回路設計装置においては、入出力装置や表示
装置と記憶装置および中央処理装置を備えたＣＡＤ装置
を用いている。まず、回路図データを入力して回路図素
子配置とそれらに基ずく回路図素子間配線を決定する。
ついで、回路図データ入力が完了すると、これらの配置
・配線データにより回路解析シュミレーション用ネット
リストを作成し、回路シュミレーションを行なう。この
回路解析シュミレーションがＯＫになると、ＩＣレイア
ウト装置等を用いてＩＣのレイアウトを行なう。さら
に、ＩＣレイアウト後に設計エラーが検出されると、Ｉ
Ｃレイアウトより配線負荷情報を抽出し、その抽出した
配線負荷情報を前述した回路解析シュミレーション用ネ
ットリストに追加し、再度シュミレーションを実施して
動作の確認を取っている。一方、ＩＣレイアウトが終了
し、エラーが無ければ、回路設計を終了とする。
計装置における処理フロー図である。図４に示すよう
に、従来の回路設計装置においては、入出力装置や表示
装置と記憶装置および中央処理装置を備えたＣＡＤ装置
を用いている。まず、回路図データを入力して回路図素
子配置とそれらに基ずく回路図素子間配線を決定する。
ついで、回路図データ入力が完了すると、これらの配置
・配線データにより回路解析シュミレーション用ネット
リストを作成し、回路シュミレーションを行なう。この
回路解析シュミレーションがＯＫになると、ＩＣレイア
ウト装置等を用いてＩＣのレイアウトを行なう。さら
に、ＩＣレイアウト後に設計エラーが検出されると、Ｉ
Ｃレイアウトより配線負荷情報を抽出し、その抽出した
配線負荷情報を前述した回路解析シュミレーション用ネ
ットリストに追加し、再度シュミレーションを実施して
動作の確認を取っている。一方、ＩＣレイアウトが終了
し、エラーが無ければ、回路設計を終了とする。
【０００４】かかる従来の回路設計装置においては、回
路図入力直後の回路解析で論理等大枠の確認を行ない、
ＩＣレイアウト後にＩＣレイアウトより抽出した配線負
荷情報をシュミレーション用ネットリストに追加して細
部の確認を取っている。このため、細部のシュミレーシ
ョンの際に不具合が見つかれば、回路図入力まで戻って
設計をやり直す必要がある。
路図入力直後の回路解析で論理等大枠の確認を行ない、
ＩＣレイアウト後にＩＣレイアウトより抽出した配線負
荷情報をシュミレーション用ネットリストに追加して細
部の確認を取っている。このため、細部のシュミレーシ
ョンの際に不具合が見つかれば、回路図入力まで戻って
設計をやり直す必要がある。
【０００５】図５は図４における中央処理装置の動作説
明図である。図５に示すように、この中央処理装置は、
回路図作成手段で作成されるＮＡＮＤゲートＧ１，Ｇ３
やインバータＧ２および配線Ｄ，Ｅ，Ｆ等を含んだ回路
図データ１６を基に、シュミレーション用ネットリスト
１８を作成する。これにより、中央処理装置の回路シュ
ミレーション装置では、大まかな回路解析シュミレーシ
ョン２０ａを行なう。一方、中央処理装置のＩＣレイア
ウト装置２１では、大まかなシュミレーションが終了す
ると、回路図データ１６よりＩＣレイアウトデータ２２
を作成する。そのデータは配線負荷情報抽出装置２３へ
送出され、そこで配線負荷情報２３が生成される。この
配線負荷情報２３は、前述したシュミレーション用ネッ
トリスト１８と合成され、配線情報を考慮したネットリ
スト１９ａが作成される。この配線情報を考慮したネッ
トリスト１９ａに基ずき、再度細かな回路解析シュミレ
ーション２０ａが行なわれる。
明図である。図５に示すように、この中央処理装置は、
回路図作成手段で作成されるＮＡＮＤゲートＧ１，Ｇ３
やインバータＧ２および配線Ｄ，Ｅ，Ｆ等を含んだ回路
図データ１６を基に、シュミレーション用ネットリスト
１８を作成する。これにより、中央処理装置の回路シュ
ミレーション装置では、大まかな回路解析シュミレーシ
ョン２０ａを行なう。一方、中央処理装置のＩＣレイア
ウト装置２１では、大まかなシュミレーションが終了す
ると、回路図データ１６よりＩＣレイアウトデータ２２
を作成する。そのデータは配線負荷情報抽出装置２３へ
送出され、そこで配線負荷情報２３が生成される。この
配線負荷情報２３は、前述したシュミレーション用ネッ
トリスト１８と合成され、配線情報を考慮したネットリ
スト１９ａが作成される。この配線情報を考慮したネッ
トリスト１９ａに基ずき、再度細かな回路解析シュミレ
ーション２０ａが行なわれる。
【０００６】
【発明が解決しようとする課題】上述した従来の回路設
計装置は、かかる回路シュミレーション用接続情報と遅
延等の配線負荷情報を同時に入力していないため、回路
図データ入力直後の回路解析シュミレーション精度が低
いという欠点がある。特に、配線に起因する遅延やクロ
ストークあるいは波形なまり等のエラーを含んだまま、
ＩＣレイアウト装置にデータを渡すことになる。これは
回路解析シュミレーションの精度に決定的な影響を与え
る。
計装置は、かかる回路シュミレーション用接続情報と遅
延等の配線負荷情報を同時に入力していないため、回路
図データ入力直後の回路解析シュミレーション精度が低
いという欠点がある。特に、配線に起因する遅延やクロ
ストークあるいは波形なまり等のエラーを含んだまま、
ＩＣレイアウト装置にデータを渡すことになる。これは
回路解析シュミレーションの精度に決定的な影響を与え
る。
【０００７】また、従来の回路設計装置は、ＩＣレイア
ウト装置を必要とするので、装置が大きくなるととも
に、シュミレーション速度が遅くなるという欠点があ
る。すなわち、ＩＣレイアウト後に配線負荷情報を抽出
し、これをネットリストに追加して回路解析シュミレー
ションを行なうので、解析演算部であるシュミレーショ
ン装置へ膨大なデータが入力され、シュミレーション速
度は遅くなる。
ウト装置を必要とするので、装置が大きくなるととも
に、シュミレーション速度が遅くなるという欠点があ
る。すなわち、ＩＣレイアウト後に配線負荷情報を抽出
し、これをネットリストに追加して回路解析シュミレー
ションを行なうので、解析演算部であるシュミレーショ
ン装置へ膨大なデータが入力され、シュミレーション速
度は遅くなる。
【０００８】更に、従来の回路設計装置は、ＩＣレイア
ウトを終了してから精度の高いシュミレーションを行な
っている。そのため、ＩＣレイアウト後にエラーが検出
された場合は再度回路入力に戻り、ＩＣレイアウトの修
正を行なってから再度シュミレーションを行なうので、
全体のターン・アラウンド・タイム（ＴＡＴ）が長くな
るという欠点がある。
ウトを終了してから精度の高いシュミレーションを行な
っている。そのため、ＩＣレイアウト後にエラーが検出
された場合は再度回路入力に戻り、ＩＣレイアウトの修
正を行なってから再度シュミレーションを行なうので、
全体のターン・アラウンド・タイム（ＴＡＴ）が長くな
るという欠点がある。
【０００９】本発明の目的は、かかる回路図データ入力
直後の回路解析シュミレーション精度を向上させ、シュ
ミレーション速度を早くするとともに、ＴＡＴを短くす
ることのできる回路設計装置を提供することにある。
直後の回路解析シュミレーション精度を向上させ、シュ
ミレーション速度を早くするとともに、ＴＡＴを短くす
ることのできる回路設計装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の回路設計装置
は、回路解析のシュミレーション機能を備えた中央処理
装置に入力装置，出力装置，表示装置および記憶装置を
接続し、回路設計を行なうにあたり、前記中央処理装置
は、前記入力装置から入力されるデータに基ずき回路図
上に素子を配置して配線を割り付ける回路図作成手段
と、前記回路図作成手段で割り付けられた配線より負荷
情報を取り出す配線負荷情報抽出手段と、前記回路図作
成手段により作成された回路図に基ずき回路シュミレー
ション用ネットリストを作成するシュミレーション用ネ
ットリスト作成手段と、前記シュミレーション用ネット
リスト作成手段により作成されたシュミレーション用ネ
ットリストに対し前記配線負荷情報抽出手段で抽出した
配線負荷情報を追加する配線負荷情報追加手段と、前記
配線負荷情報追加手段の出力により回路解析の演算を行
ない且つそのシュミレーション結果を前記表示装置もし
くは前記出力装置に出力する解析演算手段とを有して構
成される。
は、回路解析のシュミレーション機能を備えた中央処理
装置に入力装置，出力装置，表示装置および記憶装置を
接続し、回路設計を行なうにあたり、前記中央処理装置
は、前記入力装置から入力されるデータに基ずき回路図
上に素子を配置して配線を割り付ける回路図作成手段
と、前記回路図作成手段で割り付けられた配線より負荷
情報を取り出す配線負荷情報抽出手段と、前記回路図作
成手段により作成された回路図に基ずき回路シュミレー
ション用ネットリストを作成するシュミレーション用ネ
ットリスト作成手段と、前記シュミレーション用ネット
リスト作成手段により作成されたシュミレーション用ネ
ットリストに対し前記配線負荷情報抽出手段で抽出した
配線負荷情報を追加する配線負荷情報追加手段と、前記
配線負荷情報追加手段の出力により回路解析の演算を行
ない且つそのシュミレーション結果を前記表示装置もし
くは前記出力装置に出力する解析演算手段とを有して構
成される。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を説明するための
回路設計装置のブロック図である。図１に示すように、
本実施例の回路設計装置は、概略的には、シュミレーシ
ョンを実行する中央処理装置１と、回路図データを入力
するための入力装置２と、解析結果等を表示したり出力
するための表示装置３および出力装置４と、解析結果を
記憶したり処理プログラムを格納した記憶装置５とから
構成される。特に、回路解析のシュミレーション機能を
備えた中央処理装置１は、入力装置２から入力されるデ
ータに基ずき回路図上に素子を配置して配線を割り付け
る回路図作成手段６と、この回路図作成手段６で作成さ
れた回路図より配線負荷情報を取り出す配線負荷情報抽
出手段７と、同様に回路図作成手段６により作成された
回路図に基ずき回路シュミレーション用ネットリストを
抽出するシュミレーション用ネットリスト作成手段８
と、このシュミレーション用ネットリスト作成手段８に
より作成されたシュミレーション用ネットリストに対し
配線負荷情報抽出手段７で抽出した配線負荷情報を追加
する配線負荷情報追加手段９と、この配線負荷情報追加
手段９の出力により回路解析の演算を行なうとともに、
そのシュミレーション結果を表示装置３あるいは出力装
置４に出力する解析演算手段１０とを有している。な
お、この中央処理装置１における各手段はバス１１によ
り接続されている。
て説明する。図１は本発明の一実施例を説明するための
回路設計装置のブロック図である。図１に示すように、
本実施例の回路設計装置は、概略的には、シュミレーシ
ョンを実行する中央処理装置１と、回路図データを入力
するための入力装置２と、解析結果等を表示したり出力
するための表示装置３および出力装置４と、解析結果を
記憶したり処理プログラムを格納した記憶装置５とから
構成される。特に、回路解析のシュミレーション機能を
備えた中央処理装置１は、入力装置２から入力されるデ
ータに基ずき回路図上に素子を配置して配線を割り付け
る回路図作成手段６と、この回路図作成手段６で作成さ
れた回路図より配線負荷情報を取り出す配線負荷情報抽
出手段７と、同様に回路図作成手段６により作成された
回路図に基ずき回路シュミレーション用ネットリストを
抽出するシュミレーション用ネットリスト作成手段８
と、このシュミレーション用ネットリスト作成手段８に
より作成されたシュミレーション用ネットリストに対し
配線負荷情報抽出手段７で抽出した配線負荷情報を追加
する配線負荷情報追加手段９と、この配線負荷情報追加
手段９の出力により回路解析の演算を行なうとともに、
そのシュミレーション結果を表示装置３あるいは出力装
置４に出力する解析演算手段１０とを有している。な
お、この中央処理装置１における各手段はバス１１によ
り接続されている。
【００１２】図２は図１における処理フロー図である。
図２に示すように、まず入力装置２から入力される回路
図データにより、回路図作成手段６は回路図素子配置と
それらに基ずく回路図素子間配線を決定する。全てのデ
ータが入力されるまで、この処理は繰り返し行なわれ
る。ついで、回路図データ入力後に回路図作成が完了す
ると、シュミレーション用ネットリスト作成手段８にお
いて、これらの配置・配線データにより回路解析シュミ
レーション用ネットリストを作成する。
図２に示すように、まず入力装置２から入力される回路
図データにより、回路図作成手段６は回路図素子配置と
それらに基ずく回路図素子間配線を決定する。全てのデ
ータが入力されるまで、この処理は繰り返し行なわれ
る。ついで、回路図データ入力後に回路図作成が完了す
ると、シュミレーション用ネットリスト作成手段８にお
いて、これらの配置・配線データにより回路解析シュミ
レーション用ネットリストを作成する。
【００１３】次に、配線負荷情報抽出手段７は、作成さ
れた回路図に基ずき配線部分を抽出し、各々の長さを測
定する。ここで、測定された配線の長さデータは記憶装
置５に一時的に格納される。しかる後、この配線負荷情
報抽出手段７はバス１１を介して記憶装置５に事前に各
プロセス毎に記憶されている配線情報データベースを開
き、単位長あたりの抵抗値および容量値を読み込む。つ
いで、これら読み込まれた単位長あたりの抵抗値および
容量値をもとに、記憶装置５へ一時的に格納していた配
線長データを用いて、各々の配線の抵抗値および容量値
を計算する。また、この時必要であれば、抵抗値および
容量値を用いて遅延値を計算する。
れた回路図に基ずき配線部分を抽出し、各々の長さを測
定する。ここで、測定された配線の長さデータは記憶装
置５に一時的に格納される。しかる後、この配線負荷情
報抽出手段７はバス１１を介して記憶装置５に事前に各
プロセス毎に記憶されている配線情報データベースを開
き、単位長あたりの抵抗値および容量値を読み込む。つ
いで、これら読み込まれた単位長あたりの抵抗値および
容量値をもとに、記憶装置５へ一時的に格納していた配
線長データを用いて、各々の配線の抵抗値および容量値
を計算する。また、この時必要であれば、抵抗値および
容量値を用いて遅延値を計算する。
【００１４】次に、配線負荷情報追加手段９は配線負荷
情報抽出手段７で計算された配線負荷情報を、シュミレ
ーション用ネットリスト作成手段８において作成したネ
ットリストに追加し、配線負荷情報を考慮したシュミレ
ーション用ネットリストを作成する。ここで始めて、解
析演算手段１０は配線負荷情報を考慮したシュミレーシ
ョン用ネットリストを用いて回路シュミレーションを実
施する。このシュミレーション結果が良ければ、ＩＣレ
イアウトステップへ移行する。逆に、シュミレーション
結果が悪ければ、再度データの入力からやり直す。
情報抽出手段７で計算された配線負荷情報を、シュミレ
ーション用ネットリスト作成手段８において作成したネ
ットリストに追加し、配線負荷情報を考慮したシュミレ
ーション用ネットリストを作成する。ここで始めて、解
析演算手段１０は配線負荷情報を考慮したシュミレーシ
ョン用ネットリストを用いて回路シュミレーションを実
施する。このシュミレーション結果が良ければ、ＩＣレ
イアウトステップへ移行する。逆に、シュミレーション
結果が悪ければ、再度データの入力からやり直す。
【００１５】従って、本実施例では回路図入力した配線
の長さを用いて実際のＩＣレイアウトの配線負荷情報を
見積もっており、回路設計段階でのエラー混入を回避す
ることができる。これが回路図データ入力直後の回路解
析シュミレーション精度を向上させるとともに、シュミ
レーション速度を早くすることできる。また、本実施例
はＩＣレイアウト工程を介さずに回路の確認ができ、設
計確定までのＴＡＴを短縮するとともに、設計担当者自
身が配線のクリティカルな部分を認識することができ
る。
の長さを用いて実際のＩＣレイアウトの配線負荷情報を
見積もっており、回路設計段階でのエラー混入を回避す
ることができる。これが回路図データ入力直後の回路解
析シュミレーション精度を向上させるとともに、シュミ
レーション速度を早くすることできる。また、本実施例
はＩＣレイアウト工程を介さずに回路の確認ができ、設
計確定までのＴＡＴを短縮するとともに、設計担当者自
身が配線のクリティカルな部分を認識することができ
る。
【００１６】図３は図２における中央処理装置の動作説
明図である。図３に示すように、この中央処理装置は、
回路図作成手段６でＮＡＮＤゲートＧ１，Ｇ３やインバ
ータＧ２および配線Ｄ，Ｅ，Ｆ等を含んだ回路図データ
１６を作成する。また、シュミレーション用ネットリス
ト作成手段８は、この回路図データ１６を基にシュミレ
ーション用ネットリスト１８を作成する。
明図である。図３に示すように、この中央処理装置は、
回路図作成手段６でＮＡＮＤゲートＧ１，Ｇ３やインバ
ータＧ２および配線Ｄ，Ｅ，Ｆ等を含んだ回路図データ
１６を作成する。また、シュミレーション用ネットリス
ト作成手段８は、この回路図データ１６を基にシュミレ
ーション用ネットリスト１８を作成する。
【００１７】一方、配線負荷情報抽出手段７は、回路図
データ１６に基ずき配線情報１７Ａを計算するととも
に、回路図データ１６および記憶装置５により配線情報
データベース１７Ｂを読み出す。さらに、配線負荷情報
追加手段９は、シュミレーション用ネットリスト作成手
段８で作成したネットリスト１８に、配線負荷情報抽出
手段７で作成した配線情報１７Ａおよび配線情報データ
ベース１７Ｂを追加し、配線情報を考慮した新たなネッ
トリスト１９を合成する。
データ１６に基ずき配線情報１７Ａを計算するととも
に、回路図データ１６および記憶装置５により配線情報
データベース１７Ｂを読み出す。さらに、配線負荷情報
追加手段９は、シュミレーション用ネットリスト作成手
段８で作成したネットリスト１８に、配線負荷情報抽出
手段７で作成した配線情報１７Ａおよび配線情報データ
ベース１７Ｂを追加し、配線情報を考慮した新たなネッ
トリスト１９を合成する。
【００１８】最後に、解析演算手段１０は配線負荷情報
を考慮したシュミレーション用ネットリスト１９を用い
て回路解析シュミレーション２０を実施する。このよう
な回路解析を行なえば、配線のクリティカルな部分を容
易に認識でき、ＩＣレイアウト時の留意点をＩＣレイア
ウト工程へ継承することができる。
を考慮したシュミレーション用ネットリスト１９を用い
て回路解析シュミレーション２０を実施する。このよう
な回路解析を行なえば、配線のクリティカルな部分を容
易に認識でき、ＩＣレイアウト時の留意点をＩＣレイア
ウト工程へ継承することができる。
【００１９】
【発明の効果】以上説明したように、本発明は回路図入
力した配線の長さを用いて実際のＩＣレイアウトの配線
負荷情報を見積もることにより、回路設計段階でのエラ
ー混入を回避することができるので、回路図データ入力
直後の回路解析シュミレーション精度を向上させるとと
もに、シュミレーション速度を早くすることできるとい
う効果がある。また、本発明はＩＣレイアウト工程を介
さずに、回路の確認ができるので、設計確定までのＴＡ
Ｔを短縮することができるという効果がある。しかも、
本発明は設計担当者自身が配線のクリティカルな部分を
認識できるため、ＩＣレイアウト時の留意点をＩＣレイ
アウト工程へ継承することができるという効果がある。
力した配線の長さを用いて実際のＩＣレイアウトの配線
負荷情報を見積もることにより、回路設計段階でのエラ
ー混入を回避することができるので、回路図データ入力
直後の回路解析シュミレーション精度を向上させるとと
もに、シュミレーション速度を早くすることできるとい
う効果がある。また、本発明はＩＣレイアウト工程を介
さずに、回路の確認ができるので、設計確定までのＴＡ
Ｔを短縮することができるという効果がある。しかも、
本発明は設計担当者自身が配線のクリティカルな部分を
認識できるため、ＩＣレイアウト時の留意点をＩＣレイ
アウト工程へ継承することができるという効果がある。
【図１】本発明の一実施例を説明するための回路設計装
置のブロック図である。
置のブロック図である。
【図２】図１における処理フロー図である。
【図３】図２における中央処理装置の動作説明図であ
る。
る。
【図４】従来の一例を説明するための回路設計装置にお
ける処理フロー図である。
ける処理フロー図である。
【図５】図４における中央処理装置の動作説明図であ
る。
る。
１ 中央処理装置 ２ 入力装置 ３ 表示装置 ４ 出力装置 ５ 記憶装置 ６ 回路図作成手段 ７ 配線負荷情報抽出手段 ８ シュミレーション用ネットリスト作成手段 ９ 配線負荷情報追加手段 １０ 解析演算手段 １１ バス
Claims (1)
- 【請求項１】 回路解析のシュミレーション機能を備え
た中央処理装置に入力装置，出力装置，表示装置および
記憶装置を接続し、回路設計を行なう回路設計装置にお
いて、前記中央処理装置は、前記入力装置から入力され
るデータに基ずき回路図上に素子を配置して配線を割り
付ける回路図作成手段と、前記回路図作成手段で割り付
けられた配線より負荷情報を取り出す配線負荷情報抽出
手段と、前記回路図作成手段により作成された回路図に
基ずき回路シュミレーション用ネットリストを作成する
シュミレーション用ネットリスト作成手段と、前記シュ
ミレーション用ネットリスト作成手段により作成された
シュミレーション用ネットリストに対し前記配線負荷情
報抽出手段で抽出した配線負荷情報を追加する配線負荷
情報追加手段と、前記配線負荷情報追加手段の出力によ
り回路解析の演算を行ない且つそのシュミレーション結
果を前記表示装置もしくは前記出力装置に出力する解析
演算手段とを有することを特徴とする回路設計装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5244181A JP2630218B2 (ja) | 1993-09-30 | 1993-09-30 | 回路設計装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5244181A JP2630218B2 (ja) | 1993-09-30 | 1993-09-30 | 回路設計装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07105240A JPH07105240A (ja) | 1995-04-21 |
| JP2630218B2 true JP2630218B2 (ja) | 1997-07-16 |
Family
ID=17114976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5244181A Expired - Lifetime JP2630218B2 (ja) | 1993-09-30 | 1993-09-30 | 回路設計装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630218B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6966045B2 (en) | 1999-12-27 | 2005-11-15 | Kabushiki Kaisha Toshiba | Method and computer program product for estimating wire loads |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2792902B2 (ja) * | 1989-04-10 | 1998-09-03 | 富士通株式会社 | ラフ・シミュレーション装置 |
| JPH0589198A (ja) * | 1991-09-26 | 1993-04-09 | Mitsubishi Electric Corp | 論理シミユレータ |
-
1993
- 1993-09-30 JP JP5244181A patent/JP2630218B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105240A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| JP2810341B2 (ja) | 超ｌｓｉ回路のパワーネットワークの分析装置及び分析方法 | |
| US7159202B2 (en) | Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages | |
| US6539528B2 (en) | Methods, systems, and computer program products for designing an integrated circuit that use an information repository having circuit block layout information | |
| JP2005158075A (ja) | 相互接続対応の集積回路設計 | |
| JP2001014368A (ja) | クロック解析装置およびクロック解析方法 | |
| JP2000277617A (ja) | Ａｓｉｃ設計方法およびａｓｉｃ設計装置 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JPH09274623A (ja) | 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法 | |
| JP5059657B2 (ja) | マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム | |
| JPH06266801A (ja) | フロアプランを考慮した論理合成方法 | |
| JP4810451B2 (ja) | レイアウト設計システムおよび半導体集積回路装置の設計方法 | |
| JP2821419B2 (ja) | 論理シミュレータ | |
| JP2828443B1 (ja) | 論理回路の自動合成方法 | |
| JPH08221460A (ja) | 回路シミュレーション方法および配線間容量抽出装置 | |
| JP2848031B2 (ja) | 回路図エディタ | |
| JPH04151853A (ja) | 配線方法 | |
| JPH103489A (ja) | Ｌｓｉ設計用回路シミュレーション装置 | |
| JPH0844784A (ja) | フロアプラン設計方法および装置 | |
| JPH08288395A (ja) | 配置処理方法及び配置処理装置 | |
| JP2004110627A (ja) | 半導体装置の設計方法および装置 | |
| JP2788763B2 (ja) | 半導体設計装置及び方法 | |
| JPH0421070A (ja) | 回路シミュレーション方式 | |
| JPH0916649A (ja) | 論理回路のハザードシミュレーション装置 | |
| JPH10254931A (ja) | 仮想配線遅延計算装置及び仮想配線遅延計算方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |