JP2009003654A - クロストークノイズ解析方法 - Google Patents

クロストークノイズ解析方法 Download PDF

Info

Publication number
JP2009003654A
JP2009003654A JP2007163097A JP2007163097A JP2009003654A JP 2009003654 A JP2009003654 A JP 2009003654A JP 2007163097 A JP2007163097 A JP 2007163097A JP 2007163097 A JP2007163097 A JP 2007163097A JP 2009003654 A JP2009003654 A JP 2009003654A
Authority
JP
Japan
Prior art keywords
crosstalk noise
signal
waveform
analysis
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007163097A
Other languages
English (en)
Other versions
JP5040463B2 (ja
Inventor
Muneaki Matsumura
宗明 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007163097A priority Critical patent/JP5040463B2/ja
Publication of JP2009003654A publication Critical patent/JP2009003654A/ja
Application granted granted Critical
Publication of JP5040463B2 publication Critical patent/JP5040463B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】クロストークノイズに起因する伝送路上の信号遅延量を、短時間で、かつ精度良く解析する。
【解決手段】被害配線と攻撃配線とをモデル化したクロストークノイズ解析モデルを用いて、被害配線の受信端に発生するクロストークノイズ波形を抽出し、被害配線のみをモデル化した伝送路解析モデルを用いて、クロストークノイズの影響の無い被害配線の受信端の信号波形を求める。この信号波形と抽出されたクロストークノイズ波形との合成波形から、被害配線上のクロストークノイズによる信号遅延量を求める。
【選択図】図1

Description

本発明は、例えば2つの装置の間、あるいはプリント基板上やパッケージ上の信号伝送に際して、例えば2つの信号配線の間で発生するクロストークノイズに起因する信号遅延量、およびクロストークノイズの影響を受ける対象信号に対してクロストークノイズの発生タイミングが変化する場合の遅延の変化範囲を短時間で、かつ高精度に解析するための方法に関する。
近年、LSI間インターフェース信号伝送の高速化に伴い、信号配線間クロストークノイズの問題が顕在化している。クロストークノイズとは、近接する信号配線間の容量や相互インダクタンスによる電磁的な干渉のために、対象信号波形に発生する電圧変動のことである。クロストークノイズが発生すると、信号波形品質が劣化し、論理反転による回路誤動作や、信号遅延時間(遅延量)の増大によるタイミングマージン割れを引き起こす。
今後、クロストークノイズがLSI間インターフェース信号伝送に与える影響は、以下の理由により、益々大きくなることが予想される。
(1) IO回路の駆動能力の増加に伴う、クロストークノイズ量の増加
(2) LSI間インターフェース信号の高速化、小振幅化に伴う、タイミングマージンやノイズ耐性の低下
そのため、クロストークノイズが信号伝送に与える影響を正しく考慮した上で、パッケージ設計やプリント基板設計を行うことが望まれている。
クロストークノイズに起因する信号遅延量を解析する従来技術として、図16に示す方法が存在する。図16のクロストークノイズ解析モデルは、Victim(クロストークノイズの影響を受ける回路)とAggressor(クロストークノイズの発生原因となる回路)から構成されており、それぞれについてLSI間伝送信号の構造(ドライバ回路、レシーバ回路、LSI間信号配線)がモデル化されている。Victim(被害配線)とAggressor(攻撃配線)の信号配線間の電磁結合により、Victimにクロストークノイズが発生する。従って、図16のクロストークノイズ解析モデルを用いたシミュレーションを実行することで、クロストークノイズに起因する遅延量を求めることができる。
しかし、この方法にはシミュレーション時間が長いという大きな問題がある。クロストークノイズ解析モデルでは、解析対象であるVictimだけでなくAggressorもモデル化されているため、大規模なモデルになっている。そのため、1回の解析を実行するのに、シミュレーション時間が0.5〜1時間程度かかってしまう。さらに、クロストークノイズに起因する遅延量の最悪値を求めるためには、Victimに対するAggressorの入力信号タイミングを変化させて複数回のシミュレーションを実行しなければならない。つまり、0.5〜1時間かかるシミュレーションを複数回実行しなければならず、設計段階で使用するのは困難である。
このようにクロストークノイズに起因する信号遅延量の(クロストークノイズの影響がない場合と比較した)変化を短時間に、かつ高速に解析することは困難であったため、従来は一般的にルールベースの設計規約を設定し、設計者に対して規約を遵守させることで、クロストークノイズだけでなく、各種ノイズを考慮した回路設計を行ってきた。このルールベースの設計規約とは、例えばプリント基板上でDRAMに接続される複数の配線の長さの相違の制限(信号間スキューを小さくするため)や、配線の間隔についての制約などである。
しかしながら、このようなルールベースの設計規約を用いた場合、設計対象回路の動作速度が遅ければ、その設計規約を遵守することが可能であるが、動作速度が高速になると、一律にその設計規約を満足するように回路設計を行うことが困難になる。ルールベースの設計規約は、各種ノイズが複合的に発生する様々な状況を考慮し、その規約を守れば確実に正常動作を保証できるように設定されているため、極めて厳しい規約となっている。このため、従来用いられるルールベースの設計規約は回路の動作に対して過剰な規約となっており、回路動作が高速な場合には、その規約を満たすように回路設計を行うことができず、実用性の無いものになってきている。
このような問題を引き起こしている主な問題は、クロストークノイズに起因する信号遅延量を、短時間でかつ精度良く定量的に解析する方法がないということである。定量的な解析が困難なため、確実な回路動作を保証するために過剰なノイズマージンを設定せねばならず、設計規約が過剰な規約となっていた。その結果、一律に規約を満たそうとすると設計が収束せず、また、規約を無視して設計すると、製造後の実動作の段階で問題が発覚し、大きな手戻りが発生する原因となっていた。
このようなクロストークノイズ解析に関する従来技術としての特許文献1では、着目配線(被害配線)、および隣接配線(攻撃配線)の間の相対的な信号到達時刻によって検索可能な遅延時間劣化の情報を利用し、着目配線の信号到達時刻毎に着目配線と隣接配線の各ペアで生じる遅延時間劣化を計算して、これらを加算することによって、複数の隣接配線が存在する場合のトータル遅延時間劣化が算出され、高速で大規模な電子回路装置の設計が容易となり、また遅延時間での余分なマージンを排除できるため、それら電子回路装置を効率的に設計製造することを可能とする技術が開示されている。
クロストークノイズ解析に関する異なる従来技術としての特許文献2では、攻撃配線、被害配線、被害配線に隣接する全ての配線を平均化した配線、および攻撃配線に隣接する全ての配線を平均化した配線からなる4本隣接配線構造に縮約してノイズ解析を行うことによって、攻撃配線が被害配線に及ぼす影響に加えて、攻撃配線以外の配線が被害配線に及ぼす影響を含めたノイズ解析を行う技術が開示されている。
しかしながらこのような従来技術を用いても、クロストークノイズに起因する信号遅延量の変化範囲、特にその最悪値を短時間で、かつ精度よく解析することはできないという問題点を解決することはできなかった。
国際公開WO01/82145号「クロストーク解析方法、それを用いた電子回路装置の設計乃至製造方法、及びそのための電子回路ライブラリの記録媒体」 特開2002−259486号「クロストークノイズ解析方法およびその方法をコンピュータに実行させるプログラム」
本発明の課題は、上述の問題点に鑑み、クロストークノイズに起因する信号遅延量を、被害配線の信号入力時点に対する攻撃配線への信号入力のタイミングを変化させて解析する場合を含んで、短時間で、かつ精度よく解析することができるクロストークノイズ解析方法を提供することである。
本発明のクロストークノイズ解析方法の第1のステップでは、解析対象となる被害配線と、1本以上の攻撃配線とをモデル化したクロストークノイズ解析モデルを用いた解析によって、被害配線の受信端に発生するクロストークノイズ波形が抽出される。このクロストークノイズ解析モデルは、例えばダイ、パッケージ、およびプリント基板のレイアウト情報を用いて作成される。
次に第2のステップで、被害配線のみをモデル化した伝送路解析モデルによる解析によって、クロストークノイズの影響を受けない状態での被害配線の受信端の信号波形が求められる。
さらに第3のステップでは、第1のステップで抽出されたクロストークノイズ波形と、第2のステップで求められた信号波形とが合成され、合成後の波形から被害配線上の信号遅延量が求められる。
このように本発明においては、クロストークノイズ波形と、クロストークノイズの影響を受けない状態での理想的な信号波形とが合成され、信号遅延量が求められるが、合成時のタイミングをずらすことによって、信号遅延量の変化範囲を求めることも可能となる。
次に本発明のクロストークノイズ解析方法においては、第1のステップで前述と同様に被害配線の受信端に発生するクロストークノイズ波形が抽出され、そのクロストークノイズ波形のピーク値が求められる。
そして第2のステップで、前述と同様に、クロストークノイズの影響を受けない状態での被害配線の受信端の信号波形が求められ、第3のステップでこの信号波形と第1のステップで求められたピーク値とを用いて被害配線上の信号遅延量が求められる。
本発明によれば、クロストーク解析モデルを用いた解析、すなわち時間のかかる解析は1回で済み、このクロストークノイズ波形と被害配線の受信端の理想的な信号波形とが合成、すなわち重ね合わせられて信号遅延量が求められる。また2つの波形を重ね合わせる際のタイミングを変化させることによって、信号遅延量の最悪値を求めることができ、クロストークノイズの解析時間を大幅に短縮することができる。さらに重ね合わせの定理に基づいて被害配線上の信号遅延量が求められるため、精度を落とすことなく、遅延解析を行うことが可能となる。
図1は、本実施形態におけるクロストークノイズ解析方法の原理的な機能ブロック図である。同図において、まずステップS1で、被害配線とその周囲の1本以上の攻撃配線をモデル化したクロストークノイズ解析モデルを用いて、被害配線の受信端に発生するクロストークノイズ波形が抽出される。このクロストークノイズ解析モデルは、後述するようにダイ、パッケージ、およびプリント基板のレイアウト情報を用いて作成される。
続いてステップS2で、被害配線のみがモデル化された伝送路解析モデルを用いて、被害配線の受信端の信号波形が求められ、ステップS3でこの信号波形とステップS1で抽出されたクロストークノイズ波形とが重ね合わせられて合成され、合成波形から被害配線上の信号遅延量が求められる。そして2つの波形の合成タイミング、例えばステップS2で求められた受信端の信号波形に対するクロストークノイズ波形の加算タイミングを変化させることによって、信号遅延量の変化範囲が求められ、信号遅延量の最悪値を求めることが可能となる。
後述するように本実施形態では、第1の実施例から第3の実施例を用いて発明の実施形態について詳細に説明するが、その説明に先立って図2から図5を用いて、本実施形態におけるクロストークノイズ解析の基本的な方法について説明する。
図2は、クロストークノイズ解析モデルを用いたクロストークノイズ抽出方法の説明図である。同図においては被害配線(Victim)を構成するドライバ1、レシーバ2、および信号配線3、それぞれの攻撃配線(Aggressor)に対するドライバ5、レシーバ6、信号配線7の全てがモデル化され、例えば被害配線に対して“H”レベルの信号が入力された場合、または“L”レベルの信号が入力された場合のそれぞれに対して、各攻撃配線に対して立ち上がり信号が入力された場合を例としてクロストークノイズ解析が行われる。すなわち被害配線のレシーバ2の受信端において、“H”レベルの信号の出力時と、“L”レベルの信号の出力時における波形から、信号の変化分がクロストークノイズ波形として抽出されることになる。
図3は、伝送路解析方法の説明図である。同図においては、被害配線を構成するドライバ1、レシーバ2、および信号配線3のモデルが伝送路解析モデルとして作成され、例えばドライバ1に対して立ち上がり信号が入力された場合のレシーバ受信端信号波形が、クロストークノイズの影響を受けない信号波形として求められる。
図4は、被害配線上のクロストークノイズによる信号遅延量の求め方の説明図である。同図において、図3で求められたレシーバ2の信号受信端の信号波形の“H”レベルと“L”レベルとの平均値が遅延定義電圧レベルとして定義される。そして図2で抽出されたクロストークノイズ波形がレシーバ2の信号受信端の信号波形と合成、すなわち加算され、クロストークノイズの影響を含むレシーバ2の受信端電圧波形が求められる。
そして図4において時刻tに対応して、それ以後の時刻において信号値が遅延定義電圧レベルより小さくなることのない時刻tと、その時刻以前においては信号値が遅延定義電圧レベル以下である時刻tとが求められる。ここでtとtとの差は伝送路上、すなわち被害配線上の信号の遅延量である。tとtとの差は信号の進み量に相当するが、本実施形態ではこれを負の信号遅延量と呼ぶことにする。なお、ここで定義される遅延量は、被害配線上でクロストークノイズが無い場合の信号遅延量を含んでおらず、クロストークノイズに起因する遅延量のみであり、その意味では遅延の変動量と考えることもできる。
図5は、信号遅延量変化範囲の算出方法の説明図である。同図においては、図3で求められた伝送路解析の結果としてのクロストークノイズの影響を受けない被害配線のレシーバ受信端における信号波形に対して、図2で抽出されたクロストークノイズ波形がある時間範囲、ここではほぼ信号の増加範囲全体に当たってスイープされる形式で合成、すなわち加算されている。
そしてこの加算結果を用いて、遅延定義電圧レベルと伝送路解析によって求められたレシーバ受信端信号波形との交点の時刻と、クロストークノイズがスイープされて加算された結果の包絡線と遅延定義電圧レベルとの交点の時刻とがそれぞれ求められる。図の+ΔDelayは下側の包絡線と遅延定義電圧レベルとの交点の時刻と、伝送路解析による受信端信号波形と遅延定義電圧レベルとの交点の時刻との差であり、クロストークノイズ波形がスイープされて加算された結果として求められる信号遅延量の変化範囲、あるいはこのような受信端信号波形とクロストークノイズ波形が与えられた時の信号遅延量の最悪値に相当する。同様に−ΔDelayは負の信号遅延量の変化範囲、あるいはその最悪値を表わすものである。
続いて図6から図10を用いて第1の実施例について説明する。図6は第1の実施例におけるクロストークノイズ解析プログラムの処理フローチャートである。同図においてクロストークノイズ解析プログラムの処理フローチャートは、大きく分けて(1)クロストークノイズ解析フロー、(2)伝送路解析フロー、および(3)遅延量変化範囲算出フローの3つに区分される。
ます(1)クロストークノイズ解析フローでは、処理が開始されると、ステップS10でクロストークノイズ解析モデルが作成される。このクロストークノイズ解析モデルは、前述のように被害配線とその周囲の1本以上の攻撃配線とを含むモデルであり、半導体ウェハから切断されたLSIチップに相当するダイのレイアウト情報10、ダイがパッケージングされたパッケージのレイアウト情報11、およびパッケージが搭載されたプリント基板のレイアウト情報12に基づいて作成され、クロストークノイズ解析モデル13としてメモリに格納される。
続いてステップS11でクロストークノイズ解析モデルを用いた解析が行われ、受信端信号波形14がメモリに格納される。そしてステップS12で受信端信号波形14からクロストークノイズが抽出され、クロストークノイズ波形15としてメモリに格納される。
一方(2)の伝送路解析フローでは、被害配線のみをモデル化した伝送路解析モデルが、ステップS16でその被害配線に関連するダイレイアウト情報16、パッケージレイアウト情報17、およびプリント基板レイアウト情報18を用いて作成され、伝送路解析モデル19としてメモリに格納される。ステップS17で伝送路解析が行われ、受信端信号波形20がメモリに格納される。
(3)遅延量変化範囲算出フローでは、クロストークノイズ解析フローで抽出されたクロストークノイズ波形15、伝送路解析フローで求められた受信端信号波形20を用いてステップS18で波形合成が行われる。受信端信号波形20に対してクロストークノイズ波形を時間的にスイープさせて合成することによって、遅延量変化範囲21が算出されてメモリに格納される。
図7は、第1の実施例におけるクロストークノイズ解析方法の説明図である。同図においてクロストークノイズ解析モデルは基本的には図2におけるモデルと同様である。ドライバ1、および5はダイによってモデル化されているが、例えばトランジスタレベルのネットリストを用いてもよく、プリント基板設計で一般的に使用されているIBIS(IO・バッファ・インフォメーション・スペシフィケーション)を用いても良い。IBISは、例えばトランジスタの特性として実際にLSIに用いられている特性の代わりに、標準的な特性を用いて回路をモデル化する方式である。
クロストークノイズ解析モデルにおけるクロストークノイズ発生箇所に対応するモデルとして、パッケージに対応する伝送路モデル25、プリント基板に対応する伝送路モデル26が用いられる。これらの伝送路モデルについては被害配線自体の抵抗R、自己インダクタンスL、および容量Cを用いると共に、被害配線と各攻撃配線との間の相互インダクタンスや容量を用いてモデル化が行われる。伝送路モデルとしては、このような回路定数を用いたラダー回路を用いてもよく、例えば回路解析に用いられるSPICEにおけるW−Elementモデルでも良く、Sパラメータを用いたモデルでも良い。
レシーバ2、6のモデルとしては、前述のIBISやトランジスタレベルのネットリストを用いることもできるが、一般的にレシーバとしての相手側のLSIは自社のLSIとは限らず、他の半導体メーカーの製品である可能性もあり、トランジスタの入力容量のみでモデル化しても良い。
被害配線に対するドライバ1、各攻撃配線に対する4つのドライバ5から5までに与えられる入力信号波形のパターンとしては、4つのパターンを用いるものとする。入力パターン1では被害配線に対する入力は“L”固定であり、各攻撃配線に対する入力は立ち上がり波形である。入力パターン2における各攻撃配線への入力信号は入力パターン1と同じであるが、被害配線への入力は“H”固定である。入力パターン3、および4において各攻撃配線への入力は立下り波形である。入力パターン3では被害配線への入力は“L”固定、入力パターン4では“H”固定である。
このようなクロストークノイズ解析モデルに対して回路解析シミュレータを用いたシミュレーションを実行することにより、クロストークノイズを含む被害配線のレシーバ受信端の信号波形を求めることができる。なお、ここで入力信号波形として4つのパターンを用いる理由は、後述するようにこの4つの入力パターンにおける遅延量変化範囲の最大値、すなわち信号遅延量の最悪値を求めるためである。
4つの入力パターンに対するレシーバ受信端の信号波形は、図7の下部に示すように、被害配線上では点線の波形によって、各攻撃配線上では実線の波形によって表わされるものとし、被害配線上のレシーバ受信端における信号波形からクロストークノイズ波形の抽出を行うことができる。
図8は、クロストークノイズ抽出方法の説明図である。ここでは図7で説明した4つの入力パターンのうち、入力2の信号パターンのみを例としてクロストークノイズの抽出について説明する。入力パターン2では被害配線に対する入力は“H”レベル固定であり、各攻撃配線に立ち上がり波形が与えられることによって、被害配線に対するレシーバ受信端の信号波形から、クロストークノイズのない場合のレシーバ受信端信号波形、すなわち“H”レベル固定の値を減算することによって、レシーバ受信端のクロストークノイズ波形を抽出することができる。図7で説明したように被害配線に対する入力を“H”レベル、または“L”レベル一定とすることによってクロストークノイズで波形の抽出が容易になる。
図9は、伝送路解析方法の説明図である。ここでは被害配線のみをモデル化した伝送路解析モデルが作成され、シミュレーションが実行される。このモデルはダイモデル、パッケージモデル、プリント基板モデル、レシーバモデルから構成され、各モデルはクロストークノイズ解析モデルにおけると同様であるが、被害配線のみがモデル化される。
被害配線のドライバ1に入力される信号としては、入力1として立ち上がり信号、入力2として立ち下がり信号の2つが用いられる。2つの入力信号波形を用いる理由は、立ち上がりと立ち下がりの入力信号に対する信号遅延量を別々に求めるためであり、2つの入力信号波形のそれぞれに対して回路解析シミュレータを用いたシミュレーションを実行することにより、被害配線のレシーバ2の受信端の信号波形を求めることができる。
図10は、第1の実施例における遅延量変化範囲の算出方法である。ここでの信号遅延量とは、前述のように、被害配線に対するクロストークノイズの影響によって生ずる、被害配線のレシーバ受信端における信号の遅延量を意味し、クロストークノイズが発生していない理想状態での信号遅延量を含まないものであり、実際の信号遅延量は理想状態での信号遅延量と、クロストークノイズ発生による信号遅延量との和となる。
図10において、図7で用いた4つの入力信号パターンに対するクロストークノイズ波形が、図9で説明した伝送路解析における2つの入力信号パターン、すなわち入力1と入力2とのそれぞれに対する受信端信号波形と組み合わされて遅延量変化範囲が算出される。
例えば図9における入力1としての立ち上がり信号に対するレシーバ受信端信号波形に図7の入力パターン1に対して抽出されたクロストークノイズ波形が加算され、そのクロストークノイズ波形がスイープされることによって、図5におけると同様に合成波形の包絡線と遅延定義電圧レベルとの交点が求められ、信号遅延量の変化範囲として、+ΔDelay、−ΔDelayとが求められる。
図7のクロストークノイズ解析における4つの入力信号パターンに対して抽出されたクロストークノイズ波形のそれぞれを、図9の入力1、すなわち立ち上がり入力信号に対する被害配線のレシーバ受信端信号波形と合成することによって、+ΔDelayと−ΔDelayのそれぞれについて4つの値が求められ、これらそれぞれ4つの値のうちの最大値が、被害配線に立ち上がり入力信号が与えられた時の信号遅延量の最悪値として求められる。この最悪値に対して、被害配線への立ち上がり信号の入力時の、クロストークノイズの影響がない、理想的なレシーバ受信端信号波形の信号遅延量を加算することによって、立ち上がり入力信号に対する実際の信号遅延量の最悪値が求められることになる。
図9の入力信号2、すなわち立ち下がり信号に対するレシーバ受信端信号波形に対して、同様に図7の4つの入力信号パターンに対して抽出されたクロストークノイズ波形をスイープさせて合成することによって、被害配線への立ち下がり信号入力時の遅延量変化範囲、すなわち+ΔDelay、−ΔDelayのそれぞれについて4個の値が求められ、その4個の値のうちの最大値が、立ち下がり信号入力時の信号遅延量の最悪値として求められる。
以上において第1の実施例について詳細に説明したが、この第1の実施例ではクロストークノイズの影響がない場合の被害配線のレシーバ受信端の信号波形に対して、クロストークノイズ解析モデルを用いて求められたクロストークノイズ波形がスイープされて合成されたが、そのスイープの範囲に限界はなく、例えば図5、あるいは図10においては、そのスイープ範囲は被害配線のレシーバ受信端信号波形の信号変化範囲内に限定されているが、その変化範囲をさらに広くすることも当然可能である。
このスイープ範囲は、例えば図7の被害配線に対するドライバ入力端の信号波形と、各攻撃配線に対するドライバ入力端信号波形との間の信号間スキューの範囲に相当する。図11は、この信号間スキューの説明図である。前述のクロストークノイズ波形のスイープ範囲は、被害配線のドライバに対する入力信号波形と、攻撃配線のドライバに対する入力信号波形との信号間スキューの範囲に相当し、スイープの範囲を広く取ることはこの信号間スキューの値を広く取ることに相当する。しかしながら実際の回路上では、例えばある被害配線上の信号とその周囲の攻撃配線上の信号との間の信号間スキューはある目標値の範囲に定められることが多く、クロストークノイズ合成時のスイープ範囲を広く取ることは、図10で説明した信号遅延量の最悪値を大きく見積もりすぎてしまう原因となる可能性がある。
このため第2の実施例では、クロストークノイズ波形合成時の時間的なスイープ範囲を一般的に被害配線とその周囲の攻撃配線との間で定義される信号間スキューの範囲に限定するものとする。この第2の実施例について、第1の実施例との相違点を図12、図13を用いて説明する。
図12は、第2の実施例における被害配線に対するドライバ入力端信号波形と、攻撃配線に対するドライバ入力端信号波形との信号間スキューの説明図である。図11の一般的な場合に比較して、信号間スキューが実際の配線間で定義されているような比較的狭い範囲に限定されている。
図13は、第2の実施例における遅延量変化範囲算出方法の説明図である。第2の実施例においても、第1の実施例におけると同様に、クロストークノイズ解析においては図7で説明したように4つの入力パターンが用いられてクロストークノイズ波形が抽出され、また伝送路解析においても図9で説明したように立ち上がりと立ち下がりの2つの入力信号に対してレシーバ受信端信号波形が求められるものとするが、図13ではその一部、例えば図10の8つのケースのうちで被害配線に対する入力信号が立ち上がり信号であり、クロストークノイズ解析で用いられる入力パターンが入力パターン1である場合について、遅延量変化範囲の算出について説明する。
図13の上部に示すように、被害配線と攻撃配線に対応するレシーバ受信端の信号波形が図7で説明した方法によって求められ、それらの波形からクロストークノイズ波形が抽出されるが、攻撃配線に対応するドライバ入力端信号波形と、被害配線に対応するドライバ入力端信号波形の間のスキューは、図12で説明したように比較的狭い範囲に限定されるものとする。
図13の下部において、被害配線に対応するレシーバ受信端の信号波形に対してクロストークノイズ波形が前述の信号間スキューの範囲でスイープされて合成される。このスイープの範囲は、クロストークノイズ波形自体でその値が正から負に変化する零点の位置の範囲が、被害配線に対応するレシーバ受信端信号波形の上で信号間スキューの範囲と一致することによって示されている。前述と同様に、図示しない包絡線と遅延定義電圧レベルの交点を求めることによって、+ΔDelayと、およびΔDelayの値が求められる。第1の実施例における図10と同様に、例えば被害配線に対応するレシーバ受信端信号波形が立ち上がり波形である場合に対して、クロストークノイズ解析における4つの入力信号パターンのそれぞれに対するクロストークノイズ波形が組み合わされ、+ΔDelay、−ΔDelayのそれぞれについて4個の値が求められ、それらのうちの最大値が立ち上がり時の信号遅延量の最悪値として求められる。なお、第2の実施例に対応するクロストークノイズ解析プログラムの処理フローチャートは図6と同様である。
図14、図15は第3の実施例の説明図である。第1、第2の実施例では、クロストークノイズ解析によって抽出されたクロストークノイズ波形が、伝送路解析によって求められた被害配線に対応するレシーバ受信端の信号波形と合成されて、遅延量変化範囲の算出が行われたが、第3の実施例ではこの合成を行うことなく、クロストークノイズ解析によって抽出されたクロストークノイズのピーク値を求め、そのピーク値に対応して伝送路解析によって求められた被害配線に対応するレシーバ受信端信号波形上で信号遅延量の変化範囲の算出が行われる。
図14は、第3の実施例におけるクロストークノイズ抽出方法の説明図である。第3の実施例においても、図7で説明した第1の実施例におけると同様にクロストークノイズ解析が実行され、被害配線に対応するレシーバ受信端の信号波形からクロストークノイズ波形の抽出が行われる。
第3の実施例においては、抽出されたクロストークノイズ波形の正側のピーク値、+ΔVと、負側のピーク値、−ΔVが入力信号パターンのそれぞれに対して求められ、それぞれ4つの+ΔVと−ΔVの間でそれぞれの最大値+ΔV_maxと−ΔV_maxの値が求められる。
図15は、第3の実施例における信号遅延量変化範囲の算出方法の説明図である。同図においては、伝送路解析で求められた被害配線に対応するレシーバ受信端信号波形が立ち上がりと立ち下がりの場合のそれぞれについて、図14で求められたクロストークノイズの最大値+ΔV_maxと−ΔV_maxの値に対応して、遅延量変化範囲、+ΔDelay、−ΔDelayの値がそれぞれ求められる。これらの遅延量変化範囲の値は、例えば図10で説明した第1の実施例における信号遅延量の最悪値に相当する。
なお第3の実施例において、図14で4つの入力信号パターンに対して求められた+ΔV、−ΔVの値の最大値を求めることなく、図15で4つの入力信号パターンに対応してそれぞれ+ΔDelay、および−ΔDelayの値を求め、それぞれの最大値を信号遅延量の最悪値として求めることも当然可能である。なお第3の実施例におけるクロストークノイズ解析プログラムの処理フローチャートは、ステップS12で抽出されたクロストークノイズ波形からピーク値が求められ、ステップS18で波形合成の代わりにピーク値を用いて遅延量変化範囲が求められることを除いて、図6と同様である。
以上の実施形態では、例えばプリント基板上に実装されたLSIの間の信号伝送を想定してクロストークノイズ解析方法について説明したが、本発明の対象はLSIの間の信号伝送に限定されるものではなく、例えば1つのパッケージの内部に複数のダイやRAMを入れて製造されたパッケージ内のダイの間の信号伝送や、ダイそのものの中の信号伝送についても適用可能であることは当然である。
以上のような本実施形態の技術を用いることによって、設計対象回路に対して信号遅延量に対応する妥当なノイズマージンを割り当てることが可能となり、回路の正常動作を保証すると共に、設計の容易性を向上させることができる設計制約の作成が可能となる。
本実施形態におけるクロストークノイズ解析方法の原理的な機能ブロック図である。 クロストークノイズ解析方法の基本説明図である。 伝送路解析方法の基本説明図である。 信号遅延量算出方法の基本説明図である。 信号遅延量変化範囲算出方法の基本説明図である。 第1の実施例におけるクロストークノイズ解析処理のフローチャートである。 第1の実施例におけるクロストークノイズ解析方法の説明図である。 図7におけるクロストークノイズ抽出方法の説明図である。 第1の実施例における伝送路解析方法の説明図である。 第1の実施例における遅延量変化範囲算出方法の説明図である。 第1の実施例における信号間スキューの範囲の説明図である。 第2の実施例における信号間スキューの範囲の説明図である。 第2の実施例における遅延量変化範囲算出方法の説明図である。 第3の実施例におけるクロストークノイズ抽出方法の説明図である。 第3の実施例における遅延量変化範囲算出方法の説明図である。 クロストークノイズ解析方法の従来例の説明図である。
符号の説明
1、5 ドライバ
2、6 レシーバ
3、7 LSI間信号配線
10、16 ダイレイアウト情報
11、17 パッケージレイアウト情報
12、18 プリント基板レイアウト情報
13 クロストークノイズ解析モデル
14 受信端信号波形
15 クロストークノイズ波形
19 伝送路解析モデル
20 受信端信号波形
21 遅延量変化範囲
25、28 伝送路モデル(パッケージ)
26、29 伝送路モデル(プリント基板)

Claims (7)

  1. クロストークノイズの影響を受け、解析対象となる被害配線と、該被害配線に対してクロストークノイズを与える1本以上の攻撃配線とをモデル化したクロストークノイズ解析モデルを用いた解析によって、前記被害配線の受信端に発生するクロストークノイズ波形を抽出する第1のステップと、
    前記被害配線のみをモデル化した伝送路解析モデルを用いた解析によって、クロストークノイズの影響を受けない状態での前記被害配線の受信端の信号波形を求める第2のステップと、
    前記第1のステップで抽出されたクロストークノイズ波形と、前記第2のステップで求められた信号波形とを加算し、該加算後の波形から前記被害配線上のクロストークノイズによる信号遅延量を求める第3のステップとを備えることを特徴とするクロストークノイズ解析方法。
  2. 前記第3のステップにおいて、前記第1のステップで抽出されたクロストークノイズと、前記第2のステップで求められた信号波形との加算タイミングを時間的にスイープさせて加算し、前記信号遅延量の変化範囲を求めることを特徴とする請求項1に記載のクロストークノイズ解析方法。
  3. 前記時間的スイープの範囲を、前記被害配線上の信号と、前記1本以上の攻撃配線上の信号との信号間スキューの範囲とすることを特徴とする請求項2に記載のクロストークノイズ解析方法。
  4. 前記第1のステップにおいて、前記被害配線に与えられる入力信号の値を高レベル、あるいは低レベル一定とし、前記被害配線の受信端に発生する信号波形から前記クロストークノイズ波形を抽出することを特徴とする請求項1に記載のクロストークノイズ解析方法。
  5. クロストークノイズの影響を受け、解析対象となる被害配線と、該被害配線に対してクロストークノイズを与える1本以上の攻撃配線とをモデル化したクロストークノイズ解析モデルを用いた解析によって、前記被害配線の受信端に発生するクロストークノイズ波形を抽出し、該クロストークノイズ波形のピーク値を求める第1のステップと、
    前記被害配線のみをモデル化した伝送路解析モデルを用いた解析によって、クロストークノイズの影響を受けない状態での前記被害配線の受信端の信号波形を求める第2のステップと、
    前記第1のステップで抽出されたクロストークノイズ波形のピーク値と、前記第2のステップで求められた信号波形とを用いて、前記被害配線上のクロストークノイズによる信号遅延量を求める第3のステップとを備えることを特徴とするクロストークノイズ解析方法。
  6. クロストークノイズの影響を受け、解析対象となる被害配線と、該被害配線に対してクロストークノイズを与える1本以上の攻撃配線とをモデル化したクロストークノイズ解析モデルを作成するステップと、
    該クロストークノイズ解析モデルを用いた解析によって、前記被害配線の受信端に発生するクロストークノイズ波形を抽出するステップと、
    前記被害配線のみをモデル化した伝送路解析モデルを用いた解析によって、クロストークノイズの影響を受けない状態での前記被害配線の受信端の信号波形を求めるステップと、
    該求められた信号波形と、抽出されたクロストークノイズ波形とを加算し、該加算後の波形から前記被害配線上のクロストークノイズによる信号遅延量を求めるステップとを計算機に実行させることを特徴とするクロストークノイズ解析プログラム。
  7. 前記信号遅延量を求めるステップにおいて、前記求められた信号波形と前抽出されたクロストークノイズ波形との加算タイミングを時間的にスイープさせて加算し、前記信号遅延量の変化範囲を求めることを特徴とする請求項6に記載のクロストークノイズ解析プログラム。
JP2007163097A 2007-06-20 2007-06-20 クロストークノイズ解析方法 Expired - Fee Related JP5040463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007163097A JP5040463B2 (ja) 2007-06-20 2007-06-20 クロストークノイズ解析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007163097A JP5040463B2 (ja) 2007-06-20 2007-06-20 クロストークノイズ解析方法

Publications (2)

Publication Number Publication Date
JP2009003654A true JP2009003654A (ja) 2009-01-08
JP5040463B2 JP5040463B2 (ja) 2012-10-03

Family

ID=40319984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007163097A Expired - Fee Related JP5040463B2 (ja) 2007-06-20 2007-06-20 クロストークノイズ解析方法

Country Status (1)

Country Link
JP (1) JP5040463B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014502107A (ja) * 2010-11-30 2014-01-23 アルカテル−ルーセント Xdslケーブル用の漏話エミュレータ
US9201108B2 (en) 2011-12-28 2015-12-01 Samsung Electronics Co., Ltd. Method of analyzing coupling effect between signal lines in an integrated circuit
JP2016014623A (ja) * 2014-07-03 2016-01-28 富士ゼロックス株式会社 電磁感受性評価方法及びプログラム
JP2019164752A (ja) * 2018-03-15 2019-09-26 株式会社リコー 解析装置、解析方法、および解析プログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06243193A (ja) * 1993-02-15 1994-09-02 Nec Corp クロストークノイズ解析方式
JP2000035984A (ja) * 1998-05-14 2000-02-02 Fujitsu Ltd ノイズチェック方法および装置
WO2001082145A1 (fr) * 2000-04-21 2001-11-01 Hitachi, Ltd. Procede d'analyse de diaphonie, procede de conception/production de circuit electronique a l'aide dudit procede, et support enregistre de bibliotheque de circuit electronique
JP2002259486A (ja) * 2001-02-28 2002-09-13 Fujitsu Ltd クロストークノイズ解析方法およびその方法をコンピュータに実行させるプログラム
JP2002259481A (ja) * 2000-05-11 2002-09-13 Fujitsu Ltd ノイズ対策決定方法及び装置、記憶媒体並びにコンピュータプログラム
JP2005116994A (ja) * 2003-09-18 2005-04-28 Hitachi Ltd 半導体集積回路および半導体装置の設計方法
JP2005339060A (ja) * 2004-05-25 2005-12-08 Nec Electronics Corp クロストーク計算装置およびクロストーク計算方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06243193A (ja) * 1993-02-15 1994-09-02 Nec Corp クロストークノイズ解析方式
JP2000035984A (ja) * 1998-05-14 2000-02-02 Fujitsu Ltd ノイズチェック方法および装置
WO2001082145A1 (fr) * 2000-04-21 2001-11-01 Hitachi, Ltd. Procede d'analyse de diaphonie, procede de conception/production de circuit electronique a l'aide dudit procede, et support enregistre de bibliotheque de circuit electronique
JP2002259481A (ja) * 2000-05-11 2002-09-13 Fujitsu Ltd ノイズ対策決定方法及び装置、記憶媒体並びにコンピュータプログラム
JP2002259486A (ja) * 2001-02-28 2002-09-13 Fujitsu Ltd クロストークノイズ解析方法およびその方法をコンピュータに実行させるプログラム
JP2005116994A (ja) * 2003-09-18 2005-04-28 Hitachi Ltd 半導体集積回路および半導体装置の設計方法
JP2005339060A (ja) * 2004-05-25 2005-12-08 Nec Electronics Corp クロストーク計算装置およびクロストーク計算方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014502107A (ja) * 2010-11-30 2014-01-23 アルカテル−ルーセント Xdslケーブル用の漏話エミュレータ
US9201108B2 (en) 2011-12-28 2015-12-01 Samsung Electronics Co., Ltd. Method of analyzing coupling effect between signal lines in an integrated circuit
JP2016014623A (ja) * 2014-07-03 2016-01-28 富士ゼロックス株式会社 電磁感受性評価方法及びプログラム
JP2019164752A (ja) * 2018-03-15 2019-09-26 株式会社リコー 解析装置、解析方法、および解析プログラム
JP7151403B2 (ja) 2018-03-15 2022-10-12 株式会社リコー 解析装置、解析方法、および解析プログラム

Also Published As

Publication number Publication date
JP5040463B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
US7549134B1 (en) Method and system for performing crosstalk analysis
US9117044B2 (en) Hierarchical verification of clock domain crossings
US6543041B1 (en) Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement
US7587693B2 (en) Apparatus and method of delay calculation for structured ASIC
US8238190B2 (en) Clock-gated model transformation for asynchronous testing of logic targeted for free-running, data-gated logic
US7885801B2 (en) Modeling asynchronous behavior from primary inputs and latches
JP5040463B2 (ja) クロストークノイズ解析方法
JPWO2001082145A1 (ja) クロストーク解析方法、それを用いた電子回路装置の設計乃至製造方法、及びそのための電子回路ライブラリの記録媒体
JP2017502579A (ja) 重畳を使用したクロストーク分析方法
US20130239079A1 (en) System and method for taking inter-clock correlation into account in on-chip timing derating
US8453095B2 (en) Systems and methods for creating frequency-dependent netlist
US6526541B2 (en) Library for use in designing a semiconductor device
JP2004185374A (ja) クロストークチェック方法
JP2004234618A (ja) 半導体装置モデルとその作成方法及び装置
US10896283B1 (en) Noise-based optimization for integrated circuit design
JP4539376B2 (ja) 伝送信号波形解析方法及びプログラム
US6959250B1 (en) Method of analyzing electromagnetic interference
JP2004054522A (ja) 半導体装置の同時スイッチングノイズ評価方法
US8890564B2 (en) System and method for decreasing signal integrity noise by using varying drive strengths based on likelihood of signals becoming victims
Steinecke et al. EMI modeling and simulation in the IC design process
JP4199598B2 (ja) 電子機器のemiノイズ解析方法
Steinecke et al. High-accuracy emission simulation models for VLSI chips including package and printed circuit board
Jagadeesh et al. IC Package with the system board Interconnects-simulation showing PDN noise due to simultaneous switching IOs and its effect on Signal Integrity
JP2011028644A (ja) 電源ノイズ解析方法及び電源ノイズ解析プログラム
JP2006252574A (ja) クロストークチェック方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees