JP2014502107A

JP2014502107A - Ｘｄｓｌケーブル用の漏話エミュレータ

Info

Publication number: JP2014502107A
Application number: JP2013541292A
Authority: JP
Inventors: フアンデルヘーヘン，デイルク; ヒラエルト，バルト; トロフ，ウイム
Original assignee: アルカテル−ルーセント
Priority date: 2010-11-30
Filing date: 2011-11-23
Publication date: 2014-01-23
Anticipated expiration: 2031-11-23
Also published as: EP2458742A1; KR20130100356A; US20130275115A1; US9672136B2; CN103229426B; EP2458742B1; JP5707507B2; KR101529536B1; CN103229426A; WO2012072455A1

Abstract

プリント回路板ＰＣＢ上の第２のセグメントＬ１ｂ／Ｌ４ｂに直列に接続された第１のセグメントＬ１ａ／Ｌ４ａをそれぞれ備えるいくつかのエミュレーション経路によって表される、ケーブル、好ましくはｘＤＳＬ通信ケーブル用の漏話エミュレータ。同一のエミュレーション経路の第１および第２のセグメントが、その接続点で例えば約９０度の角度を形成する。すべてのエミュレーション経路は同一の長さを有し、好ましくはＰＣＢにわたって平行に延びる。その結果、各エミュレーション経路は、交差点Ｘ２１で任意の他のエミュレーション経路と１度だけ交差する。さらに、ＰＣＢ上の漏話エミュレータによって占有されるエリアが、マトリックストポロジに対して低減され、それによって、このトポロジを多数の結合に容易に拡張することができ、交差点で多量の結合要素ＣＰを備える受動結合エミュレータのための設計ガイダンスが可能となる。

Description

本発明は、複数のワイヤを備えるケーブル用の漏話エミュレータに関し、前記複数の各ワイヤが、前記漏話エミュレータのプリント回路板ＰＣＢ上の別個のエミュレーション経路に対応し、各エミュレーション経路が、第２のセグメントに直列に接続された第１のセグメントを備え、前記複数のすべてのエミュレーション経路が、異なる層上の所定の交差点で互いに交差するように構成される。

通信製品に関して、複数の外乱因子の動的漏話の影響を実験室で試験する必要があるとき、通常は実際のケーブル、好ましくはｘＤＳＬケーブルを使用しなければならない。

実際のケーブルを使用することの欠点は、異なる試験実験室にわたる再現不能な環境である。このことは、実際のケーブルの特性にその結果が依存する、機器のマルチサイト試験または並列試験を危うくする。さらに、様々な配置シナリオを構成するための柔軟性が実際のケーブルに関して制限され、実際の適用で生じる特定の試験条件のエミュレーションが妨げられる。

このことは、結合要素によって実装される漏話エミュレータプラットフォームを使用することによって解決することができる。

そのような漏話エミュレータプラットフォームは一般に、図１に示されるようなマトリックスの形状を有し、ケーブルのワイヤが、マトリックスの垂直線（列）である第１のセグメントＬ１ａ／Ｌ４ａと、水平線（行）である第２のセグメントＬ１ｂ／Ｌ４ｂとを有する１つのエミュレーション経路に対応する。交差点では、水平線と垂直線が互いに分離される。より詳細には、Ｎ＝４個のワイヤを表すために、４ｘ４漏話エミュレータマトリックスが使用される。それぞれの第１のセグメントＬ１ａ／Ｌ４ａは、第１のセグメント入力Ｌ１ａｉ／Ｌ４ａｉおよび第１のセグメント出力Ｌ１ａｏ／Ｌ４ａｏを有し、それぞれの第２のセグメントＬ１ｂ／Ｌ４ｂは、第２のセグメント入力Ｌ１ｂｉ／Ｌ４ｂｉおよび第２のセグメント出力Ｌ１ｂｏ／Ｌ４ｂｏを有する。

エミュレーション経路は、第１のセグメント出力を対応する第２のセグメント入力に相互接続するワイヤによって完成される。

このようにして、各エミュレーション経路は、Ｘ１２やＸ２１などの２つの交差点で他のエミュレーション経路の少なくともすべてと交差し、Ｘ１１やＸ４４などの交差点でそれ自体とも交差する。

特に高周波数の、すなわちＤＳＬ通信の制約を達成するために、ワイヤまたはその対応するエミュレーション経路間の差動遅延差を限定するためにトラック長または各エミュレーション経路の長さが等しく保たれるべきである。この目的で、第１のセグメント出力と第２のセグメント入力との間の相互接続ワイヤが、等しい長さに選ばれる。しかし、その場合、漏話測定が、マトリックス内の異なるエミュレーション経路間の交差点のみに関係付けられるべきであるので、相互接続ワイヤ間の不可避の追加の交差点ＸＥが測定値に負の影響を及ぼす。

この相互接続ワイヤ間の望ましくない交差点の問題を回避するために、図２のエミュレーションマトリックスが提案される。図２では、第２のセグメントＬ１ｂ−Ｌ４ｂすなわちマトリックスの水平線（行）が、図１に対して逆の順序で配設され、第１のセグメントＬ１ａ−Ｌ４ａすなわち垂直線（列）が、同じ順序のままであり、またはその逆である。その結果、第１のセグメント出力Ｌ１ａｏ−Ｌ４ａｏを対応する第２のセグメント入力Ｌ１ｂｉ−Ｌ４ｂｉに相互接続するワイヤは、もはや互いに交差しない。しかし、この手法では、相互接続ワイヤは異なる長さであり、このことはやはりＤＳＬ通信測定にとって受け入れられない。

さらに、このマトリックスレイアウトは、Ｘ１２やＸ２１などの異なるエミュレーション経路間の不要な２重の交差点、ならびに同一のエミュレーション経路の第１のセグメントと第２のセグメントの間のＸ１１やＸ４４などの不要な交差点を設けるという追加の問題を有する。通常は、こうした交差点に関する漏話を生み出す要素は双方向性であるので、２重の交差点を有する必要はない。

マトリックス型漏話エミュレータプラットフォームはまた、多数のＮ個の結合要素には適していない（例えばＮ＞２０００）。

本発明の目的は、上記のタイプの漏話エミュレータであるが、エミュレーション経路がすべて同じ長さであるという点、および同一のエミュレーション経路および／またはセグメント間および／または互いに交差する相互接続ワイヤ間の不要な交差点が回避されるという点で最適化された漏話エミュレータを提供することである。

この漏話エミュレータの特徴的実施形態によれば、この目的は、各エミュレーション経路について、前記第１のセグメントの一端が第１のセグメント出力であり、前記第２のセグメントの一端が第２のセグメント入力であること、各エミュレーション経路について、前記第１のセグメント出力が、接続点で前記第２のセグメント入力に接続され、その結果前記第１および第２のセグメントが前記接続点で角度を形成すること、および前記複数の各エミュレーション経路が、１つの所定の交差点で前記複数の任意の他のエミュレーション経路と１度だけ交差することによって達成される。

このようにして、有利なことに、接続点は、同一のエミュレーション経路の第１のセグメント出力と第２のセグメント入力の間の相互接続ワイヤを置き換える。異なる長さのエミュレーション経路および相互接続ワイヤ間の交差点を回避することは容易である。

さらに、同一のエミュレーション経路の第１のセグメントと第２のセグメントの間で、例えば約９０°の角度をなすことにより、各エミュレーション経路は、複数の他のエミュレーション経路と１度だけ交差し、第１のセグメントは、同一のエミュレーション経路の第２のセグメントとはもはや交差しない。したがって、ＰＣＢ上の漏話エミュレータによって占有されるエリアが、マトリックストポロジに対して劇的に削減される。

漏話エミュレータまたはプリント回路ルーティングのためのこのトポロジを多数の結合に容易に拡張することができ、多量の結合要素を備える受動結合エミュレータのための設計ガイダンスが可能となる。

この漏話エミュレータの別の特徴的実施形態は、２つのエミュレーション経路間の交差点の近傍に結合要素が設けられることである。

好ましい特徴的実施形態では、２つの別個のエミュレーション経路のセグメントに接続された、結合要素の端部が、可能な限り短い。

この漏話エミュレータのさらに別の特徴的実施形態は、前記ケーブルが第２の複数のワイヤをさらに備え、前記第２の複数の各ワイヤが前記エミュレータの前記プリント回路板ＰＣＢ上の別個のエミュレーション経路に対応すること、前記第２の複数のワイヤに対応するエミュレーション経路が、最初に挙げた複数のワイヤに対応するエミュレーション経路と同様に配置されること、前記第１の複数のエミュレーション経路が、前記プリント回路板ＰＣＢの第１のエリア上に配置されること、および前記第２の複数のエミュレーション経路が、前記プリント回路板ＰＣＢの第２のエリア上に配置されることである。

好ましい特徴的実施形態では、前記ケーブルは、複数の差動通信ワイヤ対、例えばチップおよびリングを備えるＤＳＬ通信ケーブルであり、前記第１の複数のエミュレーション経路が、前記対のそれぞれの第１のワイヤを備える第１のワイヤのセットに対応し、前記第２の複数のエミュレーション経路が、前記対のそれぞれの第２のワイヤを備える第２のワイヤのセットに対応する。

プリント回路板ＰＣＢの異なるエリアまたは層上に第１および第２の漏話エミュレータのエミュレーション経路を配置することにより、測定中に制御された形でそれらが互いに影響を及ぼすことを達成することが可能となる。

別の特徴的実施形態では、漏話エミュレータ構成が提供され、この漏話エミュレータ構成が、Ｎ個のエミュレーション経路をそれぞれ備える４つの同様の漏話エミュレータを備える。第１の漏話エミュレータの各エミュレーション経路について、第１のセグメント出力が第２のセグメント入力から切断され、第２の漏話エミュレータの各エミュレーション経路について、第１のセグメント出力が第２のセグメント入力から切断される。前記第１および第２の漏話エミュレータの第１のセグメント入力は、前記漏話エミュレータ構成の２Ｎ個のエミュレーション経路入力を構成する。前記第１のおよび第２の漏話エミュレータの切断された接続点が接続によって置き換えられ、前記第１の漏話エミュレータのそれぞれの第１のセグメント出力が、前記第２の漏話エミュレータの別個の第２のセグメント入力に接続され、前記第２の漏話エミュレータのそれぞれの第１のセグメント出力が、前記第１の漏話エミュレータの別個の第２のセグメント入力に接続され、これらの接続がＮ個の追加の交差点を構成することができる。前記第１の漏話エミュレータのそれぞれの第２のセグメント出力が、第３の漏話エミュレータの別個の第１のセグメント入力に接続され、前記第２の漏話エミュレータのそれぞれの第２のセグメント出力が、第４の漏話エミュレータの別個の第１のセグメント入力に接続される。最後に、前記第３および第４の漏話エミュレータの第２のセグメント出力が、前記漏話エミュレータ構成の２Ｎ個のエミュレーション経路出力を構成する。

このようにして、それぞれＮ個のエミュレーション経路を備える４つの漏話エミュレータの相互接続により、２Ｎ個のエミュレーション経路を備える２倍のサイズの漏話エミュレータまたは漏話エミュレータ構成が得られる。

この漏話エミュレータの別の特徴的実施形態が、添付の特許請求の範囲で述べられる。

特許請求の範囲で使用される「備える」または「含む」という用語は、その後に列挙される手段に制限されると解釈されるべきではないことに留意されたい。したがって、「手段ＡおよびＢを備える装置」などの表現の範囲は、手段ＡおよびＢのみからなる装置の実施形態に限定されるべきではない。それは、本発明の実施形態に関しては、ＡおよびＢが装置の不可欠な手段であることを意味する。

同様に、特許請求の範囲でやはり使用される「結合」という用語は、直接的接続のみに制限されると解釈されるべきではないことに留意されたい。したがって、「装置Ｂに結合された装置Ａ」などの表現の範囲は、装置Ａの出力が装置Ｂの入力に直接接続される装置の実施形態に限定されるべきではない。それは、Ａの出力とＢの入力との間に経路が存在する可能性があり、その経路は他の装置または手段を含む可能性があることを意味する。

添付の図面と共に行われる実施形態の以下の説明を参照することにより、本発明の上記およびその他の目的および特徴がより明らかとなり、本発明自体を最良に理解されよう。

当技術分野で知られるマトリックストポロジを有する漏話エミュレータを示す図である。図１のマトリックス型漏話エミュレータの変形例を示す図である。本発明による漏話エミュレータの一実施形態の２つのエミュレーション経路と、経路間の交差点を示すテーブルとを示す図である。Ｎ＝４個のエミュレーション経路を有する漏話エミュレータの実施形態と、経路間の交差点を示すテーブルとを示す図である。漏話エミュレータの２つの別個のエミュレーション経路間に接続された受動結合要素を示す図である。いくつかの漏話エミュレータを備えるより大型の漏話エミュレータ構成、ならびに経路間の交差点を示すテーブルを示す図である。図６の漏話エミュレータ構成の詳細を示す図である。図６の漏話エミュレータ構成の詳細を示す図である。

この漏話エミュレータはプリント回路板ＰＣＢ上に構築され、多量の差動ワイヤ対（例えば２×５０トラック）を結合して、実際のｘＤＳＬケーブルをエミュレートすることを可能にする。望ましくない漏話を低減するために、異なる回線からのトラックを互いに相対的に遠くにすることができ、好ましくは、ＰＣＢのいくつかの層だけの上でルーティングすることができる。各回線またはエミュレーション経路が別々の交差点ですべての他の回線と交わることがさらに保証されるべきである。

この目的で、図１および図２に示し、上記で説明したマトリックストポロジを使用する代わりに、ＰＣＢ上のエミュレーション経路の別のレイアウトが好ましい。漏話エミュレータのこのレイアウトでは、２つのエミュレーション経路について図３に示すように、ｘＤＳＬケーブルの各ワイヤが、プリント回路板ＰＣＢ上の別個のエミュレーション経路に対応する。第１のエミュレーション経路が、第２のセグメントＬ１ｂに直列に接続された第１のセグメントＬ１ａによって構成され、第２のエミュレーション経路が、別の第２のセグメントＬ２ｂに直列に接続された別の第１のセグメントＬ２ａによって構成される。

第１のセグメントＬ１ａ、Ｌ２ａはすべて、同一の所定の長さを有し、平行に延び、ＰＣＢにわたって均一に広がる。第２のセグメントＬ１ｂ、Ｌ２ｂについても同じである。必須ではないが、好ましくは、第１のセグメントの長さは第２のセグメントの長さに等しい。これは特に高周波数動作で重要である。

第１のエミュレーション経路は、第１のセグメントＬ１ａの一端の第１のセグメント入力であるエミュレーション経路入力Ｌ１ａｉを有し、第１のセグメントＬ１ａの他端は第１のセグメント出力Ｌ１ａｏである。第１のエミュレーション経路は、第２のセグメントＬ１ｂ経路の一端の第２のセグメント出力であるエミュレーション経路出力Ｌ１ｂｏをさらに有し、第２のセグメントＬ１ｂの他端は第２のセグメント入力Ｌ１ｂｉである。

各エミュレーション経路の第１のセグメント出力Ｌ１ａｏ、Ｌ２ａｏは、接続点Ｌ１ａｏ＋Ｌ１ｂｉ、Ｌ２ａｏ＋Ｌ２ｂｉで同一の経路の第２のセグメント入力Ｌ１ｂｉ、Ｌ２ｂｉに接続され、その結果、第１および第２のセグメントが、その接続点で好ましくは約９０度の角度を形成する。

その結果、各エミュレーション経路は、漏話エミュレータの任意の他のエミュレーション経路と１度だけ交差する。

より詳細には、第１のエミュレーション経路の第２のセグメントＬ１ｂが、交差点Ｘ２１で第２のエミュレーション経路の第１のセグメントＬ２ａと交差する。この交差点Ｘ２１は、図３に示すようにテーブルで表すことができ、このテーブルは、経路１から経路２への漏話およびその逆を表す。エミュレーション経路はそれ自体と交差しないので、このテーブルの対角線は空である。

図４は、プリント回路板ルーティング上にＮ＝４個のエミュレーション経路を有する拡張トポロジをさらに示す。

このトポロジは、Ｎ＝４個のエミュレーション経路入力Ｌ１ａｉからＬ４ａｉと、４つのエミュレーション経路出力Ｌ１ｂｏからＬ４ｂｏとを有する。第１のエミュレーション経路の第２のセグメントＬ１ｂが、交差点Ｘ２１、Ｘ３１、Ｘ４１で、それぞれ第２、第３、および第４のエミュレーション経路の第１のセグメントＬ２ａ、Ｌ３ａ、およびＬ４ａと交差する。さらに、第２のエミュレーション経路の第２のセグメントＬ２ｂが、交差点Ｘ３２で第３のエミュレーション経路の第１のセグメントＬ３ａと交差し、交差点Ｘ４２で第４のエミュレーション経路の第１のセグメントＬ４ａと交差する。最後に、第３のエミュレーション経路の第２のセグメントＬ３ｂが、交差点Ｘ４３で第４のエミュレーション経路の第１のセグメントＬ４ａと交差する。図４に示すように、こうした要素をやはりテーブルに入力することができ、図４では、例示的交差点Ｘ４２が示されている。

このレイアウトから、このトポロジによって６個の必要な交差点だけが作成されることは明らかである。

エミュレーション経路間のこのほぼ垂直な交差により、制御されない漏話がさらに低減される。

トポロジは、単に構造をシフトと共にコピーすることにより、任意のＮ個の個々のワイヤまたはＮ個の差動対またはＭ×Ｎ個の回線（ただしＭは任意の数でよい）を結合することを可能にする。図５に示すように、結合要素ＣＰは、単一の受動構成要素、例えばコンデンサ、抵抗器、またはコイルと同様に単純でよいが、より複雑な受動または能動回路またはフィルタでもよい。

結合要素ＣＰが、２つの別個のエミュレーション経路間の交差点、例えばＸ２１で、エミュレーション経路の接続点Ｌ１ａｏ＋Ｌ１ｂｉおよびＬ２ａｏ＋Ｌ２ｂｉの可能な限り近くに設けられる。このようにして、ｘＤＳＬ性能に対する影響を最小限に抑えて、結合を実現することができる。

より詳細には、結合要素ＣＰは、第２のエミュレーション経路の第１のセグメントＬ２ａにＣ２１で接続された一端Ｓ２１を有し、第１のエミュレーション経路の第２のセグメントＬ１ｂにＣ１２で接続された他端Ｓ１２を有する受動結合要素である。

結合要素ＣＰの端部Ｓ２１およびＳ１２は、可能な限り短いことが好ましいことに留意されたい。

そのような単純な交差接続は、重いマルチペアケーブルの多数の差動対の漏話結合をエミュレートすることを可能にする。

ＤＳＬケーブルは一般に、差動通信ワイヤ対、チップ、およびリングを備え、対のそれぞれの第１のワイヤが、上述のように第１の漏話エミュレータ内のエミュレーション経路によって表される。次いで、対のそれぞれの第２のワイヤが、第１の漏話エミュレータと同様であるが、第１の漏話エミュレータとは別個の、第２の漏話エミュレータ内の第２のエミュレーション経路によって表される。第２のエミュレーション経路は、第１のエミュレーション経路と同様に配置される。

より詳細には、第１のエミュレーション経路が、プリント回路板ＰＣＢの第１のエリア上に配置され、第２のエミュレーション経路が、このＰＣＢの第２のエリア上に配置される。第２のエリアのエミュレーション経路が、第１のエリアのエミュレーション経路に対してシフトされる。このシフティングは、プリント回路板ＰＣＢの異なる層上に第１および第２のエミュレーション経路を配置することによって実現することもできる。

前記第１のエリアのエミュレーション経路と前記第２のエリアのエミュレーション経路との間の交差点の近傍に結合要素を設けることができることに留意されたい。

より具体的には、チップ、リング、各差動対のワイヤが、単一の受動結合要素により、チップ、リング、他のあらゆる差動対のワイヤにそれぞれ結合される。

結合要素は上述のようにより複雑なものでよいことに留意されたい。結合要素は、例えばより多くの構成要素を備えることができ、チップおよびリング上の構成要素を相互接続して、より複雑なフィルタを形成することができる。

同一の主な概念を使用するが、以下で説明するように構成することにより、上記の漏話エミュレータをＮ×Ｎから２Ｎ×２Ｎに拡張することがさらに可能である。

そのような２Ｎ×２Ｎまたは２重漏話エミュレータは、それぞれ上述の漏話エミュレータと同様である４つの漏話エミュレータＣＣＥ１からＣＣＥ４を備え、Ｎ個、例えば４個のエミュレーション経路を備える漏話エミュレータ構成である。

図６に示すこの漏話エミュレータ構成では、第１のＣＣＥ１および第２のＣＣＥ２漏話エミュレータの第１のセグメント入力Ｌ１ａｉ−Ｌ４ａｉ、Ｌ５ａｉ−Ｌ８ａｉが、２Ｎ（２×４＝８）個のエミュレーション経路入力を構成し、第３のＣＣＥ３および第４のＣＣＥ４漏話エミュレータの第２のセグメント出力Ｌ５’ａｉ−Ｌ８’ａｉ／Ｌ１’ａｉ−Ｌ４’ａｉが、２Ｎ個のエミュレーション経路出力を構成する。

さらに、図７ａおよび７ｂに示すように、第１の漏話エミュレータＣＣＥ１の各エミュレーション経路は、それぞれの接続点Ｌ１ａｏ＋Ｌ１ｂｉ／Ｌ４ａｏ＋Ｌ４ｂｉでその第２のセグメント入力Ｌ２ｂｉ／Ｌ４ｂｉから切断されたその第１のセグメント出力Ｌ１ａｏ／Ｌ４ａｏを有する。

同様に、第２の漏話エミュレータＣＣＥ２の各エミュレーション経路の第１のセグメント出力Ｌ５ａｏ／Ｌ８ａｏが、その点Ｌ５ａｏ＋Ｌ５ｂｉ／Ｌ８ａｏ＋Ｌ８ｂｉでその経路の第２のセグメント入力Ｌ５ｂｉ／Ｌ８ｂｉから切断される。

そのように接続された接続点Ｌ１ａｏ＋Ｌ１ｂｉ−Ｌ４ａｏ＋Ｌ４ｂｉおよびＬ５ａｏ＋Ｌ５ｂｉ−Ｌ８ａｏ＋Ｌ８ｂｉが、接続ＣＯによって置き換えられる。

接続ＣＯが、第１の漏話エミュレータＣＣＥ１のそれぞれの第１のセグメント出力Ｌ１ａｏ−Ｌ４ａｏを、第２の漏話エミュレータＣＣＥ２の別個の第２のセグメント入力Ｌ５ｂｉ−Ｌ８ｂｉに接続し、第２の漏話エミュレータＣＣＥ２のそれぞれの第１のセグメント出力Ｌ５ａｏ−Ｌ８ａｏを、第１の漏話エミュレータＣＣＥ１の別個の第２のセグメント入力Ｌ１ｂｉ−Ｌ４ｂｉに接続する。

最後に、第１の漏話エミュレータＣＣＥ１のそれぞれの第２のセグメント出力Ｌ１ｂｏ−Ｌ４ｂｏが、第３の漏話エミュレータＣＣＥ３の別個の第１のセグメント入力Ｌ５’ａｉ−Ｌ８’ａｉに接続され、第２の漏話エミュレータＣＣＥ２のそれぞれの第２のセグメント出力Ｌ５ｂｏ−Ｌ８ｂｏが、第４の漏話エミュレータＣＣＥ４の別個の第１のセグメント入力Ｌ１’ａｉ−Ｌ４’ａｉに接続される。

この漏話エミュレータ構成では、ＣＰとしての結合要素が、同一の漏話エミュレータＣＣＥ１、ＣＣＥ２、ＣＣＥ３、またはＣＣＥ４内の２つの別個のエミュレーション経路間の各交差点に設けられる。これらが、図６に示されるテーブルで表される：ＣＣＥ１からＣＣＥ４について、それぞれ正方形、ダイヤモンド、三角形、および五角形がある。ＣＣＥ１とＣＣＥ２の間の相互接続上にＣＰ要素を追加すること（円で表す）によってテーブルが完成し、したがって全２Ｎ×２Ｎ漏話エミュレータ構成が補われることがわかる。

さらに多くの漏話エミュレータを用いた外挿により、前述の２Ｎ×２Ｎ漏話エミュレータ構成をより多い数のトラックに拡張することができることに留意されたい。次いで、こうした追加の漏話エミュレータが、例えば第３のＣＣＥ３および／または第４のＣＣＥ４漏話エミュレータの接続点に接続される。

最後の注記は、本発明の実施形態が機能ブロックによって説明されることである。上記で与えたこうしたブロックの機能説明から、知られている電子構成要素でこうしたブロックの実施形態をどのように製造することができるかが、電子装置を設計する当業者には明らかとなるであろう。したがって、機能ブロックの内容の詳細なアーキテクチャは与えられない。

特定の機器に関して本発明の原理を上記で説明したが、この説明は、添付の特許請求の範囲で定義される本発明の範囲に関する限定としてではなく、実施例として行われるものに過ぎないことをはっきりと理解されたい。

Claims

複数のワイヤを備えるケーブル用の漏話エミュレータであって、前記複数の各ワイヤが、前記漏話エミュレータのプリント回路板ＰＣＢ上の別個のエミュレーション経路に対応し、
各エミュレーション経路が、第２のセグメント（Ｌ１ｂ／Ｌ４ｂ）に直列に接続された第１のセグメント（Ｌ１ａ／Ｌ４ａ）を備え、
前記複数のすべてのエミュレーション経路が、異なる層上の所定の交差点（Ｘ２１）で互いに交差するように構成され、
各エミュレーション経路について、前記第１のセグメント（Ｌ１ａ／Ｌ４ａ）の一端が第１のセグメント出力（Ｌ１ａｏ／Ｌ４ａｏ）であり、前記第２のセグメント（Ｌ１ｂ／Ｌ４ｂ）の一端が第２のセグメント入力（Ｌ１ｂｉ／Ｌ４ｂｉ）であること、
各エミュレーション経路について、前記第１のセグメント出力が、接続点（Ｌ１ａｏ＋Ｌ１ｂｉ／Ｌ４ａｏ＋Ｌ４ｂｉ）で前記第２のセグメント入力に接続され、その結果前記第１および第２のセグメントが前記接続点で角度を形成すること、および
前記複数の各エミュレーション経路が、１つの所定の交差点（Ｘ２１）で前記複数の任意の他のエミュレーション経路と１度だけ交差すること
を特徴とする、漏話エミュレータ。
２つのエミュレーション経路間の交差点（Ｘ２１）の近傍に結合要素（ＣＰ）が設けられることを特徴とする、請求項１に記載の漏話エミュレータ。
前記結合要素（ＣＰ）が、前記複数のうちの１つのエミュレーション経路（Ｌ２）の第１のセグメント（Ｌ２ａ）に接続された（Ｃ２１）一端（Ｓ２１）を有し、別のエミュレーション経路（Ｌ１）の第２のセグメント（Ｌ１ｂ）に接続された（Ｃ１２）他端（Ｓ１２）を有することを特徴とする、請求項２に記載の漏話エミュレータ。
結合要素（ＣＰ）の前記端部（Ｓ２１、Ｓ１２）が可能な限り短いことを特徴とする、請求項３に記載の漏話エミュレータ。
各エミュレーション経路が、前記エミュレーション経路の第１のセグメント（Ｌ１ａ／Ｌ４ａ）の第２の端部で、第１のセグメント入力に対応するエミュレーション経路入力（Ｌ１ａｉ／Ｌ４ａｉ）を有すること、
各エミュレーション経路が、前記エミュレーション経路の第２のセグメント（Ｌ１ｂ／Ｌ４ｂ）の第２の端部で、第２のセグメント出力に対応するエミュレーション経路出力（Ｌ１ｂｏ／Ｌ４ｂｏ）を有すること、
前記第１のセグメント入力および前記第１のセグメント出力（Ｌ１ａｏ／Ｌ４ａｏ）が、前記第１のセグメントの両端にあること、および
前記第２のセグメント入力および前記第２のセグメント出力（Ｌ２ｂｏ／Ｌ４ｂｏ）が、前記第２のセグメントの両端にあること
を特徴とする、請求項１に記載の漏話エミュレータ。
前記複数のすべてのエミュレーション経路が同一の所定の長さを有することを特徴とする、請求項１に記載の漏話エミュレータ。
すべての第１のセグメント（Ｌ１ａ−Ｌ４ａ）がＰＣＢ上で平行に延びていること、
すべての第２のセグメント（Ｌ１ｂ−Ｌ４ｂ）がＰＣＢ上で平行に延びていること
を特徴とする、請求項１に記載の漏話エミュレータ。
前記ケーブルがＤＳＬ通信ケーブルであることを特徴とする、請求項１に記載の漏話エミュレータ。
前記ケーブルが第２の複数のワイヤをさらに備え、前記第２の複数の各ワイヤが、前記エミュレータの前記プリント回路板ＰＣＢ上の別個のエミュレーション経路に対応すること、
前記第２の複数のワイヤに対応するエミュレーション経路が、最初に挙げた複数のワイヤに対応するエミュレーション経路と同様に配置されること、
前記第１の複数のエミュレーション経路が、前記プリント回路板ＰＣＢの第１のエリア上に配置されること、および
前記第２の複数のエミュレーション経路が、前記プリント回路板ＰＣＢの第２のエリア上に配置されること
を特徴とする、請求項１に記載の漏話エミュレータ。
前記第２のエリアのエミュレーション経路が、前記第１のエリアのエミュレーション経路に対してシフトされることを特徴とする、請求項９に記載の漏話エミュレータ。
前記第１のエリアのエミュレーション経路と、前記第２のエリアのエミュレーション経路とが、前記プリント回路板ＰＣＢの異なる層上に配置されることを特徴とする、請求項１０に記載の漏話エミュレータ。
結合要素が、前記第１のエリアのエミュレーション経路と、前記第２のエリアのエミュレーション経路との間の交差点の近傍に設けられる、請求項９に記載の漏話エミュレータ。
前記ケーブルが、複数の差動通信ワイヤ対を備えるＤＳＬ通信ケーブルであること、
前記第１の複数のエミュレーション経路が、前記対のそれぞれの第１のワイヤを備える第１のワイヤのセットに対応し、前記第２の複数のエミュレーション経路が、前記対のそれぞれの第２のワイヤを備える第２のワイヤのセットに対応することを特徴とする、請求項９に記載の漏話エミュレータ。
漏話エミュレータ構成であって、
前記漏話エミュレータ構成は、Ｎ（４）個のエミュレーション経路を備える４つの類似の、請求項１に記載の漏話エミュレータ（ＣＣＥ１−ＣＣＥ４）を備えること、
第１の漏話エミュレータ（ＣＣＥ１）の各エミュレーション経路について、第１のセグメント出力（Ｌ１ａｏ−Ｌ４ａｏ）が第２のセグメント入力（Ｌ２ｂｉ−Ｌ４ｂｉ）から切断されること、
第２の漏話エミュレータ（ＣＣＥ２）の各エミュレーション経路について、第１のセグメント出力（Ｌ５ａｏ−Ｌ８ａｏ）が第２のセグメント入力（Ｌ５ｂｉ−Ｌ８ｂｉ）から切断されること、
前記第１（ＣＣＥ１）および第２（ＣＣＥ２）の漏話エミュレータの第１のセグメント入力（Ｌ１ａｉ−Ｌ４ａｉ；Ｌ５ａｉ−Ｌ８ａｉ）が、前記漏話エミュレータ構成の２Ｎ個のエミュレーション経路入力を構成すること、
前記第１（ＣＣＥ１）および第２（ＣＣＥ２）の漏話エミュレータの切断された接続点（Ｌ１ａｏ＋Ｌ１ｂｉ−Ｌ４ａｏ＋Ｌ４ｂｉ；Ｌ５ａｏ＋Ｌ５ｂｉ−Ｌ８ａｏ＋Ｌ８ｂｉ）が接続（ＣＯ）によって置き換えられることであって、
前記第１の漏話エミュレータ（ＣＣＥ１）のそれぞれの第１のセグメント出力（Ｌ１ａｏ−Ｌ４ａｏ）が、前記第２の漏話エミュレータ（ＣＣＥ２）の別個の第２のセグメント入力（Ｌ５ｂｉ−Ｌ８ｂｉ）に接続され、
前記第２の漏話エミュレータ（ＣＣＥ２）の第１のセグメント出力（Ｌ５ａｏ−Ｌ８ａｏ）が、前記第１の漏話エミュレータ（ＣＣＥ１）の別個の第２のセグメント入力（Ｌ１ｂｉ−Ｌ４ｂｉ）に接続されること、
前記第１の漏話エミュレータ（ＣＣＥ１）のそれぞれの第２のセグメント出力（Ｌ１ｂｏ−Ｌ４ｂｏ）が、第３の漏話エミュレータ（ＣＣＥ３）の別個の第１のセグメント入力（Ｌ５’ａｉ−Ｌ８’ａｉ）に接続され、
前記第２の漏話エミュレータ（ＣＣＥ２）のそれぞれの第２のセグメント出力（Ｌ５ｂｏ−Ｌ８ｂｏ）が、第４の漏話エミュレータ（ＣＣＥ４）の別個の第１のセグメント入力（Ｌ１’ａｉ−Ｌ４’ａｉ）に接続されること、および
前記第３（ＣＣＥ３）および第４（ＣＣＥ４）の漏話エミュレータの第２のセグメント出力（Ｌ５’ａｉ−Ｌ８’ａｉ；Ｌ１’ａｉ−Ｌ４’ａｉ）が、前記漏話エミュレータ構成の２Ｎ個のエミュレーション経路出力を構成すること
を特徴とする、漏話エミュレータ構成。
結合要素（ＣＰ）は、同一の漏話エミュレータ（ＣＣＥ１、ＣＣＥ２、ＣＣＥ３、ＣＣＥ４）内の２つの別個のエミュレーション経路間の交差点の近傍に設けられることを特徴とする、請求項１４に記載の漏話エミュレータ構成。
結合要素（ＣＰ）が、前記接続（ＣＯ）のうちの少なくとも１つの近傍に設けられることを特徴とする、請求項１４に記載の漏話エミュレータ構成。