CN105911449A - 开关的探针触点 - Google Patents

开关的探针触点 Download PDF

Info

Publication number
CN105911449A
CN105911449A CN201610099275.4A CN201610099275A CN105911449A CN 105911449 A CN105911449 A CN 105911449A CN 201610099275 A CN201610099275 A CN 201610099275A CN 105911449 A CN105911449 A CN 105911449A
Authority
CN
China
Prior art keywords
circuit
probe contact
signal
logic
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610099275.4A
Other languages
English (en)
Other versions
CN105911449B (zh
Inventor
尤尔根·盖林斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN105911449A publication Critical patent/CN105911449A/zh
Application granted granted Critical
Publication of CN105911449B publication Critical patent/CN105911449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开的方案适用于涉及开关的探针触点的方法、装置和系统。根据示例实施例，装置包括：逻辑电路、用于与逻辑电路传输信号的第一电路以及经由第一电路路径连接到第一电路的接合垫。装置还包括用于与逻辑电路传输信号的第二电路以及经由第二电路路径连接到第二电路的第二接合垫。探针触点连接到第一接合垫并且与外部探针传输信号，并且开关电路连接到探针触点和第二电路路径。开关电路通过将探针触点与第二电路路径选择性地连接和断开来在探针触点与第二电路路径之间传输信号。

Description

开关的探针触点
技术领域
各种实施例的方案涉及集成电路装置，并且更具体地，涉及具有开关的探针触点的装置和方法。
背景技术
很多集成电路(IC)使用多个输入/输出(IO)电路，有时被称作IO单元，其用于在IC的主要/逻辑电路与外部电路之间传输信号。这样的IO单元通常具有接合垫，该接合垫用于接合从接合垫向包括IC的IC封装的线缆(例如接合线)。
针对多种应用，人们希望在设计、制造等期间测试IC。为了促进测试，很多这样的IO单元包括探针触点，该探针触点进行耦合以提供对IO垫的探查。探针触点允许外部信号(例如在测试期间使用的信号)在IC还没有被封装时(例如，如上所述，在接合线附接到接合垫之前)进入IC。
上述测试方法对确保IC的正常操作有帮助。然而，促进这样的探查和测试进入(access)会是难以实现的或价格昂贵的。例如，在具有与用于进入和/或测试的IO单元的数量相比相对较小的核心区域的IC中，核心参数可能低于设置IO单元所需要的长度。这样的IC装置可以被称作“垫限制设计”。这样的设计可能需要增大IC的尺寸，以便(例如通过提供未使用的空白空间)实现期望数量的IO单元，或IO单元的堆叠。
这些和其它事物呈现出对用于多种应用的IC设计、测试和实现的挑战。
发明内容
各种示例实施例针对集成电路及其的实施方式。根据示例实施例，一种装置包括逻辑电路，该逻辑电路通过处理输入信号并且提供与输入信号相对应的(例如响应于所述输入信号的)输出信号来提供逻辑功能，所述逻辑功能施加于所述输入信号上。第一电路(例如输入-输出(I/O)电路)与逻辑电路传输信号。第一接合垫经由第一电路路径连接到第一电路，并且经由第一电路与逻辑电路传输信号。装置还包括与逻辑电路传输信号的第二电路。第二接合垫经由第二电路路径连接到第二电路，并且经由第二电路与逻辑电路传输信号。此外，装置包括连接到第一接合垫并且与接触第一接合垫的外部探针传输信号的探针触点。开关电路连接到探针触点和第二电路路径，并且通过响应于输入信号选择性地将探针触点与第二电路路径连接和断开来在探针触点与第二电路路径之间传输信号。在各种实施例中，装置还包括经由探针触点(例如经由通过探针与其的连接)提供输入信号并且读取输出信号。
根据其它示例实施例，方法包括使用测试电路和开关的探针触点来提供输入信号并读取输出信号。基于输入信号操作逻辑电路以提供逻辑功能，该输入信号从探针触点耦合到逻辑电路。输出信号经由与逻辑电路传输信号的第一电路从逻辑电路耦合到探针触点。第一电路经由第一电路路径连接到第一接合垫。通过操作开关电路以响应于输入信号将探针触点与第二电路选择的连接和断开，将输入信号从探针触点耦合到逻辑电路的不同部分。第二电路路径经由第二电路路径连接到第二接合垫。
以上讨论/概述并非意欲描述本公开的每一个实施例或者每一种实施方式。下面的附图和详细说明对各个实施例进行了举例说明。
附图说明
结合附图考虑到以下详细说明，可以更全面地理解各种示例实施例，其中：
图1示出了根据本公开的各种实施例的示例装置；
图2示出了根据本公开的各种实施例的示例装置；以及
图3示出了根据本公开的各种实施例的使用共享探针垫来选择和取消选择电路的示例过程的流程图。
具体实施方式
虽然这里讨论的各种实施例适合修改和替代形式，但是已经在附图中通过示例的方式示出了并且将在以下详细描述其多个方案。然而，应该理解，目的并非将本发明限于所描述的特定实施例。相反，目的在于覆盖落入本公开范围内的所有修改、等效和替代，所述范围包括在权利要求中定义的方案。另外，本申请中所使用的术语“示例”仅作为说明，而不是限制。
本公开的方案被认为适于涉及第一接合垫、第二接合垫、以及连接到第一接合垫并选择性地连接到第二接合垫的探针触点的各种不同类型的装置、系统和方法。在特定实现中，当用于包含共享公共接合垫的两个电路和其它电路的单个IO单元的上下文中时，已经示出本公开的各个方面是有益的。通过使用这些方法，单个探针触点可以被用于进入多个单元，这可以减小测试具体逻辑电路所需要的探针触点的总数。通过控制开关或其它连接类组件，在探针触点与不同的输入单元、输出单元或I/O单元之间传输信号。其它方案涉及用于经由探针触点来对电路进行测试的测试电路。可以实现这些和其它方案来处理包括上文“背景技术”部分讨论的挑战。虽然不受限于实施例，但是可以通过对使用这些示例性上下文的示例进行讨论来理解各个方案。
根据各种示例实施例，本公开的方案涉及具有两种IO类型电路的IC，每种类型具有接合垫并共享探针触点。通过共享探针触点，与使用额外的探针触点相比，可以限制需要探查(测试)所需要的总的面积。此外，具有这样的共用探针触点的IO电路的高度可以被设置为低于堆叠的IO单元的高度，并且可以提供满意的较小管芯面积(例如接合探针高度可以等于间距(pitch)(例如最小间距，如0.06mm))。
共享探针触点可以被用于测试IC，其中电路耦合到每个接合垫。例如，可以连续扫描IC的外部输入/输出引脚，可以从IC输入和输出测试数据，并且/或者在功能上测试IC的内部功能和实现的印刷电路板二者。例如，这样的测试(以及如本文中描述的其它测试)可以包括沿IC的边界施加测试信号，在IC中，边界单元将耦合向逻辑电路输入的测试和从逻辑电路输出的测试，以用于与外部测试器通信。在特定的实施例中，这样的方法依照边界扫面类方法来实现，例如依照IEEE标准1149.1的方法(例如使用能够从联合测试工作组(JTAG)得到并符合该标准的硬件和/或软件)。
在各种实施例中，如上所述的IO单元位于IO环类型结构中的管芯的边界，其中IC的逻辑电路位于管芯上(例如在由环围绕的中心位置)。这样的IO单元可以具有相同的高度，并且可以被布置为使得可以共享公共输入信号，例如电源或ESD保护信号。特定的实施例涉及在管芯的一个或多个侧面按两行布置IO单元，这种布置可以被称作“双排IO环”布置。“有效布置间距”小于I/O单元的最小宽度，使得在给定的管芯长度或宽度上可以布置更多的IO单元。
在各种实施例中，装置包括逻辑电路，该逻辑电路通过处理输入信号并且提供与输入信号相对应的输出信号来提供逻辑功能，所述逻辑功能施加于所述输入信号上。装置包括第一电路，用于与逻辑电路和第一接合垫传输信号，经由第一电路路径连接到第一电路，以经由第一电路与逻辑电路传输信号。装置还包括第二电路，用于与逻辑电路和第二接合垫传输信号，经由第二电路路径连接到第二电路，以经由第二电路与逻辑电路传输信号。探针触点连接到第一接合垫，用于与接触探针触点的外部探针传输信号。此外，装置包括连接到探针触点和第二电路路径的开关电路。
响应于输入信号，开关电路选择性地将探针触点与第二电路路径连接和断开，以在探针触点与第二电路路径之间传输信号。在上下文中，可以通过连接到探针触点的探针或者通过经由另一个探针和探针触点提供的输入信号的方面来控制开关电路，并且开关电路可以开关或者通过其他方式控制提供选择连接的阻抗。在特定的实现中，开关控制电路耦合到该探针触点或不同的探针触点，并且(例如基于经由探针触点之一耦合到其上的控制信号)控制开关电路提供选择连接。在特定的实现中，控制电路是逻辑电路的一部分。
在各种实施例中，如上所述的输入信号是输入测试信号，输入电路是与逻辑电路传输测试信号的输入/输出(I/O)单元，并且第二电路是与逻辑电路传输测试信号的输入单元。通过选择性地将输入测试信号耦合到第二电路路径，开关选择性地将探针触点与第二电路路径连接和断开。在特定的实施例中，两个电路都是具有共享电路的公共I/O单元的一部分，共享电路例如电源、ESD保护、逻辑电路连接起等等。
各种实施例涉及具有相应的接合垫和开关电路的附加电路/单元。例如，若干个输入单元可以耦合到单个探针触点，其中，一个或多个开关操作为选择性地将探针触点连接到每个输入单元。该连接可能被连续地实现，以分别连续探查不同的区域或逻辑电路中的电路。由此，通过响应于(经由一个或多个探针触点接收的)输入信号选择性地连接和断开探针触点，连接到探针触点的附加开关电路在探针触点与附加电路路径之间传输信号。在一些实现中，单个开关电路(例如通过复用)将探针触点与多个电路集合连接。
在这一点上，上述的相应的第一和第二接合垫及其相关电路、探针触点和开关电路可以与测试电路一起实现。例如，输入或IO电路可以从测试电路向逻辑电路传输输入信号，并且(IO)电路可以从逻辑电路向测试电路传输输出信号。可以控制开关以实现该传输，其中第一输入信号用于操作开关以抑制探针触点的连接，并且第二输入信号用于连接探针触点。在测试期间和/或在测试之后，相应的接合垫可以耦合到逻辑电路。根据其他实施例，单个I/O单元包括接合垫和开关电路，以及共享电路，例如导电轨和静电放电保护电路。
根据各种基于方法的实施例，开关方法被用于从公共探针触点向不同的单元耦合输入和输出信号。输入信号由测试电路提供，并且耦合到使用探针的探针触点，并且通过(例如经由信号控制的)开关向多个单元之一传递。输入信号用于操作逻辑电路提供基于输入信号的逻辑功能，并且该逻辑功能(例如也经由探针触点)向测试电路提供输出信号。在该上下文中，具有相应的接合垫和通往逻辑电路的有关电路路径的第一和第二输入类型单元可以耦合到公共探针触点，其中信号切换到探针触点，用于向/从逻辑电路传输。
现在转到附图，图1示出了如可以根据本公开的一个或多个实施例实现的示例装置。如图1所示，各种装置实施例包括第一电路102和第二电路110，其分别作为IO类型电路(例如，输入电路、输出电路或输入-输出电路)来操作，该IO类型电路具有选择性地耦合到一个或多个单元的开关的探针触点。在一些实施例中，第一和第二电路102/110共享各种电路，例如导电轨。此外，在各种实施例中，第一电路102是IO电路，并且第二电路110是输入电路。
将第一电路102耦合来与装置的逻辑电路118传输信号，如下文进一步讨论的。第一接合垫104经由第一电路路径106连接到第一电路102，并且经由第一电路102与逻辑电路传输信号。第二电路110进行耦合，以与装置的逻辑电路118传输信号。第二接合垫112经由第二电路路径116连接到第二电路110，并且经由第二电路110与逻辑电路传输信号。
探针触点108(例如经由第一电路路径106)连接到第一接合垫104。探针触点108与外部探针122传输信号，该外部探针122还与测试电路120以传输信号，如下文进一步讨论的。
如图1进一步示出的，开关电路114连接到探针触点108和第二电路110的第二电路路径116。开关电路114通过响应于输入信号将探针触点108与第二电路路径116选择性地连接和断开来在探针触点108与第二电路路径116之间传输信号。例如，开关电路114(例如通过选择性地提供连接或抑制探针触点108与第二电路路径116之间的信号传输的阻抗值)将探针触点108选择性地连接到第二电路路径116。
在一些实施例中，逻辑电路118通过处理输入信号并且提供与输入信号相对应的输出信号来提供逻辑功能，所述逻辑功能施加于所述输入信号上。在一些实施例中，第一电路102和第二电路110与逻辑电路的不同部分相关联。例如，第一电路102可被实现为在探针触点108与逻辑电路118的第一部分之间输入测试信号，其中第二电路110将输入的测试信号耦合到探针触点108与逻辑电路118的第二部分之间。通过该方法，可以使用共享探针触点108来测试逻辑电路的不同部分。可以连续执行这样的方法，使得在第一时间段期间，测试信号的第一集合耦合到逻辑电路118的第一部分，并且此后测试信号的第二集合耦合到逻辑电路的第二(例如不同的)部分。
在各种实施例中，测试电路120提供输入信号并读取输出信号。在一些实现中，输入信号控制开关电路114将探针触点108与第二电路路径116连接或断开。在其它实现中，来自另一个探针触点的输入信号用于控制开关电路114。例如，(例如来自测试电路120的)输入信号可以选择性地启用第一电路102和第二电路110的测试模式。响应于测试模式被启用，通过在探针触点108与逻辑电路118之间传递信号，第一电路102和第二电路110对输入信号进行响应。
在具体的实现中，测试电路120经由外部探针112向探针触点108提供第一输入信号，以在第一时间段内抑制将探针触点108连接到第二电路路径116。通过在探针触点108与逻辑电路118之间传递信号，第一电路102对第一输入信号进行响应。在第一时间段之后，测试电路120经由外部探针122来提供第二输入信号，以在第二时间段内控制开关电路114将探针触点108连接到第二电路路径116。通过在探针触点108与逻辑电路118之间传递信号，第二电路110对第二输入信号进行响应。
在特定的实施例中，图1中示出的装置使用第一电路102作为IO电路，第二电路110作为输入电路。响应于输入信号，开关电路将探针区域连接到输入电路。相比于输出信号，输入电流较小，并且通常只对开关电压电平进行测试。
与双排IO环和/或其它技术相比，各种实施例(例如，如通过图1示出的)使用具有共享探针区域的双接合垫装置来减小IO单元的区域惩罚(penalty)。双排IO环的区域的示例计算如下文所述。假设IC装置的核心区域是2X2，并且IO单元具有宽乘高为0.06x0.15的尺寸,适于IC的一侧的IO单元的数量等于(2/0.06)+1＝34的整数,并且在所有的4条边上等于136。在这种情况下，包括IO单元环的总核心区域变为(0.15+2+0.15)^2。如果设置了比136多n个IO单元，则可以将管芯周长增加以下长度：
(a)当使用单个IO单元排时，0.06n，或者
(b)从一条边开始，布置两排IO单元，并且如果需要的话使用更多的边。对于n≤2x34，包括IO环的总核心区域变为：
情况a：当全部的额外IO单元都布置在两条相对的边上时，(0.15+2+0.06.integer((n+1)/2)+0.15)x(0.15+2+0.15)，
情况b1：当双排IO单元环设置在1个管芯边上时，对于n≤34，(0.15+0.15+2+0.15)x(0.15+2+0.15)，以及
情况b2：当双排IO单元环设置在2个管芯边上时，对于n≤2x34，(0.15+0.15+2+0.15)x(0.15+0.15+2+0.15)。在这样的示例中，如果0.06.integer((n+1)/2)>0.15或n>4，则管芯区域(a)大于区域(b)。
根据一些实施例，双接合垫装置的高度(例如图1示出的装置)不是标准IO单元的高度的两倍，而是单个IO单元的高度加上探针触点的高度。例如，接合垫高度等于间距(例如最小间距，如0.06)。与双IO环设计相比，单侧的双排设计的相对面积减小的示例可以包括：
(0.15+0.06+2+0.15)x(0.15+2+0.15)/(0.15+0.15+2+0.15)x(0.15+2+0.15)＝96.3％。
根据各种实施例，与IO单元的数量和IO单元尺寸相比，垫限制的设计通过IC装置的较小核心区域来实现。在本上下文中，IO单元可以包括IO电路、IO环信号(功率、ESD保护、IO环控制信号)、机械鲁棒性的金属堆叠、接合垫以及探针触点。接合垫大到足够允许接合导线，并且探针区域大到足够支撑探针。根据各种实施例，每个IO单元包括两个或更多个电路，每个电路具有接合垫，并且共享一个探针触点。IO单元内部的开关电路选择引向探针触点的接合垫，以选择性地向电路传输输入信号。
本文中描述的各种实施例可以在某个实施例中结合，并且各个实施例的各种方案可以作为分开的实施例来实现。例如，可以使用图1的方面来执行图3中描述的过程，或者图1的方案可以是图2中描述的装置的一部分。例如，根据本公开的装置实施例并不限于如本文描述的单个IO单元和/或第一和第二电路。此外，实施例并不限于包含IO电路和输入电路的IO单元。装置实施例可以包括形成IO单元的IO电路和一个以上的输入电路(例如，如图2所示)、两个IO电路、布置在IC装置的边界周围的如图1描述的多个IO单元、和/或如图1描述的一个活多个IO单元和布置在IC装置的边界周围的具有单个接合垫的一个或多个IO单元，以及其它部件。
图2示出了可以根据本公开的一个或多个实施例实现的装置。如图2所示，示例装置实施例包括IO电路(例如电路202)和共享探针触点208的多个输入电路(例如电路210和电路230)。各种电路具有用于传输信号的多个输入和输出路径。到接合垫204的输出路径由输入A驱动，并且具有能够由输入EN控制的输出。输出驱动速度由输入信号EHS设置。通过信号ETM可以启用测试模式。在该模式下，测试输入TA和测试输出TEN用于测试输出路径。从接合垫204到接收机RX的输入路径驱动内部输出信号ZI。可通过控制信号EZI启用接收机。可以通过弱驱动器将IO单元输入提升到VDDe并且/或者降低到GNDe，其中EPU控制弱驱动器提高，并且EPD控制弱驱动器降低。接合垫204通过连接到BOOST ESD供应轨道的二极管、连接到ESD轨道的二极管和连接到外部接地供应GNDe的二极管来抵御外部ESD电压。IO单元由用于核心IO单元供应的VDD和GND以及用于外部IO单元供应的VDDe和GNDe供电。
类似地，从接合垫212到电路210的接收机RX的输入路径(例如电路路径216)(或者从接合垫232到电路230的接收机RX的电路路径236)驱动内部输入信号ZI。控制信号EZI可以启用接收机。根据本公开的实施例可以包括图2没有示出的附加控制信号，其中相应地使用了探针触点208的各种实现。
在各种实施例中，电路202、210、230包含在共享探针触点208和/或其它电路的单个IO单元中。每个电路202、210、230包括经由电路路径216、236连接到相应的电路的接合垫204、212、232，以与逻辑电路传输信号。如可以按照类似于之前参照图1描述的方式实现的，通过响应于(例如来自耦合到探针触点的测试电路的)输入信号来选择性地将探针触点208与电路路径216连接和断开，连接到探针触点208和电路路径216的开关电路214在探针触点208与电路路径216之间传输信号。在这些和其它上下文中，图2中的装置可以包括参照图1示出的和讨论的各种特征(例如测试电路、外部探针和逻辑电路)。
在一些实施例中，将电路202、210和230进行耦合，以与装置的逻辑电路传输信号，如下所述。接合垫204连接到第一电路202，以经由电路202与逻辑电路传输信号。此外，接合垫212经由第二电路路径216连接到电路210，以经由电路210与逻辑电路传输信号。接合垫232经由电路路径236连接到电路230，并且经由电路230与逻辑电路传输信号。
根据一个或多个实施例，装置包括连接到探针触点208和电路路径236的附加开关电路234。通过响应于(如上文中参照图1描述的，例如来自测试电路的)输入信号来将探针触点208与电路路径236选择的连接和断开，附加开关电路234在探针触点208与电路路径236之间传输信号。
在一些实施例中，电路202、210、230将输入信号(例如测试信号)耦合到探针触点208与逻辑电路的不同部分之间。例如，电路210可以将测试信号耦合到探针触点208与逻辑电路的一部分之间，并且电路230将测试信号耦合到探针触点208与逻辑电路的不同部分之间。在一些实施例中，电路202将测试信号耦合到探针触点208与逻辑电路的另一个部分之间。在本上下文中，基于输入信号中的数据，附加开关电路234和开关电路214可以在不同的时刻将输入信号耦合到逻辑电路的不同部分。
在一些实施例中，开关电路214和附加开关电路234连续地将测试信号耦合到电路202、210和230。例如，开关电路214和附加开关电路234可以在第一时间段内将电路210连接到探针触点208，并且在第一时间段之后将电路210从探针触点208断开。此外，在这样的实施例中，在电路210从探针触点208断开之后，开关电路214和附加开关电路234可以在第二时间段内将电路230连接到探针触点208，并且在第二时间段之后将电路230与探针触点208断开。
在一些实施例中，(例如，来自测试电路的)输入信号启用电路202、210和230的测试模式。例如，输入信号可以控制开关电路214将探针触点208与电路路径216连接或断开的时间，以及附加开关电路234将探针触点208与电路路径236链接或断开的时间。输入信号可以被用于选择性地启用电路202、电路210和电路230的测试模式。通过在探针触点208与逻辑电路之间传递信号，电路202、210和230响应于处于启用测试模式来对输入信号进行响应。通过输入启用测试来启用电路210和230的测试模式。
虽然图2的实施例示出了包括具有IO电路和两个输入电路的单个IO单元的装置，但根据本公开的实施例并不限于此。例如，单个IO单元可以包含比图2示出的更多或更少的电路。
图3示出了根据本公开的各种实施例的使用共用的探针触点的选择和取消选择电路的示例过程的流程图。在各种实施例中，可以实现图1和/或图2示出的装置来执行图3示出的一个或多个过程。例如，图3示出的过程可以被用于将来自探针触点的输入信号耦合到逻辑电路的不同部分。
在块340处，使用外部探针来对装置的探针触点进行探查，该外部探针连接到测试电路并且连接到探针触点。测试电路可以使用输入测试信号(例如边界扫描信号)来控制对IC装置的测试。在各种实施例中，探针触点由单个IO单元中的多个电路共用。在块342处，经由外部探针从测试电路向探针触点提供第一输入信号。在块344处，测试电路控制开关电路来经由第一输入信号在第一时间段内将探针触点连接到第一电路的第一电路路径。因此，第一输入信号可以启用第一电路的测试模式。在块346处，第一电路在第一时间段期间读取第一电路的第一输入信号的输出，并且还可以读取从输入信号导出的信号(例如，如果输入信号是电压信号，测试电路可以读取由输入电压引起的电流)。通过在探针触点与逻辑电路之间传递信号，第一电路在第一时间段内对第一输入信号进行响应。在一些实施例中，向逻辑电路的第一部分传递信号，并且向测试电路提供来自于逻辑电路的第一部分的输出信号。
在块348处，测试电路确定时间段(例如第一时间段)是否期满。在块346处，响应于时间段没有期满，测试电路继续读取来自第一电路的输出。在块350处，响应于时间段期满，测试电路确定是否存在与探针触点相关联的要测试的附加电路。如之前描述的，两个或更多个电路共用探针触点。
在块352处，响应于确定不存在要测试的附加电路，过程可以结束。在块354处，响应于确定存在要测试的附加的电路，过程包括经由外部探针将第二输入信号从测试电路提供到探针触点。在一些实施例中，第一电路包括经由接合线连接到探针触点的IO电路。备选地，第一电路包括输入电路。在这样的实施例中，所述过程包括：在第一时间段之后，测试电路控制开关电路来将探针触点从第一电路的第一电路路径上断开。此外，在块356处，在第一时间段之后，测试电路经由从测试电路提供的第二输入信号来控制开关电路在第二时间段内将探针触点连接到第二电路的第二电路路径。
类似地，所述过程包括：在块346处在第二时间段期间读取第二电路的第二输入信号的输出，在块348处确定时间段(例如第二时间段)是否期满，以及/或者在块350处确定是否存在要检测的附加电路。通过在探针触点与逻辑电路之间传递信号，第二电路在第二时间段内对第二输入信号进行响应。在一些实施例中，向逻辑电路的第二部分传递信号，并且向测试电路提供来自于逻辑电路的第二部分的输出信号。
在各种实施例中，由两个以上的电路共用探针触点。在这样的实施例中，在块358处，所述过程包括：经由外部探针来从测试电路向探针触点提供第三输入信号。在块360处，测试电路在第二时间段之后控制开关电路将探针触点与第二电路的第二电路路径断开，并且经由第三输入信号控制另一个开关电路(在第二时间段之后)在第三时间段内将探针触点连接到第三电路的第三电路路径。所述过程包括：在块346处在第三时间段期间读取第三电路的第三输入信号的输出，在块348处确定时间段(例如第三时间段)是否期满，和/或在块350处确定是否存在要检测的附加电路。在一些实施例中，向逻辑电路的第三部分传递信号，并且向测试电路提供来自于逻辑电路的第三部分的输出信号。
虽然图3的示例过程示出了三个电路，但根据本公开的实施例并不限于此。例如，探针触点可以由多于或少于三个电路共用。在包括具有三个以上电路的装置的实施例中，附加电路均包含附加开关电路，该附加开关电路连接到导电触点，并且被配置和布置为将探针触点与附加的电路的电路路径相连。此外，根据一些实施例，每个输入信号(例如第一、第二、和第三输入信号)均包括多个信号。
因此，各种实施例涉及通过开关的探针触点，使用测试电路来提供输入信号以及读取输出信号。逻辑电路操作为基于输入信号提供逻辑功能，该逻辑功能通过将输入信号耦合到探针触点并且经由与逻辑电路传输信号的第一电路将来自逻辑电路的输出信号耦合到探针触点来提供输出信号。通过响应于输入信号操作开关电路将探针触点与第二电路选择的连接和断开，从探针触点向逻辑电路的不同部分耦合输入信号。在各种实施例中，对开关电路进行操作包括：通过将输入信号中的开关控制信号施加到探针触点来控制开关电路。
根据一些实施例，从探针触点向逻辑电路的不同部分耦合输入信号包括：在第一时间段内从探针触点向逻辑电路的第一部分耦合输入信号。在这样的实施例中，输入信号指定将要由逻辑电路的第一部分执行的逻辑功能的测试。可以(例如经由第一电路)从逻辑电路的第一部分向测试电路提供输出信号，在此之后，可以在第二时间段内，从探针触点向逻辑电路的第二部分耦合附加的输入信号。输入信号指定或者影响将要由逻辑电路的第二部分执行的逻辑功能的测试。从逻辑电路的第二部分向测试电路提供第二输出信号。
可实现多个块、模块或其他电路，以执行本文所述的和/或附图中所示的操作和活动中的一个或多个。在这种背景下，“组块”(还有时称作“电路”、“逻辑电路”或“模块”)是实施一个或多个这些操作/功能或相关操作/功能的电路(例如，提供逻辑功能，提供输出信号，或者与逻辑电路传输信号)。例如，在特定上述讨论的实施例中，一个或更多个模块是离散逻辑电路或可编程逻辑电路，其被配置为和布置为如图1中所示的电路模块(例如测试电路)中实现这些操作/活动。在某些实施例中，这种可编程电路是被编程以执行指令(和/或配置数据)集的一个或多个计算机电路。指令(和/或配置数据)可以是存储在存储器(电路)中并可访问的固件或软件形式。作为示例，第一模块和第二模块包括基于硬件的CPU电路和固件形式的指令集合的组合，其中第一模块包括具有一个指令集合的第一CPU硬件电路且第二模块包括具有另一个指令的第二CPU硬件电路。
基于上述讨论和举例说明，本领域技术人员将会认识到，可以对各个实施例进行各种修改和变化，而不需要严格按照本文中讨论和举例说明的实施例和应用。例如，装置可以包括附加的IO单元和/或具有图1和图2示出的附加的电路的IO单元。此等修改并不背离本发明的各方面的真实精神和范围，包括权利要求的各方面。

Claims (20)

1.一种装置，包括：
逻辑电路，被配置和布置为通过处理输入信号并且提供与输入信号相对应的输出信号来提供逻辑功能，所述逻辑功能施加于所述输入信号上；
第一电路，被配置和布置为与所述逻辑电路传输信号；
第一接合垫，经由第一电路路径连接到所述第一电路，并且被配置和布置为经由所述第一电路与所述逻辑电路传输信号；
第二电路，被配置和布置为与所述逻辑电路传输信号；
第二接合垫，经由第二电路路径连接到所述第二电路，并且被配置和布置为经由所述第二电路与所述逻辑电路传输信号；
探针触点，连接到所述第一接合垫，并且被配置和布置为与接触所述探针触点的外部探针传输信号；以及
开关电路，连接到所述探针触点和所述第二电路路径，所述开关电路被配置和布置为，通过响应于所述输入信号而选择性地将所述探针触点与所述第二电路路径连接和断开来在所述探针触点与所述第二电路路径之间传输信号。
2.根据权利要求1所述的装置，其中：
所述输入信号是输入测试信号；
所述第一电路是被配置和布置为与所述逻辑电路传输测试信号的输入/输出(I/O)单元；
所述第二电路是被配置和布置为与所述逻辑电路传输测试信号的输入单元；并且
所述开关电路被配置和布置为，通过选择性地将所述输入测试信号耦合到所述第二电路路径，来选择性地将所述探针触点与所述第二电路路径连接和断开。
3.根据权利要求1所述的装置，还包括：
第三电路，被配置和布置为与所述逻辑电路传输信号；
第三接合垫，经由第三电路路径连接到所述第三电路，并且被配置和布置为经由所述第三电路与所述逻辑电路传输信号；以及
附加开关电路，连接到所述探针触点和所述第三电路路径，所述附加开关电路被配置和布置为，通过响应于所述输入信号而选择性地将所述探针触点与所述第三电路路径连接和断开，来在所述探针触点与所述第三电路路径之间传输信号，所述附加开关电路被配置和布置为与所述开关电路一起，基于所述输入信号中的数据在不同的时刻将所述输入信号耦合到逻辑电路的不同部分。
4.根据权利要求3所述的装置，其中，所述开关电路和所述附加开关电路是公共开关电路，被配置和布置为：响应于所述输入信号，选择性地将所述探针触点耦合到所述第二电路路径以及耦合到所述第三电路路径。
5.根据权利要求3所述的装置，其中，所述开关电路被配置和布置为与所述附加开关电路一起，通过以下操作将测试信号连续地耦合到所述第一电路和第二电路：
在第一时间段内将所述第二电路连接到所述探针触点，并且在所述第一时间段之后将所述第二电路从所述探针触点断开；以及
在所述第二电路从所述探针触点断开之后，在第二时间段内，将所述第三电路连接到所述探针触点，并且在所述第二时间段之后将所述第三电路从所述探针触点断开。
6.根据权利要求3所述的装置，其中：
所述第二电路被配置和布置为将测试信号耦合到所述探针触点与所述逻辑电路的第一部分之间；并且
所述第三电路被配置和布置为将测试信号耦合到所述探针触点与所述逻辑电路的第二部分之间，所述逻辑电路的第二部分与所述逻辑电路的第一部分不同。
7.根据权利要求1所述的装置，其中，所述开关被配置和布置为：通过选择性地提供抑制所述探针触点与所述第二电路路径之间的信号传输的阻抗，来选择性地将所述探针触点连接到所述第二电路路径。
8.根据权利要求1所述的装置，其中，
所述装置包括另一探针触点，所述另一探针触点被配置和布置为在外部探针与所述开关电路之间传输信号；以及
所述开关电路被配置和布置为与另一探针触点一起，基于经由所述另一探针触点向所述开关电路提供的输入信号来选择性地将所述探针触点与所述第二电路路径连接和断开。
9.根据权利要求1所述的装置，其中，
所述第一电路和所述第二电路是包括所述第一接合垫和所述第二接合垫的公共输入/输出I/O单元的一部分；并且
所述I/O单元包括导电轨、静电放电保护电路和耦合到所述第一电路和所述第二电路的开关控制电路，所述开关控制电路被配置和布置为与所述开关电路一起，耦合控制所述开关电路的信号，将所述探针触点耦合到所述第二接合垫，以及将所述探针触点与所述第二接合垫去耦合。
10.根据权利要求1所述的装置，其中，所述第一电路和所述第二电路分别被配置和布置为与所述开关电路一起，向所述逻辑电路传递在所述探针触点处呈现的输入信号，以及从所述逻辑电路向所述探针触点传递输出信号。
11.根据权利要求1所述的装置，还包括：开关控制电路，经由所述第一电路耦合到所述探针触点，所述开关控制电路被配置和布置为基于经由所述探针触点耦合到所述开关电路上的控制信号来控制所述开关电路选择性地将所述探针触点与所述第二电路路径连接和断开。
12.一种装置，包括：
测试电路，被配置和布置为提供输入信号并读取输出信号；
逻辑电路，被配置和布置为通过处理输入信号以及响应于所述输入信号提供所述输出信号来提供逻辑功能，所述逻辑功能施加于所述输入信号上；
第一电路，被配置和布置为与所述逻辑电路传输信号；
第一接合垫，经由第一电路路径连接到所述第一电路，并且被配置和布置为经由所述第一电路与所述逻辑电路传输信号；
第二电路，被配置和布置为与所述逻辑电路传输信号；
第二接合垫，经由第二电路路径连接到所述第二电路，并且被配置和布置为经由所述第二电路与所述逻辑电路传输信号；
探针触点，连接到所述第一接合垫和所述第二接合垫，所述探针触点被配置和布置为在所述测试电路与所述第一接合垫和所述第二接合垫之间传输所述输入信号和所述输出信号；以及
开关电路，连接到所述探针触点并且连接到所述第二电路路径，所述开关电路被配置和布置为，通过响应于所述输入信号而选择性地将所述探针触点与所述第二电路路径连接和断开，来在所述探针触点与所述第二电路路径之间传输信号。
13.根据权利要求12所述的装置，其中，所述测试电路被配置和布置为通过以下操作控制所述开关电路：
向所述探针触点提供第一输入信号并使用所述第一输入信号操作所述开关电路，以在第一时间段内抑制将所述探针触点与所述第二电路路径连接；以及
向所述探针触点提供第二输入信号并使用所述第二输入信号操作所述开关电路，以在第二时间段内将所述探针触点与所述第二电路路径连接。
14.根据权利要求12所述的装置，其中，
所述第一电路是输入/输出电路，并且所述第二电路是输入电路，
所述第一电路是经由连接到所述第一接合垫的接合线连接到所述逻辑电路的，以及
所述第二电路是经由连接到所述第一接合垫的接合线连接到所述逻辑电路的。
15.根据权利要求12所述的装置，其中，
所述第一电路和所述第二电路是包括所述第一接合垫和所述第二接合垫的公共输入/输出I/O单元的一部分；并且
所述I/O单元包括导电轨、静电放电保护电路和耦合到所述第一电路和所述第二电路的开关控制电路，所述开关控制电路被配置和布置为与所述测试电路和所述开关电路一起，响应于所述输入信号，耦合控制所述开关电路的信号，将所述探针触点耦合到所述第二接合垫，以及将所述探针触点与所述第二接合垫去耦合。
16.根据权利要求12所述的装置，其中，所述开关电路被配置和布置为通过以下操作将测试信号连续耦合到所述逻辑电路：
在第一时间段内将所述第一电路连接到所述探针触点，并且在所述第一时间段之后将所述第一电路从所述探针触点断开；以及
在所述第一电路从所述探针触点断开之后，在第二时间段内，将所述第二电路连接到所述探针触点，并且在所述第二时间段之后将所述第二电路从所述探针触点断开。
17.根据权利要求16所述的装置，其中：
所述第一电路被配置和布置为将测试信号耦合到所述探针触点与所述逻辑电路的第一部分之间；以及
所述第二电路被配置和布置为将测试信号耦合到所述探针触点与所述逻辑电路的第二部分之间，所述逻辑电路的第二部分与所述逻辑电路的第一部分不同。
18.一种方法，包括：
使用测试电路来提供输入信号以及读取输出信号；以及
操作逻辑电路以基于所述输入信号提供逻辑功能，所述逻辑功能通过以下操作来提供所述输出信号：
将所述输入信号耦合到探针触点；
经由与所述逻辑电路传输信号的第一电路，将来自所述逻辑电路的输出信号耦合到所述探针触点，所述第一电路经由所述第一电路路径连接到第一接合垫；以及
通过操作开关电路以响应于所述输入信号选择性地将探针触点与第二电路连接和断开，将来自所述探针触点的输入信号耦合到所述逻辑电路的不同部分，所述第二电路经由第二电路路径连接到第二接合垫。
19.根据权利要求18所述的方法，其中，对所述开关电路进行操作包括：通过将所述输入信号中的开关控制信号施加到所述探针触点来控制所述开关电路。
20.根据权利要求18所述的方法，其中，将来自所述探针触点的输入信号耦合到所述逻辑电路的不同部分包括：
响应于所述输入信号，在第一时间段内将来自所述探针触点的输入信号耦合到所述逻辑电路的第一部分，以及将第一输出信号从所述逻辑电路的第一部分提供到所述测试电路，所述输入信号包括规定针对由所述逻辑电路的第一部分执行的逻辑功能的测试的信号；以及
在提供所述第一输出信号之后，响应于所述输入信号，在第二时间段内将来自所述探针触点的输入信号耦合到所述逻辑电路的第二部分，以及将第二输出信号从所述逻辑电路的第二部分提供到所述测试电路，所述输入信号包括规定针对由所述逻辑电路的第二部分执行的逻辑功能的测试的信号。
CN201610099275.4A 2015-02-25 2016-02-23 开关的探针触点 Active CN105911449B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/631,548 US9846192B2 (en) 2015-02-25 2015-02-25 Switched probe contact
US14/631,548 2015-02-25

Publications (2)

Publication Number Publication Date
CN105911449A true CN105911449A (zh) 2016-08-31
CN105911449B CN105911449B (zh) 2019-12-31

Family

ID=55304833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610099275.4A Active CN105911449B (zh) 2015-02-25 2016-02-23 开关的探针触点

Country Status (3)

Country Link
US (1) US9846192B2 (zh)
EP (1) EP3062118B1 (zh)
CN (1) CN105911449B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020052315A1 (en) * 2018-09-12 2020-03-19 Huawei Technologies Co., Ltd. Ic die to ic die interconnect using error correcting code and data path interleaving
US11555828B2 (en) * 2020-07-07 2023-01-17 Micron Technology, Inc. Testing probe system for testing semiconductor die, multi-channel die having shared pads, and related systems and methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1178909A (zh) * 1996-10-04 1998-04-15 株式会社爱德万测试 集成电路测试装置
US6507117B1 (en) * 1999-01-29 2003-01-14 Rohm Co., Ltd. Semiconductor chip and multichip-type semiconductor device
CN101442050A (zh) * 2007-11-23 2009-05-27 瑞昱半导体股份有限公司 适用于多种封装模式的集成电路
US7724023B1 (en) * 2009-05-11 2010-05-25 Agere Systems Inc. Circuit apparatus including removable bond pad extension
US20110156731A1 (en) * 2009-12-29 2011-06-30 Yoon Young-Jun Semiconductor integrated circuit
US20110156738A1 (en) * 2009-12-28 2011-06-30 Byung-Deuk Jeon Semiconductor integrated circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265829A (ja) * 1985-05-20 1986-11-25 Fujitsu Ltd 半導体集積回路
JPH03227547A (ja) * 1990-02-01 1991-10-08 Mitsubishi Electric Corp 半導体装置
GB9325591D0 (en) * 1993-12-14 1994-02-16 Somerset Technical Lab Ltd Leakage detection
US5807791A (en) * 1995-02-22 1998-09-15 International Business Machines Corporation Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US5818114A (en) 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
US5796266A (en) * 1996-03-18 1998-08-18 Micron Technology, Inc. Circuit and a method for configuring pad connections in an integrated device
US5929655A (en) 1997-03-25 1999-07-27 Adaptec, Inc. Dual-purpose I/O circuit in a combined LINK/PHY integrated circuit
US6940300B1 (en) * 1998-09-23 2005-09-06 International Business Machines Corporation Integrated circuits for testing an active matrix display array
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
US6566911B1 (en) 2001-05-18 2003-05-20 Pixelworks, Inc. Multiple-mode CMOS I/O cell
KR100523139B1 (ko) * 2003-06-23 2005-10-20 주식회사 하이닉스반도체 웨이퍼 테스트시 사용되는 프로빙 패드의 수를 감소시키기위한 반도체 장치 및 그의 테스팅 방법
US7519888B2 (en) * 2005-09-12 2009-04-14 Virage Logic Corporation Input-output device testing
US20070200571A1 (en) * 2006-02-16 2007-08-30 Kevin Quinn Verifying individual probe contact using shared tester channels
JP2008021848A (ja) * 2006-07-13 2008-01-31 Sharp Corp ウェハおよび半導体装置のテスト方法
JP4881388B2 (ja) * 2006-10-10 2012-02-22 株式会社アドバンテスト キャリブレーション装置、コンタクト判定方法及び半導体試験装置
WO2011055611A1 (ja) * 2009-11-05 2011-05-12 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置
DE102010040242B4 (de) * 2010-09-03 2014-02-13 Cascade Microtech Dresden Gmbh Modularer Prober und Verfahren zu dessen Betrieb
TWI505576B (zh) * 2012-03-16 2015-10-21 Quanta Comp Inc Electronic device and electrical connector combination
US8792219B2 (en) * 2012-05-29 2014-07-29 Globalfoundries Singapore Pte. Ltd. ESD-robust I/O driver circuits
IN2013CH05121A (zh) * 2013-11-12 2015-05-29 Sandisk Technologies Inc
KR20160025957A (ko) * 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 집적회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1178909A (zh) * 1996-10-04 1998-04-15 株式会社爱德万测试 集成电路测试装置
US6507117B1 (en) * 1999-01-29 2003-01-14 Rohm Co., Ltd. Semiconductor chip and multichip-type semiconductor device
CN101442050A (zh) * 2007-11-23 2009-05-27 瑞昱半导体股份有限公司 适用于多种封装模式的集成电路
US7724023B1 (en) * 2009-05-11 2010-05-25 Agere Systems Inc. Circuit apparatus including removable bond pad extension
US20110156738A1 (en) * 2009-12-28 2011-06-30 Byung-Deuk Jeon Semiconductor integrated circuit
US20110156731A1 (en) * 2009-12-29 2011-06-30 Yoon Young-Jun Semiconductor integrated circuit

Also Published As

Publication number Publication date
EP3062118B1 (en) 2018-05-09
US9846192B2 (en) 2017-12-19
CN105911449B (zh) 2019-12-31
EP3062118A1 (en) 2016-08-31
US20160245859A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
CN113963622B (zh) 一种显示面板和显示装置
CN101216643B (zh) 液晶显示装置阵列基板、其修补方法及液晶显示装置
CN100587509C (zh) 线头长度缩短的有效开关结构
US5070296A (en) Integrated circuit interconnections testing
JP5024740B2 (ja) Ｌｓｉチップ試験装置
CN102830520B (zh) 显示面板及其检测方法
US10877613B2 (en) Touch display panel with auxiliary switch circuit
CN209764965U (zh) 显示屏及显示装置
CN104967463B (zh) 一种提高射频开关矩阵通道隔离度的装置
CN105911449A (zh) 开关的探针触点
CN103959457A (zh) 去耦电路和半导体集成电路
KR20070110293A (ko) 배선의 접속 상태 검사 장치
CN205247346U (zh) 一种触控显示面板和一种触控显示设备
CN106598341A (zh) 触控显示面板及其驱动方法、触控显示装置
CN102401846B (zh) 多电源电路板及其应用探针卡
US20110304352A1 (en) Control Board For Connection Between FPGA Boards And Test Device Thereof
CN206292349U (zh) 一种用于晶圆的测试系统
CN203117228U (zh) 集成电路测试连接装置
CN102478853B (zh) 矩阵式通用输入输出引脚的测试装置
CN205545720U (zh) 一种信号连接及传输装置
CN113535003A (zh) 显示面板
EP2458742B1 (en) Crosstalk emulator for xDSL cable
CN101187676A (zh) 一种多路输入双路输出的选择电路
CN109976585A (zh) 电路板、触控显示装置
CN108426659A (zh) 压力传感器检测电路及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant