KR20160025957A - 집적회로 - Google Patents

집적회로 Download PDF

Info

Publication number
KR20160025957A
KR20160025957A KR1020140113493A KR20140113493A KR20160025957A KR 20160025957 A KR20160025957 A KR 20160025957A KR 1020140113493 A KR1020140113493 A KR 1020140113493A KR 20140113493 A KR20140113493 A KR 20140113493A KR 20160025957 A KR20160025957 A KR 20160025957A
Authority
KR
South Korea
Prior art keywords
signal
test
pad
bump pad
semiconductor device
Prior art date
Application number
KR1020140113493A
Other languages
English (en)
Inventor
김기태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140113493A priority Critical patent/KR20160025957A/ko
Priority to US14/541,949 priority patent/US9841460B2/en
Publication of KR20160025957A publication Critical patent/KR20160025957A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적회로는 제1 범프패드와 제2 범프패드를 연결하는 제1 관통실리콘경로를 포함하고, 상기 제1 범프패드를 통해 입력되는 테스트신호에 의해 생성되는 제1 내부테스트신호를 버퍼링하여 제1 감지신호를 생성하는 제1 반도체장치 및 제3 범프패드와 제4 범프패드를 연결하는 제2 관통실리콘경로를 포함하고, 상기 제3 범프패드를 통해 입력되는 상기 테스트신호에 의해 생성되는 제2 내부테스트신호를 버퍼링하여 제2 감지신호를 생성하되, 상기 제3 범프패드는 상기 제2 범프패드와 연결되는 제2 반도체장치를 포함한다.

Description

집적회로{INTEGRATED CIRCUIT}
본 발명은 다수의 반도체장치가 적층된 구조를 갖는 집적회로에 관한 것이다.
최근 집적회로에 대한 패키징 기술이 급속히 발전하여 하나의 패키지 내부에 다수의 반도체장치들이 적층되는 집적회로가 제안되고 있다. 집적회로에서 적층된 반도체장치들에는 전극(electrode) 및 관통실리콘경로(through silicon via)가 형성되고, 전극(electrode) 및 관통실리콘경로(Through Silicon Via)를 통해 다양한 내부신호들 및 전원들이 전달된다.
한편, 집적회로에서 적층되는 다수의 반도체장치들간의 다양한 내부신호 및 전원들을 공급하기 위하여 범프패드를 사용하고 있는데 이러한 범프패드들은 고속동작 및 고집적화를 위하여 직경이 수십 마이크로미터(μm) 크기로 설계된다.
이와 같은 수십 마이크로미터(μm) 크기의 범프패드들은 테스트장비의 프로브핀으로 프로빙할 수 없을 정도로 그 크기가 매우 작기 때문에 일반적인 반도체장치는 범프패드보다 크기가 큰 프로브패드를 별도로 구비하여 반도체장치를 테스트하고 있다.
본 발명은 범프패드와 관통실리콘경로 간의 연결 상태를 테스트할 수 있는 적층된 구조를 갖는 집적회로를 제공한다.
이를 위해 본 발명은 제1 범프패드와 제2 범프패드를 연결하는 제1 관통실리콘경로를 포함하고, 상기 제1 범프패드를 통해 입력되는 테스트신호에 의해 생성되는 제1 내부테스트신호를 버퍼링하여 제1 감지신호를 생성하는 제1 반도체장치 및 제3 범프패드와 제4 범프패드를 연결하는 제2 관통실리콘경로를 포함하고, 상기 제3 범프패드를 통해 입력되는 상기 테스트신호에 의해 생성되는 제2 내부테스트신호를 버퍼링하여 제2 감지신호를 생성하되, 상기 제3 범프패드는 상기 제2 범프패드와 연결되는 제2 반도체장치를 포함하는 집적회로를 제공한다.
또한, 본 발명은 제1 범프패드를 통해 제1 테스트신호를 출력하고, 제2 범프패드를 통해 제2 테스트신호를 출력하는 제1 반도체장치 및 제3 범프패드와 제4 범프패드를 연결하는 제1 관통실리콘경로 및 제5 범프패드와 제6 범프패드를 연결하는 제2 관통실리콘경로를 포함하고, 상기 제1 테스트신호에 의해 생성되는 제1 내부테스트신호를 버퍼링하여 제1 감지신호를 생성하며, 상기 제2 테스트신호에 의해 생성되는 제2 내부테스트신호를 버퍼링하여 제2 감지신호를 생성하되, 상기 제3 범프패드는 상기 제1 범프패드와 연결되고 상기 제5 범프패드는 상기 제2 범프패드와 연결되는 제2 반도체장치를 포함하는 집적회로를 제공한다.
본 발명에 의하면 적층구조를 갖는 반도체장치에 구비되는 범프패드와 관통실리콘경로 간의 연결 상태를 테스트할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 집적회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체장치에 포함되는 제1 입력회로의 구성을 도시한 블럭도이다.
도 3은 본 발명의 일 실시예에 따른 집적회로의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 다른 실시예에 따른 집적회로의 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 집적회로의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 집적회로는 제1 반도체장치(10), 제2 반도체장치(20) 및 제3 반도체장치(30)를 포함한다.
제1 반도체장치(10)는 제1 범프패드(11)를 포함하고, 제1 범프패드(11)를 통해 테스트신호(EBT)를 출력한다. 여기서, 제1 반도체장치(10)는 반도체장치를 제어하는 컨트롤러(Controller), 프로세서(Processor) 및 시스템(System) 등으로 구성될 수 있다.
한편, 제1 반도체장치(10)는 제1 범프패드(11)를 포함하는 구성으로 도시되어 있지만 다수의 범프패드를 포함하는 구성으로 구현될 수 있다. 그리고, 제1 범프패드(11)는 직경이 수십 마이크로미터(μm) 크기로 구현된다.
제2 반도체장치(20)는 제2 범프패드(21)와 제3 범프패드(26)를 연결하는 제1 관통실리콘경로(22), 제2 범프패드(21)를 통해 입력되는 테스트신호(EBT)에 의해 생성되는 제1 내부테스트신호(IBT1)를 버퍼링하여 제1 감지신호(IDT1)를 생성하는 제1 입력회로(23) 및 테스트인에이블신호(PTEN)가 로직로우레벨로 인에이블되는 경우 전달게이트(TG21)가 턴오프되어 제1 프로브패드(24)와 제1 관통실리콘경로(22)의 연결을 차단하고, 테스트인에이블신호(PTEN)가 로직하이레벨로 디스에이블되는 경우 전달게이트(TG21)가 턴온되어 제1 프로브패드(24)를 통해 제1 관통실리콘경로(22)를 구동하는 제1 스위치부(25)로 구성된다. 여기서, 테스트인에이블신호(PTEN)는 다수의 범프패드와 다수의 관통실리콘경로들 간의 연결 상태를 테스트하는 테스트모드에 진입하는 경우 인에이블되어 외부로부터 입력되는 신호이다.
한편, 제2 반도체장치(20)는 제2 및 제3 범프패드들(21,26)과 제1 프로브패드(24)를 포함하는 구성으로 도시되어 있지만 다수의 범프패드와 다수의 프로프패드를 포함하도록 구현될 수 있다. 그리고, 제2 및 제3 범프패드들(21,26)은 직경이 수십 마이크로미터(μm) 크기로 구현되며, 제1 프로브패드(24)는 테스트장비의 프로브핀을 사용하여 프로빙하기 위한 크기로 구현된다.
제3 반도체장치(30)는 제4 범프패드(31)와 제5 범프패드(36)를 연결하는 제2 관통실리콘경로(32), 제4 범프패드(31)를 통해 입력되는 테스트신호(EBT)에 의해 생성되는 제2 내부테스트신호(IBT2)를 버퍼링하여 제2 감지신호(IDT2)를 생성하는 제2 입력회로(33), 테스트인에이블신호(PTEN)가 로직로우레벨로 인에이블되는 경우 전달게이트(TG31)가 턴오프되어 제2 프로브패드(34)와 제2 관통실리콘경로(32)의 연결을 차단하고, 테스트인에이블신호(PTEN)가 로직하이레벨로 디스에이블되는 경우 전달게이트(TG31)가 턴온되어 제2 프로브패드(34)를 통해 제2 관통실리콘경로(32)를 구동하는 제2 스위치부(35)로 구성된다.
한편, 제3 반도체장치(30)는 제4 및 제5 범프패드들(31,36)과 제2 프로브패드(34)를 포함하는 구성으로 도시되어 있지만 다수의 범프패드와 다수의 프로프패드를 포함하도록 구현될 수 있다. 그리고, 제4 및 제5 범프패드들(31,36)은 직경이 수십 마이크로미터(μm) 크기로 구현되며, 제2 프로브패드(34)는 테스트장비의 프로브핀을 사용하여 프로빙하기 위한 크기로 구현된다. 또한, 제5 범프패드(36)는 도면에는 도시되지 않았지만 또 다른 반도체장치에 포함되는 범프패드와 연결되도록 구현될 수 있다.
도 2를 참고하면, 제2 반도체장치(20)에 포함된 제1 입력회로(23)는 제1 입력버퍼(231), 제1 지연부(232), 제2 입력버퍼(233), 제2 지연부(234) 및 제1 선택전달부(235)를 포함한다.
제1 입력버퍼(231)는 제1 프로브선택신호(PTCS1) 또는 제1 선택신호(CS1)가 인에이블되는 경우 제1 내부테스트신호(IBT1)를 버퍼링하여 제1 전달신호(TS1)를 생성한다. 여기서, 제1 프로브선택신호(PTCS1)는 제1 프로브패드(24)를 통해 제1 관통실리콘경로(22)를 구동하기 위해 외부로부터 입력되는 신호이다. 제1 선택신호(CS1)는 테스트모드에 진입하여 제2 반도체장치(20)의 범프패드들(21,26)과 관통실리콘경로(22) 간의 연결 상태를 테스트하기 위해 외부로부터 입력되는 신호이다.
제1 지연부(232)는 제1 전달신호(TS1)를 버퍼링하여 제1 지연신호(DS1)를 생성한다. 여기서, 제1 지연부(232)는 제1 지연신호(DS1)의 셋업-홀드타임의 마진을 확보하기 위한 구동력으로 제1 지연신호(DS1)를 구동한다. 그리고, 셋업타임이란 동기식 반도체장치에 있어서 클럭(clock)에 동기 되는 시점이전에 제1 지연신호(DS1)의 논리레벨이 천이되기 위한 최소한의 시간을 의미하며, 홀드타임이란 클럭(clock)에 동기 되는 시점으로부터 제1 지연신호(DS1)의 논리레벨이 유지되는 최소한의 시간을 의미한다.
제2 입력버퍼(233)는 제1 프로브선택신호(PTCS1)가 인에이블되는 경우 제1 전달신호(TS1)를 버퍼링하여 제2 전달신호(TS2)를 생성한다.
제2 지연부(234)는 제2 전달신호(TS2)를 버퍼링하여 제2 지연신호(DS2)를 생성한다. 여기서, 제2 지연부(234)는 제1 지연부(232)와 동일한 회로로 구현되어 제2 지연신호(DS2)의 셋업-홀드타임의 마진을 확보하기 위한 구동력으로 제2 지연신호(DS2)를 구동한다.
제1 선택전달부(235)는 테스트인에이블신호(PTEN)가 로직로우레벨로 인에이블되는 경우 턴온되어 제1 지연신호(DS1)를 제1 감지신호(IDT1)로 전달하는 전달게이트(TG22) 및 테스트인에이블신호(PTEN)가 로직하이레벨로 디스에이블되는 경우 턴온되어 제2 지연신호(DS2)를 제1 감지신호(IDT1)로 전달하는 전달게이트(TG23)로 구성된다. 즉, 제1 선택전달부(235)는 테스트인에이블신호(PTEN)가 인에이블되는 경우 제1 지연신호(DS1)를 제1 감지신호(IDT1)로 전달하고, 테스트인에이블신호(PTEN)가 디에이블되는 경우 제2 지연신호(DS2)를 제1 감지신호(IDT1)로 전달한다.
한편, 제3 반도체장치(30)에 포함된 제2 입력회로(33)는 도 2에 도시된 제1 입력회로(23)와 입출력신호만 상이할 뿐 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
이상 살펴본 바와 같이 구성된 집적회로의 동작을 도 3을 참고하여 프로브패드를 사용하지 않고 다수의 범프패드와 다수의 관통실리콘경로의 연결 상태를 테스트하는 동작과 프로브패드를 사용하여 다수의 범프패드와 다수의 관통실리콘경로의 연결 상태를 테스트하는 동작을 나누어 설명하되 제2 반도체장치(20)의 동작을 예를 들어 살펴보면 다음과 같다.
우선, 테스트모드에 진입하여 프로브패드를 사용하지 않고 다수의 범프패드와 다수의 관통실리콘경로의 연결상태를 테스트하는 제2 반도체장치(20)의 동작을 살펴보면 다음과 같다.
T1 시점에서 제1 반도체장치(10)는 제1 범프패드(11)를 통해 로직하이레벨의 테스트신호(EBT)를 출력한다.
제2 반도체장치(20)는 제2 범프패드(21)를 통해 테스트신호(EBT)를 입력 받아 로직하이레벨의 제1 내부테스트신호(IBT1)를 생성하고, 제1 관통실리콘경로(22)와 제3 범프패드(26)를 통해 테스트신호(EBT)를 출력한다. 이때, 제1 스위치부(25)는 로직로우레벨의 테스트인에이블신호(PTEN)를 입력 받아 제1 프로브패드(24)와 제1 관통실리콘경로(22)의 연결을 차단한다.
T2 시점에서 제1 입력회로(23)의 제1 입력버퍼(231)는 T1 시점에 생성된 제1 내부테스트신호(IBT1)를 버퍼링하여 로직하이레벨의 제1 전달신호(TS1)를 생성한다. 제2 입력버퍼(233)는 디스에이블되는 제1 프로브선택신호(PTCS1)를 입력 받아 구동되지 않는다.
T3 시점에서 제1 지연부(232)는 T2 시점에 생성된 제1 전달신호(TS1)를 버퍼링하여 로직하이레벨의 제1 지연신호(DS1)를 생성한다. 제2 지연부(234)는 T2 시점에 생성된 제2 전달신호(TS2)를 버퍼링하여 로직로우레벨의 제2 지연신호(DS2)를 생성한다. 제1 선택전달부(235)는 로직로우레벨의 테스트인에이블신호(PTEN)를 입력 받아 로직하이레벨의 제1 지연신호(DS1)를 제1 감지신호(IDT1)로 전달한다.
여기서, 로직하이레벨로 입력되는 테스트신호(EBT)의 논리레벨과 제1 감지신호(IDT1)의 논리레벨이 동일하므로 제2 반도체장치(20)에 포함된 제2 및 제3 범프패드들(21,26)과 제1 관통실리콘경로(22) 간의 연결상태가 양호함을 알 수 있다. 또한, 로직하이레벨로 입력되는 테스트신호(EBT)의 논리레벨과 제1 감지신호(IDT1)의 논리레벨이 상이한 경우 제2 반도체장치(20)에 포함된 제2 및 제3 범프패드들(21,26)과 제1 관통실리콘경로(22) 간의 연결상태가 불량임을 알 수 있다.
다음으로, 테스트모드에 진입하여 프로브패드를 사용하여 다수의 범프패드와 다수의 관통실리콘경로의 연결상태를 테스트하는 제2 반도체장치(20)의 동작을 살펴보면 다음과 같다.
T4 시점에서 제1 스위치부(25)는 로직하이레벨의 테스트인에이블신호(PTEN)를 입력 받아 제1 프로브패드(24)와 제1 관통실리콘경로(22)를 연결한다.
T5 시점에서 제1 프로브패드(24)가 로직하이레벨로 구동되면 제1 관통실리콘경로(22)는 로직하이레벨로 구동되므로 제1 내부테스트신호(IBT1)가 로직하이레벨로 생성된다.
T6 시점에서 제1 입력회로(23)의 제1 입력버퍼(231)는 T5 시점에 생성된 로직하이레벨의 제1 내부테스트신호(IBT1)를 버퍼링하여 로직하이레벨의 제1 전달신호(TS1)를 생성한다.
T7 시점에서 제1 지연부(232)는 T6 시점에 생성된 제1 전달신호(TS1)를 버퍼링하여 로직하이레벨의 제1 지연신호(DS1)를 생성한다. 제2 입력버퍼(233)는 인에이블되는 제1 테스트선택신호(PTCS1)를 입력 받아 T6 시점에 생성된 제1 전달신호(TS1)를 버퍼링하여 로직하이레벨의 제2 전달신호(TS2)를 생성한다.
T8 시점에서 제2 지연부(234)는 T7 시점에 생성된 제2 전달신호(TS2)를 버퍼링하여 로직하이레벨의 제2 지연신호(DS2)를 생성한다. 제1 선택전달부(235)는 로직하이레벨의 테스트인에이블신호(PTEN)를 입력 받아 로직하이레벨의 제2 지연신호(DS2)를 제1 감지신호(IDT1)로 전달한다.
여기서, 로직하이레벨로 구동되는 제1 프로브패드(22)의 논리레벨과 제1 감지신호(IDT1)의 논리레벨이 동일하므로 제2 반도체장치(20)에 포함된 제2 및 제3 범프패드들(21,26)과 제1 관통실리콘경로(22) 간의 연결상태가 양호함을 알 수 있다. 또한, 로직하이레벨로 구동되는 제1 프로브패드(22)의 논리레벨과 제1 감지신호(IDT1)의 논리레벨이 상이한 경우 제2 반도체장치(20)에 포함된 제2 및 제3 범프패드들(21,26)과 제1 관통실리콘경로(22) 간의 연결상태가 불량임을 알 수 있다.
한편, 로직하이레벨로 구동되는 제1 관통실리콘경로(22)에 의해 제2 반도체장치(20)에 포함된 제2 및 제3 범프패드들(21,26)과 제3 반도체장치(30)에 포함된 제4 및 제5 범프패드들(31,36) 및 제2 관통실리콘경로(32)의 연결상태를 테스트하는 방법은 앞선 설명을 통해 당업자가 용이하게 실시할 수 있으므로 구체적인 설명은 생략한다.
이와 같이 구성된 본 발명의 집적회로는 적층된 구조를 갖는 반도체장치들에 포함된 다수의 범프패드들과 다수의 관통실리콘경로들 간의 연결 상태를 테스트할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 집적회로의 구성을 도시한 블럭도이다.
도 4에 도시된 바와 같이, 본 실시예에 따른 집적회로는 제1 반도체장치(100), 제2 반도체장치(200) 및 제3 반도체장치(300)를 포함한다.
제1 반도체장치(100)는 제1 및 제2 범프패드(101,102)를 포함하고, 제1 범프패드(11)를 통해 제1 테스트신호(EBT1)를 출력하며, 제2 범프패드(102)를 통해 제2 테트신호(EBT2)를 출력한다. 여기서, 제1 반도체장치(100)는 반도체장치를 제어하는 컨트롤러(Controller), 프로세서(Processor) 및 시스템(System) 등으로 구성될 수 있다. 또한, 제1 및 제2 범프패드들(101,102)은 직경이 수십 마이크로미터(μm) 크기로 구현된다.
제2 반도체장치(200)는 제3 범프패드(201)와 제4 범프패드(214)를 연결하는 제1 관통실리콘경로(204), 제5 범프패드(202)와 제6 범프패드(215)를 연결하는 제2 관통실리콘경로(205), 외부패드(203)와 제7 범프패드(206)를 연결하는 제3 관통실리콘경로(206), 외부패드(203)를 통해 입력되는 테스트인에이블신호(PTEN)에 의해 생성되는 제1 테스트인에이블신호(PTEN1)가 인가되는 제1 내부패드(207), 제3 범프패드(201)를 통해 입력되는 제1 테스트신호(EBT1)에 의해 생성되는 제1 내부테스트신호(IBT1)를 버퍼링하여 제1 감지신호(IDT1)를 생성하는 제1 입력회로(208), 제1 테스트인에이블신호(PTEN1)가 로직로우레벨로 인에이블되는 경우 전달게이트(TG201)가 턴오프되어 제1 프로브패드(209)와 제1 관통실리콘경로(204)의 연결을 차단하고, 제1 테스트인에이블신호(PTEN1)가 로직하이레벨로 디스에이블되는 경우 전달게이트(TG201)가 턴온되어 제1 프로브패드(209)를 통해 제1 관통실리콘경로(204)를 구동하는 제1 스위치부(210), 제5 범프패드(202)를 통해 입력되는 제2 테스트신호(EBT2)에 의해 생성되는 제2 내부테스트신호(IBT2)를 버퍼링하여 제2 감지신호(IDT2)를 생성하는 제2 입력회로(211) 및 제1 테스트인에이블신호(PTEN1)가 로직로우레벨로 인에이블되는 경우 전달게이트(TG202)가 턴오프되어 제2 프로브패드(212)와 제2 관통실리콘경로(205)의 연결을 차단하고, 제1 테스트인에이블신호(PTEN1)가 로직하이레벨로 디스에이블되는 경우 전달게이트(TG202)가 턴온되어 제2 프로브패드(212)를 통해 제2 관통실리콘경로(205)를 구동하는 제2 스위치부(213)로 구성된다. 여기서, 테스트인에이블신호(PTEN)는 다수의 범프패드와 다수의 관통실리콘경로들 간의 연결 상태를 테스트하는 테스트모드에 진입하는 경우 인에이블되어 외부패드(203)를 통해 입력되는 신호이다. 또한, 제3 내지 제7 범프패드들(201,202,214,215,216)은 직경이 수십 마이크로미터(μm) 크기로 구현되고, 제1 및 제2 프로브패드들(209,212)은 테스트장비의 프로브핀을 사용하여 프로빙하기위한 크기로 구현된다.
제3 반도체장치(300)는 제8 범프패드(301)와 제9 범프패드(314)를 연결하는 제4 관통실리콘경로(304), 제10 범프패드(302)와 제11 범프패드(315)를 연결하는 제5 관통실리콘경로(305), 제12 범프패드(303)와 제13 범프패드(316)를 연결하는 제6 관통실리콘경로(306), 제12 범프패드(303)를 통해 입력되는 테스트인에이블신호(PTEN)에 의해 생성되는 제2 테스트인에이블신호(PTEN2)가 인가되는 제2 내부패드(307), 제8 범프패드(301)를 통해 입력되는 제1 테스트신호(EBT1)에 의해 생성되는 제3 내부테스트신호(IBT3)를 버퍼링하여 제3 감지신호(IDT3)를 생성하는 제3 입력회로(308), 제2 테스트인에이블신호(PTEN2)가 로직로우레벨로 인에이블되는 경우 전달게이트(TG301)가 턴오프되어 제3 프로브패드(309)와 제4 관통실리콘경로(304)의 연결을 차단하고, 제2 테스트인에이블신호(PTEN2)가 로직하이레벨로 디스에이블되는 경우 전달게이트(TG301)가 턴온되어 제3 프로브패드(309)를 통해 제4 관통실리콘경로(304)를 구동하는 제3 스위치부(310) 및 제10 범프패드(302)를 통해 입력되는 제2 테스트신호(EBT2)에 의해 생성되는 제4 내부테스트신호(IBT4)를 버퍼링하여 제4 감지신호(IDT4)를 생성하는 제4 입력회로(311) 및 제2 테스트인에이블신호(PTEN2)가 로직로우레벨로 인에이블되는 경우 전달게이트(TG302)가 턴오프되어 제4 프로브패드(312)와 제5 관통실리콘경로(305)의 연결을 차단하고, 제2 테스트인에이블신호(PTEN2)가 로직하이레벨로 디스에이블되는 경우 전달게이트(TG302)가 턴온되어 제4 프로브패드(312)를 통해 제5 관통실리콘경로(305)를 구동하는 제4 스위치부(313)로 구성된다. 여기서, 제8 내지 제13 범프패드들(301,302,303,314,315,316)은 직경이 수십 마이크로미터(μm) 크기로 구현되고, 제3 및 제4 프로브패드들(309,312)은 테스트장비의 프로브핀을 사용하여 프로빙하기위한 크기로 구현된다. 또한, 제9 범프패드(314), 제11 범프패드(315) 및 제13 범프패드(316)는 도면에는 도시되지 않았지만 또 다른 반도체장치에 포함되는 범프패드들과 연결된다.
이상 살펴본 바와 같이 구성된 집적회로의 동작을 도 4를 참고하여 프로브패드를 사용하지 않고 다수의 범프패드와 다수의 관통실리콘경로의 연결 상태를 테스트하는 동작을 설명하되, 제2 반도체창치(200)의 제3 범프패드(201)와 제1 관통실리콘경로(204) 및 제5 범프패드(202)와 제2 관통실리콘경로(205)간의 연결상태가 양호한 경우와 제5 범프패드(202)와 제2 관통실리콘경로(205) 간의 연결상태가 불량한 경우를 예를 들어 나누어 설명하면 다음과 같다.
우선, 제2 반도체창치(200)의 제3 범프패드(201)와 제1 관통실리콘경로(204) 및 제5 범프패드(202)와 제2 관통실리콘경로(205) 간의 연결상태가 양호한 경우를 설명하면 다음과 같다.
제1 반도체장치(100)는 제1 범프패드(101)를 통해 로직하이레벨의 제1 테스트신호(EBT1)를 출력하고, 제2 범프패드(102)를 통해 로직하이레벨의 제2 테스트신호(EBT2)를 출력한다.
제2 반도체장치(200)는 제3 범프패드(201)를 통해 제1 테스트신호(EBT1)를 입력 받아 로직하이레벨의 제1 내부테스트신호(IBT1)를 생성하고, 제5 범프패드(202)를 통해 제2 테스트신호(EBT2)를 입력 받아 로직하이레벨의 제2 내부테스트신호(IBT2)를 생성한다. 이때, 외부패드(203)를 통해 로직로우레벨의 테스트인에이블신호(PTEN)를 입력 받아 생성되는 제1 테스트인에이블신호(PTEN1)가 제1 내부패드(207)에 인가된다.
제1 스위치부(210)는 로직로우레벨의 제1 테스트인에이블신호(PTEN1)를 입력 받아 제1 프로브패드(209)와 제1 관통실리콘경로(204)의 연결을 차단한다.
제1 입력회로(208)는 제1 내부테스트신호(IBT1)를 버퍼링하여 로직하이레벨의 제1 감지신호(IDT1)를 생성한다.
제2 스위치부(213)는 로직로우레벨의 제1 테스트인에이블신호(PTEN)를 입력 받아 제2 프로브패드(212)와 제2 관통실리콘경로(205)의 연결을 차단한다.
제2 입력회로(211)는 제2 내부테스트신호(IBT2)를 버퍼링하여 로직하이레벨의 제2 감지신호(IDT2)를 생성한다.
여기서, 로직하이레벨로 입력되는 제1 테스트신호(EBT1)의 논리레벨과 제1 감지신호(IDT1)의 논리레벨이 동일하고, 로직하이레벨로 입력되는 제2 테스트신호(EBT2)의 논리레벨과 제2 감지신호(IDT2)의 논리레벨이 동일하므로 제2 반도체장치(20)에 포함된 제3 범프패드(201)와 제1 관통실리콘경로(204) 및 제5 범프패드(202)와 제2 관통실리콘경로(205) 간의 연결상태가 양호함을 알 수 있다.
다음으로, 제2 반도체창치(200)의 제5 범프패드(202)와 제2 관통실리콘경로(205) 간의 연결상태가 불량한 경우를 설명하면 다음과 같다.
제1 반도체장치(100)는 제1 범프패드(101)를 통해 로직하이레벨의 제1 테스트신호(EBT1)를 출력하고, 제2 범프패드(102)를 통해 로직하이레벨의 제2 테스트신호(EBT2)를 출력한다.
제2 반도체장치(200)는 제3 범프패드(201)를 통해 제1 테스트신호(EBT1)를 입력 받아 로직하이레벨의 제1 내부테스트신호(IBT1)를 생성하고, 제5 범프패드(202)를 통해 제2 테스트신호(EBT2)를 입력 받아 로직로우레벨의 제2 내부테스트신호(IBT2)를 생성한다. 여기서, 제2 내부테스트신호(IBT2)는 제5 범프패드(202)와 제2 관통실리콘경로(205) 간의 연결상태가 불량하므로 제2 테스트신호(EBT2)가 전달되지 않아 로직로우레벨로 생성된다. 이때, 외부패드(203)을 통해 로직로우레벨의 테스트인에이블신호(PTEN)를 입력 받아 생성되는 제1 테스트인에이블신호(PTEN1)가 제1 내부패드(207)에 인가된다.
제1 스위치부(210)는 로직로우레벨의 제1 테스트인에이블신호(PTEN1)를 입력 받아 제1 프로브패드(209)와 제1 관통실리콘경로(204)의 연결을 차단한다.
제1 입력회로(208)는 제1 내부테스트신호(IBT1)를 버퍼링하여 로직하이레벨의 제1 감지신호(IDT1)를 생성한다.
제2 스위치부(213)는 로직로우레벨의 제1 테스트인에이블신호(PTEN1)를 입력 받아 제2 프로브패드(212)와 제2 관통실리콘경로(205)의 연결을 차단한다.
제2 입력회로(211)는 제2 내부테스트신호(IBT2)를 버퍼링하여 로직로우레벨의 제2 감지신호(IDT2)를 생성한다.
여기서, 로직하이레벨로 입력되는 제2 테스트신호(EBT2)의 논리레벨과 제2 감지신호(IDT2)의 논리레벨이 상이하므로 제2 반도체장치(20)에 포함된 제5 범프패드(202)와 제2 관통실리콘경로(205) 간의 연결상태가 불량임을 알 수 있다.
이와 같이 구성된 본 발명의 집적회로는 적층된 구조를 갖는 반도체장치들에 포함된 다수의 범프패드들과 다수의 관통실리콘경로들 간의 연결 상태를 테스트할 수 있다.
< 제1 실시예 >
10. 제1 반도체장치 11. 제1 범프패드
20. 제2 반도체장치 21. 제2 범프패드
22. 제1 관통실리콘경로 23. 제1 입력회로
24. 제1 프로브패드 25. 제1 스위치부
26. 제3 범프패드 30. 제3 반도체장치
31. 제4 범프패드 32. 제2 관통실리콘경로
33. 제2 입력회로 34. 제2 프로브패드
35. 제2 스위치부 36: 제5 범프패드
231. 제1 입력버퍼 232. 제1 지연부
233. 제2 입력버퍼 234. 제2 지연부
235. 제1 선택전달부
< 제2 실시예 >
100. 제1 반도체장치 101. 제1 범프패드
102. 제2 범프패드 200. 제2 반도체장치
201. 제3 범프패드 202. 제5 범프패드
203. 외부패드 204. 제1 관통실리콘경로
205. 제2 관통실리콘경로 206. 제3 관통실리콘경로
207. 제1 내부패드 208. 제1 입력회로
209. 제1 프로브패드 210. 제1 스위치부
211. 제2 입력회로 212. 제2 프로브패드
213. 제2 스위치부 214. 제4 범프패드
215. 제6 범프패드 216. 제7 범프패드
300. 제3 반도체장치 301. 제8 범프패드
302. 제9 범프패드 303. 제12 범프패드
304. 제4 관통실리콘경로 305. 제5 관통실리콘경로
306. 제6 관통실리콘경로 307. 제2 내부패드
308. 제3 입력회로 309. 제3 프로브패드
310. 제3 스위치부 311. 제4 입력회로
312. 제4 프로브패드 313. 제4 스위치부
314. 제9 범프패드 315. 제11 범프패드
316. 제13 범프패드

Claims (22)

  1. 제1 범프패드와 제2 범프패드를 연결하는 제1 관통실리콘경로를 포함하고, 상기 제1 범프패드를 통해 입력되는 테스트신호에 의해 생성되는 제1 내부테스트신호를 버퍼링하여 제1 감지신호를 생성하는 제1 반도체장치; 및
    제3 범프패드와 제4 범프패드를 연결하는 제2 관통실리콘경로를 포함하고, 상기 제3 범프패드를 통해 입력되는 상기 테스트신호에 의해 생성되는 제2 내부테스트신호를 버퍼링하여 제2 감지신호를 생성하되, 상기 제3 범프패드는 상기 제2 범프패드와 연결되는 제2 반도체장치를 포함하는 집적회로.
  2. 제 1 항에 있어서, 상기 테스트신호는 테스트모드에 진입하는 경우 상기 제1 범프패드를 통해 외부로부터 입력되는 신호인 집적회로.
  3. 제 1 항에 있어서, 상기 제1 반도체장치는 테스트모드에서 제1 프로브패드와 상기 제1 관통실리콘경로의 연결을 차단하는 집적회로.
  4. 제 1 항에 있어서, 상기 제2 반도체장치는 테스트모드에서 제2 프로브패드와 상기 제2 관통실리콘경로의 연결을 차단하는 집적회로.
  5. 제 1 항에 있어서, 상기 제1 반도체장치는
    테스트인에이블신호에 응답하여 상기 제1 내부테스트신호를 버퍼링하여 상기 제1 감지신호를 생성하는 제1 입력회로; 및
    상기 테스트인에이블신호가 인에이블되는 경우 제1 프로브패드와 상기 제1 관통실리콘경로의 연결을 차단하는 제1 스위치부를 포함하는 집적회로.
  6. 제 5 항에 있어서, 상기 테스트인에이블신호는 다수의 범프패드와 다수의 관통실리콘경로들 간의 연결을 테스트하는 테스트모드에 진입하는 경우 외부로부터 입력되는 신호인 집적회로.
  7. 제 5 항에 있어서, 상기 제1 입력회로는
    제1 선택신호 및 제1 프로브선택신호에 응답하여 상기 제1 내부테스트신호를 버퍼링하여 제1 전달신호를 생성하는 제1 입력버퍼;
    상기 제1 전달신호를 버퍼링하여 제1 지연신호를 생성하는 제1 지연부;
    상기 제1 프로브선택신호에 응답하여 상기 제1 전달신호를 버퍼링하여 제2 전달신호를 생성하는 제2 입력버퍼;
    상기 제2 전달신호를 버퍼링하여 제2 지연신호를 생성하는 제2 지연부; 및
    상기 테스트인에이블신호에 응답하여 상기 제1 지연신호 또는 상기 제2 지연신호 중 어느 하나를 상기 제1 감지신호로 전달하는 제1 선택전달부를 포함하는 집적회로.
  8. 제 5 항에 있어서, 상기 제1 스위치부는 상기 테스트인에이블신호가 디스에이블되는 경우 상기 제1 프로브패드를 통해 상기 제1 관통실리콘경로를 구동하는 집적회로.
  9. 제 1 항에 있어서, 상기 제2 반도체장치는
    테스트인에이블신호에 응답하여 상기 제2 내부테스트신호를 버퍼링하여 상기 제2 감지신호를 생성하는 제2 입력회로; 및
    상기 테스트인에이블신호가 인에이블되는 경우 제2 프로브패드와 상기 제2 관통실리콘경로의 연결을 차단하는 제2 스위치부를 포함하는 집적회로.
  10. 제 9 항에 있어서, 상기 제2 입력회로는
    제2 선택신호 및 제2 프로브선택신호에 응답하여 상기 제2 내부테스트신호를 버퍼링하여 제3 전달신호를 생성하는 제3 입력버퍼;
    상기 제3 전달신호를 버퍼링하여 제3 지연신호를 생성하는 제3 지연부;
    상기 제2 프로브선택신호에 응답하여 상기 제3 전달신호를 버퍼링하여 제4 전달신호를 생성하는 제4 입력버퍼;
    상기 제4 전달신호를 버퍼링하여 제4 지연신호를 생성하는 제4 지연부; 및
    상기 테스트인에이블신호에 응답하여 상기 제3 지연신호 또는 상기 제4 지연신호 중 어느 하나를 상기 제3 감지신호로 전달하는 제2 선택전달부를 포함하는 집적회로.
  11. 제 9 항에 있어서, 상기 제2 스위치부는 상기 테스트인에이블신호가 디스에이블되는 경우 상기 제2 프로브패드를 통해 상기 제2 관통실리콘경로를 구동하는 집적회로.
  12. 제1 범프패드를 통해 제1 테스트신호를 출력하고, 제2 범프패드를 통해 제2 테스트신호를 출력하는 제1 반도체장치; 및
    제3 범프패드와 제4 범프패드를 연결하는 제1 관통실리콘경로 및 제5 범프패드와 제6 범프패드를 연결하는 제2 관통실리콘경로를 포함하고, 상기 제1 테스트신호에 의해 생성되는 제1 내부테스트신호를 버퍼링하여 제1 감지신호를 생성하며, 상기 제2 테스트신호에 의해 생성되는 제2 내부테스트신호를 버퍼링하여 제2 감지신호를 생성하되, 상기 제3 범프패드는 상기 제1 범프패드와 연결되고 상기 제5 범프패드는 상기 제2 범프패드와 연결되는 제2 반도체장치를 포함하는 집적회로.
  13. 제 12 항에 있어서, 상기 제2 반도체장치는 테스트모드에서 제1 프로프패드와 상기 제1 관통실리콘경로의 연결을 차단하고, 제2 프로브패드와 상기 제2 관통실리콘경로의 연결을 차단하는 집적회로.
  14. 제 12 항에 있어서, 상기 제2 반도체장치는
    외부패드와 제7 범프패드를 연결하는 제3 관통실리콘경로를 통해 입력되는 테스트인에이블신호에 의해 생성되는 제1 테스트인에이블신호에 응답하여 상기 제1 내부테스트신호를 버퍼링하여 상기 제1 감지신호를 생성하는 제1 입력회로;
    상기 제1 테스트인에이블신호가 인에이블되는 경우 제1 프로브패드와 상기 제1 관통실리콘경로의 연결을 차단하는 제1 스위치부;
    상기 제1 테스트인에이블신호에 응답하여 상기 제2 내부테스트신호를 버퍼링하여 상기 제2 감지신호를 생성하는 제2 입력회로; 및
    상기 제1 테스트인에이블신호가 인에이블되는 경우 제2 프로브패드와 상기 제2 관통실리콘경로의 연결을 차단하는 제2 스위치부를 포함하는 집적회로.
  15. 제 14 항에 있어서, 상기 테스트인에이블신호는 다수의 범프패드와 다수의 관통실리콘경로들 간의 연결을 테스트하는 테스트모드에 진입하는 경우 외부로부터 입력되는 신호인 집적회로.
  16. 제 14 항에 있어서, 상기 제1 스위치부는 상기 제1 테스트인에이블신호가 디스에이블되는 경우 상기 제1 프로브패드를 통해 상기 제1 관통실리콘경로를 구동하는 집적회로.
  17. 제 14 항에 있어서, 상기 제2 스위치부는 상기 제1 테스트인에이블신호가 디스에이블되는 경우 상기 제2 프로브패드를 통해 상기 제2 관통실리콘경로를 구동하는 집적회로.
  18. 제 12 항에 있어서,
    제8 범프패드와 제9 범프패드를 연결하는 제4 관통실리콘경로 및 제10 범프패드와 제11 범프패드를 연결하는 제5 관통실리콘경로를 포함하고, 상기 제1 테스트신호에 의해 생성되는 제3 내부테스트신호를 버퍼링하여 제3 감지신호를 생성하며, 상기 제2 테스트신호에 의해 생성되는 제4 내부테스트신호를 버퍼링하여 제4 감지신호를 생성하되, 상기 제8 범프패드는 상기 제4 범프패드와 연결되고 상기 제10 범프패드는 상기 제6 범프패드와 연결되는 제3 반도체장치를 더 포함하는 집적회로.
  19. 제 18 항에 있어서, 상기 제3 반도체장치는 상기 테스트모드에서 제3 프로프패드와 상기 제4 관통실리콘경로의 연결을 차단하고, 제4 프로브패드와 상기 제5 관통실리콘경로의 연결을 차단하는 집적회로.
  20. 제 18 항에 있어서, 상기 제3 반도체장치는
    제7 범프패드와 연결되는 제12 범프패드와 제13 범프패드를 연결하는 제6 관통실리콘경로를 통해 입력되는 테스트인에이블신호에 의해 생성되는 제2 테스트인에이블신호에 응답하여 상기 제3 내부테스트신호를 버퍼링하여 상기 제3 감지신호를 생성하는 제3 입력회로;
    상기 제2 테스트인에이블신호가 인에이블되는 경우 제3 프로브패드와 상기 제4 관통실리콘경로의 연결을 차단하는 제3 스위치부;
    상기 제2 테스트인에이블신호에 응답하여 상기 제4 내부테스트신호를 버퍼링하여 제4 감지신호를 생성하는 제4 입력회로; 및
    상기 제2 테스트인에이블신호가 인에이블되는 경우 제4 프로브패드와 상기 제5 관통실리콘경로의 연결을 차단하는 제4 스위치부를 포함하는 집적회로.
  21. 제 20 항에 있어서, 상기 제3 스위치부는 상기 제2 테스트인에이블신호가 디스에이블되는 경우 상기 제3 프로브패드를 통해 상기 제3 관통실리콘경로를 구동하는 집적회로.
  22. 제 20 항에 있어서, 상기 제4 스위치부는 상기 제2 테스트인에이블신호가 디스에이블되는 경우 상기 제4 프로브패드를 통해 상기 제4 관통실리콘경로를 구동하는 집적회로.
KR1020140113493A 2014-08-28 2014-08-28 집적회로 KR20160025957A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140113493A KR20160025957A (ko) 2014-08-28 2014-08-28 집적회로
US14/541,949 US9841460B2 (en) 2014-08-28 2014-11-14 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140113493A KR20160025957A (ko) 2014-08-28 2014-08-28 집적회로

Publications (1)

Publication Number Publication Date
KR20160025957A true KR20160025957A (ko) 2016-03-09

Family

ID=55402200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140113493A KR20160025957A (ko) 2014-08-28 2014-08-28 집적회로

Country Status (2)

Country Link
US (1) US9841460B2 (ko)
KR (1) KR20160025957A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9846192B2 (en) * 2015-02-25 2017-12-19 Nxp B.V. Switched probe contact
KR20170029927A (ko) * 2015-09-08 2017-03-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794313B1 (ko) * 2006-12-27 2008-01-11 삼성전자주식회사 범프 패드를 포함한 반도체 메모리 장치 및 그것의 테스트방법
US8396682B2 (en) * 2009-10-16 2013-03-12 Samsung Electronics Co., Ltd. Semiconductor device
KR20110076692A (ko) 2009-12-29 2011-07-06 주식회사 하이닉스반도체 반도체 집적 회로
KR101751045B1 (ko) * 2010-05-25 2017-06-27 삼성전자 주식회사 3ｄ 반도체 장치
KR20120056018A (ko) * 2010-11-24 2012-06-01 삼성전자주식회사 범프들과 테스트 패드들이 십자 모양으로 배열되는 반도체 장치
KR20120119960A (ko) * 2011-04-21 2012-11-01 삼성전자주식회사 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치
JP2012255704A (ja) * 2011-06-08 2012-12-27 Elpida Memory Inc 半導体装置
JP2013131533A (ja) * 2011-12-20 2013-07-04 Elpida Memory Inc 半導体装置
KR101918608B1 (ko) * 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지
KR101977699B1 (ko) 2012-08-20 2019-08-28 에스케이하이닉스 주식회사 멀티 칩 반도체 장치 및 그것의 테스트 방법

Also Published As

Publication number Publication date
US20160061886A1 (en) 2016-03-03
US9841460B2 (en) 2017-12-12

Similar Documents

Publication Publication Date Title
KR100845751B1 (ko) 패키징된 다이를 테스트하기 위한 시스템 및 방법
KR20150096889A (ko) 적층형 반도체 메모리 장치 및 이를 위한 테스트 회로
JP2011109654A (ja) 外部ループバックテスト機能を有する伝送専用集積回路チップ及びそれによる外部ループバックテスト方法
US9917061B2 (en) Semiconductor apparatus and memory system
CN105045158B (zh) 半导体器件
US8487645B2 (en) Through silicon via testing structure
KR20160041535A (ko) 신호를 전송하는데 있어 피크 전류를 감소시키는 반도체 장치 및 시스템
KR101110818B1 (ko) 반도체 집적회로
TW201346296A (zh) 測試晶片外驅動器之阻抗的電路與方法
KR20160034698A (ko) 반도체장치 및 이를 포함하는 반도체시스템
KR20160025957A (ko) 집적회로
US9006840B2 (en) Semiconductor device and semiconductor system including the same
US20110148454A1 (en) Semiconductor wafer, semiconductor circuit, substrate for testing and test system
KR102046890B1 (ko) 반도체 장치 및 반도체 시스템
KR101996967B1 (ko) 반도체 장치
US20130241314A1 (en) Semiconductor apparatus
JP2013098976A (ja) 半導体システムのための無線信号送受信装置、無線信号送信方法、及び無線信号受信方法
KR20160068532A (ko) 반도체 칩 및 이를 이용한 적층형 반도체 장치
US9773568B2 (en) Semiconductor devices and semiconductor systems including the same
KR102047932B1 (ko) 임피던스 조정 기능을 갖는 적층형 반도체 회로
KR20160027349A (ko) 반도체장치 및 이를 포함하는 반도체시스템
KR100728569B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR102032230B1 (ko) 반도체 장치
TWI676990B (zh) 內嵌式功能測試模組記憶體晶片的電路拓撲
KR20150008182A (ko) 고전압 스위치들에 대한 장치 및 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination