JP2013098976A - 半導体システムのための無線信号送受信装置、無線信号送信方法、及び無線信号受信方法 - Google Patents

半導体システムのための無線信号送受信装置、無線信号送信方法、及び無線信号受信方法 Download PDF

Info

Publication number
JP2013098976A
JP2013098976A JP2012148998A JP2012148998A JP2013098976A JP 2013098976 A JP2013098976 A JP 2013098976A JP 2012148998 A JP2012148998 A JP 2012148998A JP 2012148998 A JP2012148998 A JP 2012148998A JP 2013098976 A JP2013098976 A JP 2013098976A
Authority
JP
Japan
Prior art keywords
signal
serial
output
input
semiconductor system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012148998A
Other languages
English (en)
Inventor
Yang Hee Kim
ヒ キム ヤン
Su Oh Ic
ス オ イク
Jun Ho Lee
ホ イ ジュン
Hyun Seok Kim
ソク キム ヒョン
Boo Ho Jung
ホ チョン ブ
Sun Ki Cho
キ チョ ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2013098976A publication Critical patent/JP2013098976A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B5/00Near-field transmission systems, e.g. inductive or capacitive transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】本発明は、制限された面積から充分なインダクタンスを確保して安定的に送受信できる半導体システムのための無線信号送受信装置を提供することを目的とする。
【解決手段】無線信号送受信装置100は、並列入力信号を直列信号に変換して出力し、直列入力信号を並列信号に変換して出力するサーデス信号およびサーデス回路105から出力される直列信号によりインダクタンスを発生し、外部装置と誘導結合現象によって発生した信号をサーデス回路105の直列信号に提供するカップリングパッド111を備える。
【選択図】図2

Description

本発明は半導体システムに関し、より具体的には半導体システムのための無線信号送受信装置に関する。
半導体装置はオンチップ(On−chip)化になる趨勢である。そして、オンチップ半導体装置の間の通信のために誘導結合(Inductive coupling)現象を用い、これを応用してウェハレベルでのテストの時にも誘導結合現象を利用してテスト対象の半導体とテスト装備とのデータ交換を行うようにしている。
図1は一般的な半導体装置に備わる信号伝送パッドの配列を説明するための図である。
図示されたように、半導体装置12は制御信号の送受信用パッド(S)、電源供給パッド(P)、アドレス入力パッド(A0〜A11)、データ入出力パッド(D0〜D15)など複数のパッド14−1〜mを具備している。
オンチップ半導体装置の間の通信やテストモードの時、誘導結合現象を用いてデータ交換を行うためには各パッドをインダクタで具現するべきである。ところが、オンチップに備わる各信号の伝送パッドのサイズはチップの縮小率に合うように最小化されている。これによって、誘導結合現象を起こすために確保されるべき面積ほど、パッドの大きさを十分に大きく形成できず、これによって送受信される信号の強度が弱くなる。さらに、このような信号の強度が弱い信号は、信号の送受信の間に発生するノイズによってさらに相殺され、あるいは減殺されるので、送信端から伝送した信号を受信端で正確に検出するのが困難となる。
また、送信しようとする信号のレベルが遷移する区間では、カップリングの値がもっと小さくなって、結局データ送受信が不可能になることがある。
このような問題を解決するために、インダクタンスを増加させてカップリングの値を確保する方法が考えられる。安定的なカップリング効果を得るためには最小4nHのインダクタンスが必要であり、このような程度にインダクタンスを増加させるためには結局パッドのサイズを増加させなければならない。しかし、60μm×70μmの面積のパッドを通して得ることができるインダクタンスは1nH以下という小さい値となるのが実情である。
すなわち、チップの面積が制約的であるため、目的とするのに十分なインダクタンスを確保することが難しい。これによって、等しいあるいは略等しいパッドサイズを持つチップ間の通信を行う時に、カップリングの効率のためにインダクタンスを増加させることは、送信側のチップ及び受信側のチップ双方において、実現するのに難しさが伴う。
特開2010−527172号公報 米国特許第7630646号明細書 特開2008−205733号公報
本発明の実施形態は、制限された面積で充分なインダクタンスを確保することができる半導体システムのための無線信号送受信装置を提供する。
本発明の一実施形態による半導体システムのための無線信号送受信装置は、信号伝送ラインを通して提供される複数の入力信号を伝達する送信制御部と、前記送信制御部から出力された複数の入力信号から直列信号を生成して入出力バッファへ提供し、前記入出力バッファから提供される前記直列信号を分割して複数の並列信号を生成するサーデス回路と、前記直列信号を分離した分離信号をドライバへ提供し、前記ドライバから提供された信号を前記サーデス回路へ提供する前記入出力バッファと、前記ドライバから提供された前記分離信号によってインダクタンスを発生して、外部装置と誘導結合現象により発生した信号を前記ドライバへ提供するカップリングパッドと、前記サーデス回路から前記複数の直列信号を受信して前記信号伝送ラインへ提供する受信制御部と、を備える。
一方、本発明の異なる実施形態による半導体システムのための無線信号送受信装置は並列入力信号を直列信号に出力して、直列入力信号を並列信号に出力するサーデス回路と、及び前記サーデス回路から出力される直列信号によってインダクタンスを発生して、外部装置と誘導結合現状によって発生した信号を前記サーデス回路の前記直列入力信号に提供するカップリングパッドと、を含むことができる。
本発明の実施形態によれば、誘導結合現象を通して信号を送受信する半導体システムにおいて、制限された面積で充分なインダクタンスを確保して信号を安定的に送受信することができる。
一般的な半導体装置に備わる信号伝送パッドの配列を説明するための図である。 本発明の一実施形態による半導体システムのための無線信号送受信装置の構成図である。 図2に図示したサーデス回路の一例を示す図である。 図3に図示したパルス発生部の一例を示す図である。 図4に図示したパルス発生部の構成図である。 図3に図示したパルス発生部の動作を説明するためのタイミング図である。
以下、添付された図面を参照して本発明の実施形態を具体的に説明する。
図2は本発明の一実施形態による半導体システムのための無線信号送受信装置の構成図である。
図2に図示したように、本発明の一実施形態による無線信号送受信装置100は、送信制御部101と、経路制御部103と、サーデス(Serializer/Deserializer;SERDES)回路105と、入出力バッファ107と、ドライバ109と、カップリングパッド111と、受信制御部113とを備える。
送信制御部101は、複数(m個)の信号伝送ライン(D1〜Dm)から、送信しようとする信号を各々受信して増幅する複数(m個)の送信処理部112を有する。
サーデス回路105は、経路制御部103を通して送信制御部101からの信号を並列に受信し、クロック信号(CLK)に応答して入力された並列信号を直列化して出力する。
入出力バッファ107は、サーデス回路105から出力される直列信号を2つの信号に分離し、ドライバ109は、分離された信号を増幅した後、カップリングパッド111に印可する。すなわち、カップリングパッド111で誘導結合現象を起こすためには、交流電流がカップリングパッド111の両端に印可されなければならないので、入出力バッファ107を通して直列信号を2つの信号で分離する。
本発明の一実施形態では、入出力バッファ107は、単一入力を差動出力に基づいて生成する差動バッファー(Single−to−Differential Buffer)であってよい。
一方、カップリングパッド111が受信する信号は、ドライバ109を通して入出力バッファ107に提供されて一つの信号で結びついた後にサーデス回路105へ提供される。
サーデス回路105は、入力される直列信号を並列化して出力し、経路制御部103を通して受信制御部113に提供される。そして、受信制御部113は受信処理部114を有するものであり、受信信号を増幅して各信号伝送ライン(D1〜Dm)に提供する。
本発明の一実施形態で、経路制御部103は、信号送信モードでは送信制御部101の信号をサーデス回路105へ伝達し、信号受信モードではサーデス回路105の信号を受信制御部113へ伝達する機能を行うものであり、例えばカプラー116で構成することができるがこれに限定されるものではない。
また、図2では経路制御部103を通して送受信経路を制御する無線信号送受信装置を図示したがこれに限定されるのではない。すなわち、送信経路上の送信制御部101とカップリングパッド111との間に並直列変換部、出力バッファ、送信ドライバを構成し、受信経路上のカップリングパッド111と受信制御部113との間に受信ドライバ、入力バッファ及び直並列変換部を構成することも可能である。この場合にもカップリングパッド111は共用で使われなければならないのでカップリングパッドの出力の先端に経路制御部が追加で備えられる。
オンチップ半導体は、複数の信号伝送パッドを具備するものであり、本実施形態ではm個の並列信号を一つの信号に直列化して送信したり、直列信号を受信してm個に並列化して出力する場合を説明した。この場合に必要なサーデス回路105の個数がnである場合、信号伝送のためのパッドすなわち、カップリングパッド111の数もn個になる。
すなわち、信号伝送パッドのすべてをインダクタで具現するのではなく、複数のパッドを一つのカップリングパッド111で統合して具現するため、制限された面積内に充分なインダクタンスを発生することができるカップリングパッド111を具現することができる。
統合して具現されたカップリングパッド111はインダクタになることができ、信号送信の時、インダクタの両端に入出力バッファ107から分割した信号が印可される。そして、データレベルの遷移区間ごとにカップリング信号が発生され、受信端のカップリングパッドに信号が伝送される。
以上の実施形態では、信号伝送ラインへ連結されるパッドを全てインダクタのようなカップリングパッドで具現するのではなく、複数の信号伝送ラインを併合して一つのカップリングパッドに連結し、これによりカップリングパッドのインダクタンスを増加させることを説明した。
このように、カップリングパッドのインダクタンスを増加させることに加え、カップリング現象をさらに極大化するために次のような方法を考えることができる。
カップリングパッドは、送信しようとするデータのレベルが遷移する時、カップリング信号か発生するので、データのレベルが遷移する区間でショットパルス(short pulse)を発生させるようにするとカップリングの値をさらに増加させることができる。
図3は図2に図示したサーデス回路の一例を示す図である。
図3に図示したサーデス回路105は、データレベルの遷移区間でショットパルスを発生させるために、並直列変換部200と、パルス発生部300と、直並列変換部400とを有する。
信号送信経路において、経路制御部103を通してサーデス回路105へ入力される信号(IN1〜INm)は、並直列変換部200により一つの直列信号(SIN)に変換される。
この直列信号(SIN)はパルス発生部300へ提供され、パルス発生部300は直列信号(SIN)からショットパルスを発生させて入出力バッファ107へ提供する。
一般的に、入力信号が有するデータレベルの遷移時間より短いパルス、例えばインパルスに近いショットパルスをインダクタに提供することにより、インダクタのインダクタンスが小さい場合でも容易にカップリング現象が起きるようにすることができる。したがって、本実施形態では、送信しようとする直列信号をショットパルスに変換してカップリングパッド111に印可することで、カップリング効率を向上させる。
図4は図3に図示したパルス発生部の一例を示す図であり、図5は図4に図示したパルス発生部の構成図である。
図4に図示したように、パルス発生部300は、レベルが固定された直列信号(SIN;NRZ(Not−Return to Zero))を受信し、クロック信号(CLK)に応答して、レベルが論理ロー状態に復帰する復帰信号(RZ(Return to Zero)をエンコーディングして出力するRZ信号生成部310及びRZ信号生成部310から出力される復帰信号をショットパルス信号に変換するショットパルス生成部320を有する。
図5は、RZ信号生成部310及びショットパルス生成部320の一例を示す図である。
本実施形態で、RZ信号生成部310は、D−ラッチ311を含むように構成することができる。また、ショットパルス生成部320は、固定遅延部321と、可変遅延部323と、パルス出力部325とを有するように構成することができる。
RZ信号生成部310のD−ラッチ311を通して出力される信号は、固定遅延部321から予め設定された時間だけ遅延される一方、可変遅延部323から生成しようとするパルス幅による時間だけ遅延される。パルス出力部325は、固定遅延部321及び可変遅延部323の出力信号が同時にハイレベルになる区間において、論理ハイレベルの信号を出力する。
図6は図3に図示したパルス発生部の動作を説明するためのタイミング図である。
レベルが固定された直列信号(SIN;NRZ Data)が例えば01101の順序で入力される場合、RZ信号生成部310は0復帰信号(RZ Data)すなわち、0010100010を生成する。
固定遅延部321で予め設定された時間だけ遅延された出力信号(Delayed Data)が生成され、可変遅延部323から生成しようとするパルス幅だけ遅延された出力信号(VDCL Output)が生成されることによって、パルス出力部325と、固定遅延部321と、可変遅延部323との出力信号が同時にハイレベルになる区間で、ショットパルスが出力される(AND Output)。
この信号は入出力バッファ107及びドライバ109を通してカップリングパッド111へ入力され、カップリングパッドはショットパルスによって大きいインダクタンスでカップリング現象を起こす。
すなわち、並直列変換部200からデータが連続的に出力される場合、論理ローレベルのデータが出力される区間ではAC成分がなくカップリングパッド111にカップリング現象が起こらないので、出力データが論理ハイレベルである場合にだけショットパルスが生成される。
このように、本実施形態では論理ハイレベルのデータをショットパルスで再構成することによってレベル遷移区間を短くして高周波成分を増加させることができ、相対的に小さなインダクタンスを持つ場合であってもカップリング現象がよく起こされるようにすることができる。したがって信号伝送パッドを構成するインダクタの大きさを充分に確保しなくても、誘導結合が效率的に起きるようにすることができる。
このように、本発明の属する技術分野の当業者は、本発明がその技術的思想や必須的特徴を変更せずに、他の具体的な形態で実施され得るということが理解できるであろう。したがって、以上で記述した実施形態は、あらゆる面で例示的なものであり、限定的なものではないものと理解しなければならない。本発明の範囲は、上記の詳細な説明より限定されるものではなく、後述する特許請求の範囲によって表わされ、特許請求の範囲の意味及び範囲、そして、その等価概念から導き出されるあらゆる変更または変形された形態が本発明の範囲に含まれるものと理解されるべきである。
100 無線信号送受信装置
101 送信制御部
103 経路制御部
105 サーデス回路
107 入出力バッファ
109 ドライバ
111 カップリングパッド
113 受信制御部

Claims (19)

  1. 信号伝送ラインを通して提供される複数の入力信号を伝達する送信制御部と、
    前記送信制御部から出力された複数の入力信号から直列信号を生成して入出力バッファへ提供するとともに、前記入出力バッファから提供される直列信号を分割して複数の並列信号を生成するサーデス回路と、
    前記直列信号を分離した分離信号をドライバへ提供するとともに、前記ドライバから提供された信号を前記サーデス回路へ提供する前記入出力バッファと、
    前記ドライバから提供された前記分離信号によってインダクタンスを発生して、外部装置との誘導結合現象により発生した信号を前記ドライバへ提供するカップリングパッドと、
    前記サーデス回路から前記複数の並列信号を受信して前記信号伝送ラインへ提供する受信制御部と、
    を備えることを特徴とする半導体システムのための無線信号送受信装置。
  2. 前記入出力バッファは、単一の入力信号を差動信号の出力に基づいて生成する差動バッファであることを特徴とする請求項1に記載の半導体システムのための無線信号送受信装置。
  3. 前記送信制御部から出力される前記複数の入力信号を前記サーデス回路へ伝達するとともに、前記サーデス回路から出力される前記複数の並列信号を前記受信制御部へ伝達する経路制御部をさらに備えることを特徴とする請求項1に記載の半導体システムのための無線信号送受信装置。
  4. 前記サーデス回路は、
    前記送信制御部から出力された前記複数の入力信号を直列信号に変換する並直列変換部と、
    前記直列信号からショットパルスを生成するパルス発生部と、
    前記入出力バッファから提供される直列信号を分割して複数の並列信号を生成する直並列変換部と、
    を有することを特徴とする請求項1に記載の半導体システムのための無線信号送受信装置。
  5. 前記パルス発生部は、前記並直列変換部から出力される前記直列信号のレベルが論理ハイレベルである場合にショットパルスを生成することを特徴とする請求項4に記載の半導体システムの無線信号送受信装置。
  6. 前記パルス発生部は、
    前記直列信号をRZ(Return to Zero)信号にエンコーディングして出力するRZ信号生成部と、
    前記RZ信号生成部の出力信号をショットパルス信号に変換するショットパルス生成部と、
    を有することを特徴とする請求項4に記載の半導体システムの無線信号送受信装置。
  7. 前記RZ信号生成部は、D−ラッチを有することを特徴とする請求項6に記載の半導体システムの無線信号送受信装置。
  8. 前記ショットパルス生成部は、
    前記RZ信号生成部の出力信号を第1時間遅延させる固定遅延部と、
    前記RZ信号生成部の出力信号を第2時間遅延させる可変遅延部と、
    前記固定遅延部及び前記可変遅延部の出力信号から前記ショットパルスを生成するパルス出力部と、
    を有することを特徴とする請求項6に記載の半導体システムの無線信号送受信装置。
  9. 並列入力信号を直列信号に変換して出力するとともに、直列入力信号を並列信号に変換して出力するサーデス回路と、及び
    前記サーデス回路から出力される直列信号によってインダクタンスを発生するとともに、外部装置との誘導結合現象により発生した信号を前記サーデス回路の前記直列入力信号に提供するカップリングパッドと、
    を含む半導体システムのための無線信号送受信装置。
  10. 前記並列入力信号から直列信号を生成する並直列変換部と、
    前記直列信号からショットパルスを生成するパルス発生部と、
    前記直列信号から前記並列信号を生成する直並列変換部と、
    を備えることを特徴とする請求項9に記載の半導体システムのための無線信号送受信装置。
  11. 前記パルス発生部は、前記並直列変換部から出力される前記直列信号のレベルが論理ハイレベルである場合、ショットパルスを生成することを特徴とする請求項10に記載の半導体システムの無線信号送受信装置。
  12. 前記直列信号を分離した分離信号を前記カップリングパッドへ提供するとともに、前記カップリングパッドから提供された信号を前記サーデス回路へ提供する入出力バッファをさらに備えることを特徴とする請求項9に記載の半導体システムの無線信号送受信装置。
  13. 前記入出力バッファは、単一の入力信号を差動信号の出力に基づいて生成する差動バッファであることを特徴とする請求項12に記載の半導体システムのための無線信号送受信装置。
  14. 複数の並列信号から直列信号を生成するために直列化する工程と、
    前記直列信号を無線伝送するためにカップリングパッドへ前記直列信号を誘導結合する工程と、
    を備える半導体システムのための無線信号送信方法。
  15. 前記直列信号からパルス信号を生成する工程をさらに備え、
    前記直列信号を誘導結合する工程は、前記カップリングパッドに前記パルス信号を誘導結合する工程であることを特徴とする請求項14に記載の半導体システムのための無線信号送信方法。
  16. 前記直列信号からパルス信号を生成する工程は、
    前記直列信号を第1固定時間遅延させて第1固定時間遅延された信号を生成する工程と、
    前記直列信号を第2固定時間遅延させて第2固定時間遅延された信号を生成する工程と、及び
    前記第1固定時間遅延された信号及び第2固定時間遅延された信号を結合して前記パルス信号を生成する工程を有することを特徴とする請求項15に記載の半導体システムのための無線信号送信方法。
  17. 前記直列信号を差動直列信号に変換する工程をさらに備えることを特徴とする請求項14に記載の半導体システムのための無線信号送信方法。
  18. カップリングパッドを通して直列信号形態の無線信号を受信する工程と、
    前記直列信号を複数の並列信号に変換する工程と、
    を備える半導体システムのための無線信号受信方法。
  19. 前記直列信号は差動直列信号であり、
    前記差動直列信号を非差動直列信号に変換する工程をさらに備えることを特徴とする請求項18に記載の半導体システムのための無線信号受信方法。
JP2012148998A 2011-11-04 2012-07-03 半導体システムのための無線信号送受信装置、無線信号送信方法、及び無線信号受信方法 Pending JP2013098976A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110114427A KR20130049418A (ko) 2011-11-04 2011-11-04 반도체 시스템을 위한 무선 신호 송수신 장치
KR10-2011-0114427 2011-11-04

Publications (1)

Publication Number Publication Date
JP2013098976A true JP2013098976A (ja) 2013-05-20

Family

ID=48224522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012148998A Pending JP2013098976A (ja) 2011-11-04 2012-07-03 半導体システムのための無線信号送受信装置、無線信号送信方法、及び無線信号受信方法

Country Status (5)

Country Link
US (1) US20130117477A1 (ja)
JP (1) JP2013098976A (ja)
KR (1) KR20130049418A (ja)
CN (1) CN103117963A (ja)
TW (1) TW201320213A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015170486A1 (ja) * 2014-05-08 2015-11-12 住友電気工業株式会社 信号処理装置及び通信装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9191186B1 (en) 2014-07-25 2015-11-17 Keysight Technologies, Inc. Device and method compensating for edge distortions of serial data signal
US10027381B2 (en) * 2016-07-27 2018-07-17 Micron Technology, Inc. Method and apparatus for inductive coupling signal transmission
CN109634890A (zh) * 2019-01-21 2019-04-16 南京达斯琪数字科技有限公司 数据传输装置及显示设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147554A (ja) * 1993-11-24 1995-06-06 Nec Corp 電気インタフェースモジュール
GB2419132B (en) * 2004-10-04 2011-01-19 C Tech Innovation Ltd Method of production of fluorinated carbon nanostructures
JP5500081B2 (ja) * 2009-02-09 2014-05-21 日本電気株式会社 信号伝達システム及び信号伝達方法
JP2011233842A (ja) * 2010-04-30 2011-11-17 Toshiba Corp 不揮発性半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015170486A1 (ja) * 2014-05-08 2015-11-12 住友電気工業株式会社 信号処理装置及び通信装置
JP2015216443A (ja) * 2014-05-08 2015-12-03 住友電気工業株式会社 通信装置
US9698816B2 (en) 2014-05-08 2017-07-04 Sumitomo Electric Industries, Ltd. Signal processing device and communication device

Also Published As

Publication number Publication date
KR20130049418A (ko) 2013-05-14
US20130117477A1 (en) 2013-05-09
TW201320213A (zh) 2013-05-16
CN103117963A (zh) 2013-05-22

Similar Documents

Publication Publication Date Title
US8103898B2 (en) Explicit skew interface for mitigating crosstalk and simultaneous switching noise
JP5321841B2 (ja) 半導体集積回路
JP2011109654A (ja) 外部ループバックテスト機能を有する伝送専用集積回路チップ及びそれによる外部ループバックテスト方法
JP2011109654A5 (ja)
JP2013098976A (ja) 半導体システムのための無線信号送受信装置、無線信号送信方法、及び無線信号受信方法
WO2016052218A1 (ja) 伝送装置、伝送方法、及び、フィルタ回路
US8593313B2 (en) Parallel-to-serial conversion circuit, information processing apparatus, information processing system, and parallel-to-serial conversion method
US10613128B2 (en) Testing device and testing method
CN110710109A (zh) 噪声消除电路以及数据传输电路
US9354274B2 (en) Circuit test system electric element memory control chip under different test modes
US9257975B2 (en) Semiconductor apparatus for transmitting and receiving signals among a plurality of chips
WO2007145160A1 (ja) データ送信装置及びデータ送信方法
US20160087764A1 (en) Transmitter and receiver circuit, integrated circuit, and testing method
JP2001352318A (ja) 送信回路とその方法、受信回路とその方法およびデータ通信装置
KR20090046996A (ko) 데이터 전송 방법, 데이터 전송 장치 및 데이터 송수신시스템
JP2006229959A (ja) 送信回路から受信回路へデジタル制御信号とアナログ信号を同時に伝送する方法及び装置
JP4464189B2 (ja) ノイズキャンセル回路
JP2013034087A (ja) シリアル通信用インターフェース回路及びパラレルシリアル変換回路
US20150288366A1 (en) Clock distribution architecture for integrated circuit
US11246200B2 (en) LED drive control circuitry, electronic circuitry, and LED drive control method
US11310075B2 (en) Asymmetric duplex transmission device and switching system thereof
US7382843B2 (en) System with a clocked interface
KR100945816B1 (ko) 반도체 메모리 장치
KR20160025957A (ko) 집적회로
JP2004259285A (ja) クロックツリー合成装置及び方法