JPH07147554A - 電気インタフェースモジュール - Google Patents
電気インタフェースモジュールInfo
- Publication number
- JPH07147554A JPH07147554A JP31581993A JP31581993A JPH07147554A JP H07147554 A JPH07147554 A JP H07147554A JP 31581993 A JP31581993 A JP 31581993A JP 31581993 A JP31581993 A JP 31581993A JP H07147554 A JPH07147554 A JP H07147554A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse waveform
- converter
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 通信方式の規格の改訂に伴い、電気インタフ
ェースモジュールのパルスマスク規格がきびしくなり、
現在・将来のパルスマスク規格を満足させる方式を提供
する。 【構成】 パルスマスクの規格を満足させるために予め
パルス波形データをメモリ回路７に入力し、入力トリガ
信号によりパルス波形データを読み出し、Ｄ／Ａ変換器
８によりアナログ信号、すなわち、パルス波形に変換し
出力する。
ェースモジュールのパルスマスク規格がきびしくなり、
現在・将来のパルスマスク規格を満足させる方式を提供
する。 【構成】 パルスマスクの規格を満足させるために予め
パルス波形データをメモリ回路７に入力し、入力トリガ
信号によりパルス波形データを読み出し、Ｄ／Ａ変換器
８によりアナログ信号、すなわち、パルス波形に変換し
出力する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号を送受す
る電気インタフェースモジュールに係り、特にＡＭＩ符
号を送受する電気インタフェースモジュールに関するも
のである。
る電気インタフェースモジュールに係り、特にＡＭＩ符
号を送受する電気インタフェースモジュールに関するも
のである。
【０００２】
【従来の技術】従来からＡＭＩ符号を伝送路符号とする
電気インタフェースモジュールには出力パルスマスクの
規格があった。そして、従来の電気インタフェースモジ
ュールは、コイル，コンデンサ，抵抗器からなるＬＣＲ
回路網によりパルス波形を変形させ、出力パルスマスク
の規格を満足させる構成になっていた。
電気インタフェースモジュールには出力パルスマスクの
規格があった。そして、従来の電気インタフェースモジ
ュールは、コイル，コンデンサ，抵抗器からなるＬＣＲ
回路網によりパルス波形を変形させ、出力パルスマスク
の規格を満足させる構成になっていた。
【０００３】従来の電気インタフェースモジュールの一
例を図３に示し説明する。この図３において、１１は送
信データ（＋）と送信データ（−）の信号を送信クロッ
ク信号を用いてＲＺ（Ｒｅｔｕｒｎ Ｚｅｒｏ）に変換
するＮＲＺ／ＲＺ変換器、１２はこのＮＲＺ／ＲＺ変換
器１１からのＲＺ信号をバイポーラ信号に変換するユニ
ポーラ−バイポーラ（Ｕ／Ｂ）変換器、１３はコイル，
コンデンサ，抵抗器からなるＬＣＲ回路網、１４はこの
ＬＣＲ回路網１３からのパルス波形を線路に出力するた
めのパルストランス、１５は入力送信クロック信号が断
状態になったことを検出してＵ／Ｂ変換器１２の出力を
停止させる断検出器である。
例を図３に示し説明する。この図３において、１１は送
信データ（＋）と送信データ（−）の信号を送信クロッ
ク信号を用いてＲＺ（Ｒｅｔｕｒｎ Ｚｅｒｏ）に変換
するＮＲＺ／ＲＺ変換器、１２はこのＮＲＺ／ＲＺ変換
器１１からのＲＺ信号をバイポーラ信号に変換するユニ
ポーラ−バイポーラ（Ｕ／Ｂ）変換器、１３はコイル，
コンデンサ，抵抗器からなるＬＣＲ回路網、１４はこの
ＬＣＲ回路網１３からのパルス波形を線路に出力するた
めのパルストランス、１５は入力送信クロック信号が断
状態になったことを検出してＵ／Ｂ変換器１２の出力を
停止させる断検出器である。
【０００４】そして、コイル，コンデンサ，抵抗器から
なるＬＣＲ回路網１３によりパルス波形を変化させ、希
望とするパルス波形を得るように構成されている。な
お、この種のディジタル伝送装置のインタフェースに関
する従来技術として、例えば、特開昭６０−８３４３３
号公報等に記載された技術が知られている。
なるＬＣＲ回路網１３によりパルス波形を変化させ、希
望とするパルス波形を得るように構成されている。な
お、この種のディジタル伝送装置のインタフェースに関
する従来技術として、例えば、特開昭６０−８３４３３
号公報等に記載された技術が知られている。
【０００５】
【発明が解決しようとする課題】しかし、通信方式の規
格の改訂に伴い、出力パルスマスクの規格の変更される
ことになり、従来のコイル，コンデンサ，抵抗器からな
る回路網を使用して出力パルスマスクの規格を満足させ
ることは困難になってきた。また、受動素子からなる回
路網構成のため、コイル，コンデンサ，抵抗器の初期特
性，温度特性，経時変化による素子偏差によりパルス波
形が変化し、製品の歩留まりが悪いという問題があっ
た。本発明はかかる問題を解決するためになされたもの
で、現在・将来のパルスマスク規格を満足させる電気イ
ンタフェースモジュールを得ることを目的とする。
格の改訂に伴い、出力パルスマスクの規格の変更される
ことになり、従来のコイル，コンデンサ，抵抗器からな
る回路網を使用して出力パルスマスクの規格を満足させ
ることは困難になってきた。また、受動素子からなる回
路網構成のため、コイル，コンデンサ，抵抗器の初期特
性，温度特性，経時変化による素子偏差によりパルス波
形が変化し、製品の歩留まりが悪いという問題があっ
た。本発明はかかる問題を解決するためになされたもの
で、現在・将来のパルスマスク規格を満足させる電気イ
ンタフェースモジュールを得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明の電気インタフェ
ースモジュールは、送信クロック信号を用いて第１の送
信データ信号と第２の送信データ信号とをＲＺ信号に変
換するＮＲＺ／ＲＺ変換器とこのＮＲＺ／ＲＺ変換器か
らのＲＺ信号をバイポーラ信号に変換するユニポーラ−
バイポーラ変換器と、このユニポーラ−バイポーラ変換
器からのバイポーラ信号を入力信号とし予め希望とする
パルス波形を発生するパルス波形発生器とこのパルス波
形発生器によるパルス波形を線路に出力するためのパル
ストランスとを備える電気インタフェースモジュールに
おいて、上記パルス波形発生器は任意のパルス波形を発
生させるために少なくともメモリ回路を備えるものであ
る。また、本発明の別の発明による電気インタフェース
モジュールは、上記のものにおいて送信クロック信号が
断になったことを検出し、ユニポーラ−バイポーラ変換
器の出力を停止させる停止手段を備えるものである。
ースモジュールは、送信クロック信号を用いて第１の送
信データ信号と第２の送信データ信号とをＲＺ信号に変
換するＮＲＺ／ＲＺ変換器とこのＮＲＺ／ＲＺ変換器か
らのＲＺ信号をバイポーラ信号に変換するユニポーラ−
バイポーラ変換器と、このユニポーラ−バイポーラ変換
器からのバイポーラ信号を入力信号とし予め希望とする
パルス波形を発生するパルス波形発生器とこのパルス波
形発生器によるパルス波形を線路に出力するためのパル
ストランスとを備える電気インタフェースモジュールに
おいて、上記パルス波形発生器は任意のパルス波形を発
生させるために少なくともメモリ回路を備えるものであ
る。また、本発明の別の発明による電気インタフェース
モジュールは、上記のものにおいて送信クロック信号が
断になったことを検出し、ユニポーラ−バイポーラ変換
器の出力を停止させる停止手段を備えるものである。
【０００７】
【作用】本発明においては、パルスマスク規格を満足さ
せるために予めパルス波形データをメモリ回路に入力
し、入力トリガ信号によりパルス波形データを読み出
し、Ｄ／Ａ変換器によりアナログ信号、すなわち、パル
ス波形に変換し出力する。
せるために予めパルス波形データをメモリ回路に入力
し、入力トリガ信号によりパルス波形データを読み出
し、Ｄ／Ａ変換器によりアナログ信号、すなわち、パル
ス波形に変換し出力する。
【０００８】
【実施例】つぎに本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図である。
この図１において、１は送信クロック信号を用いて第１
の送信データ信号と第２の送信データ信号とをＲＺ信号
に変換するＮＲＺ／ＲＺ変換器、２はこのＮＲＺ／ＲＺ
変換器１からのＲＺ信号をバイポーラ信号に変換するＵ
／Ｂ変換器、３はこのＵ／Ｂ変換器からのバイポーラ信
号を入力信号とし予め希望とするパルス波形を発生する
パルス波形発生器、４はこのパルス波形発生器によるパ
ルス波形を線路に出力するためのパルストランス、５は
クロック信号を入力とし出力によってＵ／Ｂ変換器２を
制御する断検出器で、この断検出器５は、送信クロック
信号が断状態になったことを検出しＵ／Ｂ変換器２の出
力を停止させる停止手段を構成している。
る。図１は本発明の一実施例を示すブロック図である。
この図１において、１は送信クロック信号を用いて第１
の送信データ信号と第２の送信データ信号とをＲＺ信号
に変換するＮＲＺ／ＲＺ変換器、２はこのＮＲＺ／ＲＺ
変換器１からのＲＺ信号をバイポーラ信号に変換するＵ
／Ｂ変換器、３はこのＵ／Ｂ変換器からのバイポーラ信
号を入力信号とし予め希望とするパルス波形を発生する
パルス波形発生器、４はこのパルス波形発生器によるパ
ルス波形を線路に出力するためのパルストランス、５は
クロック信号を入力とし出力によってＵ／Ｂ変換器２を
制御する断検出器で、この断検出器５は、送信クロック
信号が断状態になったことを検出しＵ／Ｂ変換器２の出
力を停止させる停止手段を構成している。
【０００９】つぎにこの図１に示す実施例の動作を説明
する。まず、送信データ（＋）信号と送信データ（−）
信号は送信クロック信号を用いてＮＲＺ／ＲＺ変換器１
によりＲＺ信号に変換される。このＲＺ信号はＵ／Ｂ変
換器２によりバイポーラ信号に変換され、このバイポー
ラ信号はパルス波形発生器３により予め希望とするパル
ス波形に変換される。このパルス波形はパルストランス
４により線路のインピーダンスに整合させ、出力信号に
なる。つぎに、断検出器５で、入力送信クロックが断状
態になったことを検出してＵ／Ｂ変換器２の出力を停止
させることにより、出力信号を停止させることもでき
る。
する。まず、送信データ（＋）信号と送信データ（−）
信号は送信クロック信号を用いてＮＲＺ／ＲＺ変換器１
によりＲＺ信号に変換される。このＲＺ信号はＵ／Ｂ変
換器２によりバイポーラ信号に変換され、このバイポー
ラ信号はパルス波形発生器３により予め希望とするパル
ス波形に変換される。このパルス波形はパルストランス
４により線路のインピーダンスに整合させ、出力信号に
なる。つぎに、断検出器５で、入力送信クロックが断状
態になったことを検出してＵ／Ｂ変換器２の出力を停止
させることにより、出力信号を停止させることもでき
る。
【００１０】図２は本発明の特徴であるパルス波形発生
器の構成例を示すブロック図である。この図２において
図１と同一符号のものは相当部分を示し、６は入力端子
ＩＮa からバイポーラ信号ａを入力とするトリガ回路、
７はこのトリガ回路６によって起動され任意のパルス波
形を発生させるためのメモリ回路である。バイポーラ信
号は入力端子ＩＮa からトリガ回路６に入りメモリ回路
７を起動し、また発振器９を起動し、カウンタ１０のＱ
出力（Ｑ0，Ｑ1・・・Ｑn） をリセットする。このカウ
ンタ１０は発振器９からのクロック信号をカウントし、
Ｑ出力にカウント結果を出力する。
器の構成例を示すブロック図である。この図２において
図１と同一符号のものは相当部分を示し、６は入力端子
ＩＮa からバイポーラ信号ａを入力とするトリガ回路、
７はこのトリガ回路６によって起動され任意のパルス波
形を発生させるためのメモリ回路である。バイポーラ信
号は入力端子ＩＮa からトリガ回路６に入りメモリ回路
７を起動し、また発振器９を起動し、カウンタ１０のＱ
出力（Ｑ0，Ｑ1・・・Ｑn） をリセットする。このカウ
ンタ１０は発振器９からのクロック信号をカウントし、
Ｑ出力にカウント結果を出力する。
【００１１】メモリ回路７はカウンタ１０のＱ出力をア
ドレス信号としアドレス入力（Ａ0，Ａ1・・・Ａn）に
読み込み予め希望とする波形データをデータ出力
（Ｄ0，Ｄ1・・・Ｄn） に出力する。Ｄ／Ａ変換器８は
発振器９からのクロック信号に同期してメモリ回路７か
らのデータ出力をデータ入力（Ｂ0，Ｂ1・・・Ｂn） に
読み込みＤ／Ａ変換し、アナログ出力、すなわち、パル
ス波形を出力端子Ｏｕｔa に出力する。この出力はパル
ス波形出力I となる。
ドレス信号としアドレス入力（Ａ0，Ａ1・・・Ａn）に
読み込み予め希望とする波形データをデータ出力
（Ｄ0，Ｄ1・・・Ｄn） に出力する。Ｄ／Ａ変換器８は
発振器９からのクロック信号に同期してメモリ回路７か
らのデータ出力をデータ入力（Ｂ0，Ｂ1・・・Ｂn） に
読み込みＤ／Ａ変換し、アナログ出力、すなわち、パル
ス波形を出力端子Ｏｕｔa に出力する。この出力はパル
ス波形出力I となる。
【００１２】そして、パルス波形発生器３は、入力端子
ＩＮa からのバイポーラ入力I から出力端子Ｏｕｔa に
おけるパルス波形出力I と同一の回路からなる入力端子
ＩＮb からのバイポーラ入力IIから出力端子Ｏｕｔb に
おけるパルス波形出力IIの回路より構成される。ここ
で、パルス波形出力I はパルス出力（＋）側の波形を出
力し、パルス波形出力IIはパルス出力（−）側の波形を
出力する。
ＩＮa からのバイポーラ入力I から出力端子Ｏｕｔa に
おけるパルス波形出力I と同一の回路からなる入力端子
ＩＮb からのバイポーラ入力IIから出力端子Ｏｕｔb に
おけるパルス波形出力IIの回路より構成される。ここ
で、パルス波形出力I はパルス出力（＋）側の波形を出
力し、パルス波形出力IIはパルス出力（−）側の波形を
出力する。
【００１３】
【発明の効果】以上説明したように、本発明はパルスマ
スク規格を満足させるために予めパルス波形データをメ
モリ回路に入力し、入力トリガ信号によりパルス波形デ
ータを読み出し、Ｄ／Ａ変換器によりアナログ信号、す
なわち、パルス波形に変換し出力するようにしたので、
パルス波形発生回路にメモリ回路を含むことにより任意
のパルス波形を発生させることができるため、現在のき
びしいパルスマスク規格を満足させることができ、さら
に将来のパルスマスク変更にもメモリ回路のデータを変
更するのみで対応できるため、電気インタフェースモジ
ュールの特性を大幅に向上させるという効果を有する。
スク規格を満足させるために予めパルス波形データをメ
モリ回路に入力し、入力トリガ信号によりパルス波形デ
ータを読み出し、Ｄ／Ａ変換器によりアナログ信号、す
なわち、パルス波形に変換し出力するようにしたので、
パルス波形発生回路にメモリ回路を含むことにより任意
のパルス波形を発生させることができるため、現在のき
びしいパルスマスク規格を満足させることができ、さら
に将来のパルスマスク変更にもメモリ回路のデータを変
更するのみで対応できるため、電気インタフェースモジ
ュールの特性を大幅に向上させるという効果を有する。
【００１４】また、波形発生回路にコイル，コンデン
サ，抵抗器からなるＬＣＲ回路網を使用していないため
初期特性，温度特性，経時変化による素子偏差の影響を
受けず安定したパルス波形を発生することができる効果
があり、電気インタフェースモジュールの生産性を向上
することができる効果がある。
サ，抵抗器からなるＬＣＲ回路網を使用していないため
初期特性，温度特性，経時変化による素子偏差の影響を
受けず安定したパルス波形を発生することができる効果
があり、電気インタフェースモジュールの生産性を向上
することができる効果がある。
【図１】本発明による電気インタフェースモジュールの
一実施例を示すブロック図である。
一実施例を示すブロック図である。
【図２】図１におけるパルス波形発生器の構成例を示す
ブロック図である。
ブロック図である。
【図３】従来の電気インタフェースモジュールの一例を
示すブロック図である。
示すブロック図である。
１ ＮＲＺ／ＲＺ変換器 ２ Ｕ／Ｂ変換器 ３ パルス波形発生器 ４ パルストランス ５ 断検出器 ７ メモリ回路
Claims (2)
- 【請求項１】 送信クロック信号を用いて第１の送信デ
ータ信号と第２の送信データ信号とをＲＺ信号に変換す
るＮＲＺ／ＲＺ変換器と、このＮＲＺ／ＲＺ変換器から
のＲＺ信号をバイポーラ信号に変換するユニポーラ−バ
イポーラ変換器と、このユニポーラ−バイポーラ変換器
からのバイポーラ信号を入力信号とし予め希望とするパ
ルス波形を発生するパルス波形発生器と、このパルス波
形発生器によるパルス波形を線路に出力するためのパル
ストランスとを備える電気インタフェースモジュールに
おいて、前記パルス波形発生器は、任意のパルス波形を
発生させるために少なくともメモリ回路を備えることを
特徴とする電気インタフェースモジュール。 - 【請求項２】 請求項１記載の電気インタフェースモジ
ュールにおいて、送信クロック信号が断になったことを
検出し、ユニポーラ−バイポーラ変換器の出力を停止さ
せる停止手段を備えることを特徴とする電気インタフェ
ースモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31581993A JPH07147554A (ja) | 1993-11-24 | 1993-11-24 | 電気インタフェースモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31581993A JPH07147554A (ja) | 1993-11-24 | 1993-11-24 | 電気インタフェースモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07147554A true JPH07147554A (ja) | 1995-06-06 |
Family
ID=18069943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31581993A Pending JPH07147554A (ja) | 1993-11-24 | 1993-11-24 | 電気インタフェースモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07147554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130117477A1 (en) * | 2011-11-04 | 2013-05-09 | SK hynix, Inc. | Wireless signal transmitting/receiving apparatus for semiconductor system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632366A (en) * | 1979-08-14 | 1981-04-01 | Lignyte Co Ltd | Binder for refractories |
| JPS6324339A (ja) * | 1986-07-16 | 1988-02-01 | Omron Tateisi Electronics Co | カ−ドシステム |
| JPH0310441A (ja) * | 1989-06-07 | 1991-01-18 | Fujitsu Ltd | ユニポーラ・バイポーラ変換回路の保護回路 |
-
1993
- 1993-11-24 JP JP31581993A patent/JPH07147554A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632366A (en) * | 1979-08-14 | 1981-04-01 | Lignyte Co Ltd | Binder for refractories |
| JPS6324339A (ja) * | 1986-07-16 | 1988-02-01 | Omron Tateisi Electronics Co | カ−ドシステム |
| JPH0310441A (ja) * | 1989-06-07 | 1991-01-18 | Fujitsu Ltd | ユニポーラ・バイポーラ変換回路の保護回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130117477A1 (en) * | 2011-11-04 | 2013-05-09 | SK hynix, Inc. | Wireless signal transmitting/receiving apparatus for semiconductor system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4584690A (en) | Alternate Mark Invert (AMI) transceiver with switchable detection and digital precompensation | |
| US4670874A (en) | Communications system for transmitting and receiving data and voice signals simultaneously through 2-wire signal lines | |
| JPS5829665B2 (ja) | 電力線搬送通信システム | |
| US4556868A (en) | CMI Decoder | |
| JPH07147554A (ja) | 電気インタフェースモジュール | |
| US4799236A (en) | Telecommunication system comprising a bus conductor and telecommunication stations connected to this bus conductor through transformers | |
| US6542003B2 (en) | Circuit configuration and method for directly electrically isolated broadband transmission | |
| JP3452902B2 (ja) | ２芯線路を介して伝送信号を送信するための方法及び装置 | |
| JP7366303B1 (ja) | シリアル通信インターフェース装置 | |
| RU2019851C1 (ru) | Информационная система связи | |
| JP2004328614A (ja) | 不平衡信号補正方法 | |
| KR870000602B1 (ko) | 복합주파수 수신회로 | |
| RU2291560C1 (ru) | Декодер дифференциального сигнала кода rz | |
| KR950006749Y1 (ko) | 전자유도작용을 이용한 원채널 전력전송 및 디지탈신호전송 확인회로 | |
| SU1631680A1 (ru) | Одноканальное устройство дл управлени @ - пульсным статическим преобразователем | |
| SU1691967A1 (ru) | Система передачи данных | |
| JPH07203055A (ja) | 公衆交換回線電話網との通信のための結合装置 | |
| JPS6220000A (ja) | 絶縁伝送回路 | |
| JPH11154983A (ja) | 送信回路 | |
| CA1241755A (en) | Biphase code generating apparatus | |
| HU207781B (en) | Circuit arrangement for making ac voltage controlled current generator and ac voltage controlled voltage generator | |
| JP3165226B2 (ja) | 故障点標定装置の高周波インパルス発生回路 | |
| SU1628050A1 (ru) | Стабилизатор переменного напр жени | |
| JPH02149047A (ja) | 伝送装置 | |
| JPS58103095A (ja) | 絶縁型信号変換装置 |