SU1691967A1 - Система передачи данных - Google Patents

Abstract

Изобретение относитс  к технике св зи по лини м энергоснабжени . Цель изобретени  - повышение помехозащищенности. Устройство содержит на передающей стороне источник информации, блок преобразовани  сигналов, первый блок формировани  опорных сигналов, генератор, импульсный модул тор , избирательнь ти усилитель, усилитель мощности, первый согласующий блок, первый триггер, первый и второй элементы И, инвертор, элемент ИЛИ. На приемной стороне устройство содержит второй согласующий блок, второй блок формировани  опорных сигналов, блок управлени , счетчик , АЦП, второй триггер, первый блок ключей , второй блок ключей, первый и второй элементы пам ти, третий блок ключей, регистр , ЦАП, вычитатель, определитель фазы и блок декодировани . Принцип работы устройства состоит в том, чтобы подавить на приемной стороне все составл ющие промышленного напр жени . Это достигаетс  за счет того, что информацибнный сигнал вводитс  в линию не чаще, чем каждый второй период сетевого напр жени , что позвол ет на приеме произвести вычитание сигналов двух соседних периодов сетевого напр жени , в результате чего подавл ютс  все гармоники промышленности частоты, так как их частоты всегда кратны последней. При этом все фазовые соотношени  составл ющих напр жени  сохран ютс  3 ил сл с

Description

Изобретение относитс  к технике св зи по лини м энергоснабжени  и может быть использовано дл  передачи телемеханической информации.

Цель изобретени  - повышение помехозащищенности

На фиг. 1 представлена структурна  электрическа  схема передающей стороны системы передачи данных, на фиг 2 - структурна  электрическа  схема приемной стороны; на фиг 3 - временные диаграммы работы блока управлени 

Система передачи данных содержит на предающей стороне (фиг. 1) источник 1 информации , блок 2 преобразовани  сигналов , первый блок 3 формировани  опорных сигналов, генератор 4, импульсный модул тор 5, избирательный усилитель 6, усилитель 7 мощности, первый согласующий блок 8, первый триггер 9, первый и второй элемент И 10 и 11, инвертор 12 и элемент ИЛИ 13, а на приемной стороне (фиг. 2)- второй согласующий блок 14, второй блок 15 формировани  опорных сигналов, блок 16 управлени , счетчик 17, аналого-цифровой преобразователь 18, второй триггер 19, первый блок 20 ключей, второй блок 21 ключей, первый элемент 22 пам ти, второй элемент 23 пам ти, третий блок 24 кпючей регистр 25, цифроаналоговый преобразователь 26,

О

ю

ю о

XI

вычигатель 27, определитель 28 фазы и блок 29 декодировани .

Система передачи данных работает следующим обиазом.

Принцип ее работы состоит в том, чтобы подавить на приемной стороне гармонические сос Э :пчющие промышленного напр жени . Это достигаемс  за счет того, что информационный сигнал вводитс  в линию не чаще, ем кажи.ош второй период сетевого напр жени , ч-;о позвол ет на приеме произнес / вычитание сигналов двух соседних nepro.vos сетевого напр жени , в ре- зулы ю lero подавл ютс  все гармоники промышленной мае готы благодар  тому, что & хчасг,лы кратны последней. При этом все фэзопые cooi ношени  составл ющих-напр жени  сохран ютс .

Формирование соответствующего сигнала произпочит блок 2. В нем исходный сигнал, поступающий от источника 1. преобразуетс  в последовательный код. Каждый разр д последнего выдаетс  только на положительной полуволне сетевого напр жени , синхронность и синфазность с которым обеспечивает первый блок 3 формировани  опорных cm налов Каждый разр д кода пе- редаэтсч дчаждь1, причем два этих сигнала одного и того ;ке Осзрпда кода отсто т друг от друг 1 по времени на один период сетевого напр жени 

зар ды передаютс  со

сдпигом ну два периода сетевого напр жени , т.е. от момента окончани  передачи одного разр да до начала передачи следующего проходи г два периода сетевого напр жени  (фиг, 3}. Тзк / м образом, дл  передачи одного разр да кода требуетс  п ть периодов сетевого напр жени  или 100 мс.

1 Приемник данной системы передали данных осуществл ет разбивку прини з лого сигнала на пакеты по п ть периодов сетевого напр женич в каждом. Синхронность 1л синфазность передатчика и приемника обеспечиваютс  за счет того, что опорное напр жение на обоих концах линии формируетс  из единого дл  них сетевого напр жени  промышленной частоты, Приемник 1акже производит вычитание сиг- малоо двух соседних периодов сетевого на- пр  тни , благодар  чаму все гармоники последнего унич ожзютс  Наличие сигнала в дачном пакете определ етс  по уровню напр жени  v э выходе вычитател  27 в первой и фетьем периодах и отсутствию на- прЧАСЧи  во вто,юм, четвертом и периодах.

Сообщение формируемое источником 1, в дт,с,ретног-1 виде поступает в передатчик , В блоке 2 сообщение преобразуетс  в импульсы синхронные с началом периода

силовой электросети 50 Гц, длительность которых равна  полупериоду сети 50 Гц, т.е. передаваемые дважды разр ды кода формируютс  через период силовой электросети 50 Гц. Каждый разр д последовательного кода отстоит от смежного на два периода сетевого напр жени . Сигнал прив зки передаваемых импульсов к частоте силовой электросети формируетс  первым блоком 3,

0 который выдает по одному выходу сигнал перехода через нуль положительной полуволны сетевого напр жени , а по другому выходу - отрицательной полуволны.

Преобразованный сигнсл с выхода бло5 ка 2 поступает на импульсный модул тор 5, на второй вход которого через элемент ИЛИ 13 поступает высокочастотный импульсный сигнал генератора А. На выходе импульсного модул тора 5 выдел етс  пачка импуль0 сов длительностью 10 мс. В избирательном усилителе 6 происходит преобразование пр моугольных импульсов импульсного мо- дул торй 5 в синусоидальные. После усиле ни  в усилителе 7 мощности сигнал чере

5 первый согласующий блок 8 поступает ъ у- нию св зи.

Формирование сигнала производитс  следующим образом.

На вход первого триггера 9 от блока 2

0 поступают импульсы, последовательность которых соответствует последовательности тех периодов сетевого напр жени , в которых могут передаватьс  сигналы (фиг. 2). В период сетевого напр жени  сигнале

5 генератора 4 через второй элемент И 11 поступает на первый вход элемента ИЛИ 13. Разрешение на прохождение сигнала через второй элемент И 11 выдаетс  с единичного выхода первого триггера 9. По окончании

Г периода сетевого напр жени  с второго выхода блока 2 поступает нулевой сигнал на первый триггер 9, который измен ет его состо ние . Поэтому а (1+1)-м периоде сетевого напр жени  первый триггер 9 запрещает

5 прохождение сигнала генератора 4 через второй элемент И 11, Инвертированный инвертором 12 сигнал генератора 4 поступает через первый элемент И 10 на второй вход элемента ИЛИ 13 Разрешение на прохож0 дение сигнала через первый элемент И 10 поступает с нулевого выхода первого триггера 9.

Таким образом, на выходе импульсного модул тора 5 высокочастотные сигналы

5 первого и третьего периодов (фиг. 3) проти- вофазны.

Работой приемника управл ет второй блок 15; назначение и функционирование которого аналогично первому блоку 3. В момент начала положительной полуволны сетевого напр жени  второй блок 15 формирует сигнал который обнул ет счетчик 17 (фиг. 3,а). Кроме того, по этому сигналу второй триггер 19 переходит в противоположное состо ние. При установке второго триггера 19 в единичное состо ние его нулевой первый выход выдает разрешающий потенциал на первый блок 20 и третий блок 24, Кодирование положительной полуволны сетевого напр жени  50 Гц производитс  аналого-цифровым преобразователем 18. На его запуск поступает сигнал с второго выхода блока 16 управлени  (фиг. 3,е). По окончании преобразовани  код через первый блок 20 поступает на первый элемент 22 пам ти и запоминаетс  в нем по адресу, формируемому счетчиком 17 в момент наличи  сигнала на четвертом выходе блока 16 управлени  (фиг. 3,е). Одновременно по тому же адресу из второго элемента 23 пам ти считываетс  информаци  в момент наличи  сигнала на п том выходе блока 16 управлени . Информаци  второго элемента 23 пам ти поступает на второй вход третьего блока 24.

Сигнал с его выхода параллельным кодом поступает на регистр 25, где запоминаетс  при наличии сигнала разрешени  на первом выходе блока 16 управлени  (фиг. 3 г) Счетчик 17 подсчитывает сигналы запу- ска аналого-цифрового преобразовател  18.

В последующий период сетевого напр жени  50 Гц второй триггер 19 измен ет свое состо ние по сигналу от второго блока

15(фиг. 3,6). Он выдает разрешающий потенциал с второго выхода на второй блок 21 (фиг. 3, д) и четвертый вход третьего блока

24.На его трежй вход и первый блок 20 поступает запрещающий потенциал. По окончании кодировани  сигнал с выхода аналою-цифрового преобразовател  18 через в f орой блок 21 поступает на второй элемент 23 пам ти и запоминаетс  в нем по адресу, формируемому счетчиком 17 в мо- мент наличи  сигнала на п том выходе блока

16управлени  Одновременно по тому же адресу из первого элемента 22 пам ти считываетс  информаци  в момент наличи  сигнала на четвертом выходе блока 16 управлени  (фиг. 3,в) Информаци  из первого элемента 22 пам ти поступает на первый вход третьего блока 24. Сигнал с его выхода параллельным кодом поступает на регистр

25,где запоминаетс  при наличии сигнала разрешени  на первом выходе блока 16 управлени  (фиг. 3,г)

В 1-й период сетевого напр жени  с четвертого выхода блока 16 управлени  (фиг. 3,в)на первый элемент 33 пам ти поступает

си нал записи, а с п того выхода блока 16 на второй элемент 23 пам ти поступает сигнал считывани  В (М)-й период сетевого напр жени  на первый элемент 22 пам ти поступает сигнал считывани , а на второй элемент 23 - сигнал записи и т.д.

Преобразование текущего цифрового кода, поступающего в регистр 25, в аналоговый сигнал осуществл етс  цифроаналого- вым преобразователем 26. Таким образом, на вычитателе 27 производитс  вычитание из напр жени  сети (i+1)-ro периода напр жени  сети i-ro периода, задержанного на период сетевого напр жени . Сигнал с выхода вычитател  27 поступает на определитель 28 фазы и блок 29. Определитель 28 фазы анализирует фазу прин того сигнала относительно опорного сигнала в каждых п ти смежных периодах сетевого напр жени , сдвинутых относительно друг друга на период сетевого напр жени . Блок 29 анализирует прин тую информацию в п ти смежных периодах сетевого напр жени , сдвинутых друг относительно друга на период сетевого напр жени .

При наличии противофазной информации в i-м и (+2)-м периодах сетевого напр жени  и отсутствии информации в (1+1)-м, (+3)-м, (+4)-м периодах сетевого напр жени  блок 29 выдает сигнал наличи  информации , который поступает на выход устройства.

Формула изобретени 

Система передачи данных, содержаща  на передающей стороне последовательно соединенные источник информации, блок преобразовани  сигналов, импульсный модул тор , а также избирательный усилитель, усилитель мощности, первый согласующий блок, выход которого соединен с входом линии св зи, генератор, а на приемной стороне - второй согласу эщий блок, вход которого соединен с выходом линии св зи, отличающа с  тем, что, с целью повышени  помехозащищенности, на передающей стороне введены последовательно соединенные инвертор, первый элемент И, элемент ИЛИ, второй элемент И, первый триггер и первый блок формировани  опорных сигналов, вход которого соединен с линией св зи, а выход-с вторым входом блока преобразовани  сигналов, второй выход которого соединен с входом триггера, первый и второй выходы которого соединены соответственно с вторым входом первого элемента 1/1 и первым входом второго элемента И, второй зход которого соединен с входом инвертора и выходом генератора, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход которого соединен с вторым входом импульсного модул тора , выход которого соединен с входом избирательного усилител , выход которого через усилитель мощности соединен с входом первого согласующего блока, а на при- емной стороне - блок управлени , счетчик, аналого-цифровой преобразователь, второй триггер, первый и второй блоки ключей, первый и второй элементы пам ти, последовательно соединенные третий блок ключей, регистр, цифроаналоговый преобразователь , вычитатель, определитель фазы и блок декодировани , а также второй блок формировани  опорных сигналов, вход которого соединен с вторым входом вычитател , вы- ходом второго согласующего блока и первым входом аналого-цифрового преобразовател , выход которого соединен с первым входом первого и второго блоков ключей, выходы которых соединены с пер- вым входом соответственно первого и второго элементов пам ти и соответственно с первым и вторым входами третьего блока ключей, третий и четвертый входы которого соединены соответственно с первым и вто- рым выходами второго триггера и вторым

входом соответственно первого и второго блоков ключей, третьи входы которых объединены и соединены с вторым входом регистра и первым выходом блока управлени , второй выход которого соединен с первым входом счетчика и вторым входом аналого- цифрового преобразовател , третий вход которого соединен с третьим выходом блока управлени , четвертый и п тый выходы которого соединены соответственно с вторым входом первого и второго элементов пам ти , третьи входы которых объединены и соединены с выходом счетчика, второй вход которого соединен с входом второго триггера , первым входом блока управлени  и первым выходом второго блока формировани  опорных сигналов, второй выход которого соединен с вторым входом блока управлени , третий вход которого соединен с вторым выходом второго триггера, причем шестой выход блока управлени  соединен с объединенными вторыми входами определител  фазы и блока декодировани , выход которого соединен с третьим входом определител  фазы, а третий вход блока декодировани  соединен с выходом вычитател .

Фиг. 1

А

n/wwvwvw

„„III I I I I I II I I

ддмш nm mil tiiii -innmil«mi inurn

2 Л Г J I j II I II i 1l l

go mm i iimnr nnm тпппг nnim innnr nnnninnnr nnnninnnrпппп т ппг

pgimnr IBM imnr nann innnr nnnn inmtr  рinnnr nnnninpnr imnn

Фуг.з

Claims (1)

1. Формула изобретения

   Система передачи данных, содержащая на передающей стороне последовательно соединенные источник информации, блок преобразования сигналов, импульсный модулятор, а также избирательный усилитель, усилитель мощности, первый согласующий 40 блок, выход которого соединен с входом линии связи, генератор, а на приемной стороне - второй согласующий блок, вход которого соединен с выходом линии связи, отличающаяся тем, что, с целью 45 повышения помехозащищенности, на передающей стороне введены последовательно соединенные инвертор, первый элемент 14, элемент ИЛИ, второй элемент И, первый триггер и первый блок формирования опорных сигналов, вход которого соединен с линией связи, а выход-с вторым входом блока преобразования сигналов, второй выход которого соединен с входом триггера, первый и второй выходы которого соединены соответственно с вторым входом первого элемента И и первым входом второго элемента И, второй вход которого соединен с входом инвертора и зыходом генератора, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход которого соеди нен с вторым входом импульсного модулятора, выход которого соединен с входом избирательного усилителя, выход которого через усилитель мощности соединен с входом первого согласующего блока, а на приемной стороне - блок управления, счетчик, аналого-цифровой преобразователь, второй триггер, первый и второй блоки ключей, первый и второй элементы памяти, последовательно соединенные третий блок ключей, регистр, цифроаналоговый преобразователь, вычитатель, определитель фазы и блок декодирования, а также второй блок формирования опорных сигналов, вход которого соединен с вторым входом вычитателя, выходом второго согласующего блока и первым входом аналого-цифрового преобразователя, выход которого соединен с первым входом первого и второго блоков ключей, выходы которых соединены с первым входом соответственно первого и второго элементов памяти й соответственно с первым и вторым входами третьего блока ключей, третий и четвертый входы которого соединены соответственно с первым и вторым выходами второго триггера и вторым входом соответственно первого и второго блоков ключей, третьи входы которых объединены и соединены с вторым входом регистра и первым выходом блока управления, второй выход которого соединен с первым входом счетчика и вторым входом аналогоцифрового преобразователя, третий вход которого соединен с третьим выходом блока управления, четвертый и пятый выходы которого соединены соответственно с вторым входом первого и второго элементов памяти, третьи входы которых объединены и соединены с выходом счетчика, второй вход которого соединен с входом второго триггера, первым входом блока управления и первым выходом второго блока формирования опорных сигналов, второй выход которого соединен с вторым входом блока управления, третий вход которого соединен с вторым выходом второго триггера, причем шестой выход блока управления соединен с объединенными вторыми входами определителя фазы и блока декодирования, выход которого соединен с третьим входом определителя фазы, а третий вход блока декодирования соединен с выходом вычитателя.

   Фиг. J