KR20130049418A - 반도체 시스템을 위한 무선 신호 송수신 장치 - Google Patents

반도체 시스템을 위한 무선 신호 송수신 장치 Download PDF

Info

Publication number
KR20130049418A
KR20130049418A KR1020110114427A KR20110114427A KR20130049418A KR 20130049418 A KR20130049418 A KR 20130049418A KR 1020110114427 A KR1020110114427 A KR 1020110114427A KR 20110114427 A KR20110114427 A KR 20110114427A KR 20130049418 A KR20130049418 A KR 20130049418A
Authority
KR
South Korea
Prior art keywords
signal
serial
input
output
transmission
Prior art date
Application number
KR1020110114427A
Other languages
English (en)
Inventor
김양희
오익수
이준호
김현석
정부호
조선기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110114427A priority Critical patent/KR20130049418A/ko
Priority to US13/524,518 priority patent/US20130117477A1/en
Priority to TW101123920A priority patent/TW201320213A/zh
Priority to JP2012148998A priority patent/JP2013098976A/ja
Priority to CN2012102816195A priority patent/CN103117963A/zh
Publication of KR20130049418A publication Critical patent/KR20130049418A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

제한된 면적에서 충분한 인덕턴스를 확보하여 신호를 안정적으로 송수신할 수 있는 반도체 시스템을 위한 무선 신호 송수신 장치에 관한 것으로, 본 기술의 일 실시예에 의한 무선 신호 송수신 장치는 병렬 입력 신호를 직렬신호로 출력하고, 직렬 입력 신호를 병렬신호로 출력하는 서데스 회로 및 서데스 회로로부터 출력되는 직렬신호에 따라 인덕턴스를 발생하고, 외부장치와 유도 결합 현상에 의해 발생한 신호를 서데스 회로의 직렬 입력 신호로 제공하는 커플링 패드를 포함할 수 있다.

Description

반도체 시스템을 위한 무선 신호 송수신 장치{Transmission/Reception Apparatus of Wireless Signal for Semiconductor System}
본 발명은 반도체 시스템에 관한 것으로, 보다 구체적으로는 반도체 시스템을 위한 무선 신호 송수신 장치에 관한 것이다.
반도체 장치는 온칩(On-chip)화 되는 추세에 있다. 그리고, 온칩 반도체 장치 간의 통신을 위해 유도결합(Inductive coupling) 현상을 이용하고 있으며, 이를 응용하여 웨이퍼 레벨에서의 테스트시에도 유도결합 현상을 이용하여 테스트 대상 반도체와 테스트 장비와의 데이터 교환이 수행되도록 하고 있다.
도 1은 일반적인 반도체 장치에 구비되는 신호 전송 패드의 배열을 설명하기 위한 도면이다.
도시된 것과 같이, 반도체 장치는 제어 신호 송수신용 패드(S), 전원공급 패드(P), 어드레스 입력 패드(A0~A11), 데이터 입출력 패드(D0~D15) 등 복수의 패드를 구비하고 있다.
온칩 반도체 장치 간의 통신이나 테스트 모드시 유도결합 현상을 이용하여 데이터 교환을 수행하기 위해서는 각 패드를 인덕터로 구현하여야 한다. 그런데, 온칩에 구비되는 각 신호 전송 패드의 사이즈는 칩의 축소율에 맞게 최소화되어 있다. 이에 따라 유도결합을 현상을 일으키기 위해 확보되어야 할 면적만큼 패드의 크기를 충분히 크게 형성할 수 없고, 이에 따라 송수신되는 신호의 세기가 작아지게 된다. 더욱이, 이러한 작은 세기의 신호는 신호 송수신 중 발생하는 노이즈에 의해 더욱 상쇄되거나 감쇄될 수 있으며, 따라서 송신단에서 전송한 신호를 수신단에서 정확히 검출하는 데 어려움이 따른다.
나아가 송신하고자 하는 신호의 레벨이 천이되는 구간에서는 커플링 값이 더욱 작아져 결국 데이터 송수신이 불가능해 질 수 있다.
이러한 문제를 해결하기 위해 인덕턴스를 증가시켜 커플링 값을 확보하는 방안을 고려할 수 있다. 안정적인 커플링 효과를 얻기 위해서는 최소 4nH의 인덕턴스가 필요하며, 이러한 정도로 인덕턴스를 증가시키려면 결국 패드의 사이즈를 증가시켜야 한다. 하지만, 60㎛*70㎛의 면적에 공정 가능한 패드를 통해 얻을 수 있는 인덕턴스는 1nH 이하로 작은 실정이다.
즉, 칩의 면적이 제한적이기 때문에 목적하는 만큼의 인덕턴스를 확보하기 어렵다. 이에 따라 동일하거나 유사한 패드 사이즈를 갖는 칩 간의 통신을 수행하고자 할 때 커플링 효율을 위해 인덕턴스를 증가시키는 것은 송신측 칩 및 수신측 칩 모두에게 현실적으로 어려움이 따른다.
본 발명의 실시예는 제한된 면적에서 충분한 인덕턴스를 확보할 수 있는 반도체 시스템을 위한 무선 신호 송수신 장치를 제공한다.
본 발명의 일 실시예에 따른 반도체 시스템을 위한 무선 신호 송수신 장치는 신호 전송 라인을 통해 제공되는 복수의 입력 신호를 전달하는 송신 제어부; 상기 송신 제어부에서 출력된 복수의 입력 신호로부터 직렬 신호를 생성하여 입출력 버퍼로 제공하고, 상기 입출력 버퍼에서 제공되는 직렬 신호를 분할하여 복수의 병렬 신호를 생성하는 서데스 회로; 상기 직렬 신호를 분리한 분리신호를 드라이버로 제공하고, 상기 드라이버에서 제공된 신호를 상기 서데스 회로로 제공하는 상기 입출력 버퍼; 상기 드라이버에서 제공된 분리신호에 따라 인덕턴스를 발생하고, 외부 장치와 유도결합 현상에 의해 발생한 신호를 상기 드라이버로 제공하는 커플링 패드; 및 상기 서데스 회로로부터 상기 복수의 직렬 신호를 수신하여 상기 신호 전송 라인으로 제공하는 수신 제어부;를 포함할 수 있다.
한편, 본 발명의 다른 실시예에 의한 반도체 시스템을 위한 무선 신호 송수신 장치는 병렬 입력 신호를 직렬신호로 출력하고, 직렬 입력 신호를 병렬신호로 출력하는 서데스 회로; 및 상기 서데스 회로로부터 출력되는 직렬신호에 따라 인덕턴스를 발생하고, 외부장치와 유도 결합 현상에 의해 발생한 신호를 상기 서데스 회로의 상기 직렬 입력 신호로 제공하는 커플링 패드;를 포함할 수 있다.
본 기술에 의하면 유도결합 현상을 통해 신호를 송수신하는 반도체 시스템에서 제한된 면적에서 충분한 인덕턴스를 확보하여 신호를 안정적으로 송수신할 수 있다.
도 1 은 일반적인 반도체 장치에 구비되는 신호 전송 패드의 배열을 설명하기 위한 도면,
도 2는 본 발명의 일 실시예에 의한 반도체 시스템을 위한 무선 신호 송수신 장치의 구성도,
도 3은 도 2에 도시한 서데스 회로의 일 예시도,
도 4는 도 3에 도시한 펄스 발생부의 일 예시도,
도 5는 도 4에 도시한 펄스 발생부의 구성도,
도 6은 도 3에 도시한 펄스 발생부의 동작을 설명하기 위한 타이밍도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 의한 반도체 시스템을 위한 무선 신호 송수신 장치의 구성도이다.
도 2에 도시한 것과 같이, 본 발명의 일 실시예에 의한 무선 신호 송수신 장치(100)는 송신 제어부(101), 경로 제어부(103), 서데스(Serializer /Deserializer; SERDES) 회로(105), 입출력 버퍼(107), 드라이버(109), 커플링 패드(111) 및 수신 제어부(113)를 포함한다.
송신 제어부(101)는 복수(m개)의 신호 전송라인(D1~Dm)으로부터 송신하고자 하는 신호를 각각 입력받아 증폭하는 복수(m개)의 송신 처리부를 포함한다.
서데스 회로(105)는 경로 제어부(103)를 통해 송신 제어부(101)로부터의 신호를 병렬 입력받고 클럭 신호(CLK)에 응답하여 입력된 병렬 신호를 직렬화 하여 출력한다.
입출력 버퍼(107)는 서데스 회로(105)에서 출력되는 직렬 신호를 두 개의 신호로 분리하고, 드라이버(109)는 분리된 신호를 증폭한 후 커플링 패드(111)에 인가한다. 즉, 커플링 패드(111)에서 유도결합 현상이 일어나게 하기 위해서는 교류 전류가 커플링 패드(111)의 양단에 인가되어야 하므로 입출력 버퍼(107)를 통해 직렬 신호를 두 개의 신호로 분리하는 것이다.
본 발명의 일 실시예에서, 입출력 버퍼(107)는 단일 입력을 차동 출력으로 생성하는 차동 버퍼(Single-to-Differential Buffer)일 수 있다.
한편, 커플링 패드(111)로 수신되는 신호는 드라이버(109)를 통해 입출력 버퍼(107)로 제공되어 하나의 신호로 결합된 후 서데스 회로(105)로 제공된다.
서데스 회로(105)는 입력되는 직렬 신호를 병렬화하여 출력하고, 경로 제어부(103)를 통해 수신 제어부(113)로 제공된다. 그리고, 수신 제어부(113)는 수신 신호를 증폭하여 각 신호 전송라인(D1~Dm)으로 제공한다.
본 발명의 일 실시예에서, 경로 제어부(103)는 신호 송신 모드에서는 송신 제어부(101)의 신호를 서데스 회로(105)로 전달하고, 신호 수신 모드에서는 서데스 회로(105)의 신호를 수신 제어부(113)로 전달하는 기능을 수행하며, 예를 들어 커플러로 구성할 수 있으나 이에 한정되는 것은 아니다.
아울러, 도 2에서는 경로 제어부(103)를 통해 송수신 경로를 제어하는 경우의 무선 신호 송수신 장치를 도시하였으나 이에 한정되는 것은 아니다. 즉, 송신경로 상의 송신 제어부(101)와 커플링 패드(111) 간에 병직렬 변환부, 출력 버퍼, 송신 드라이버를 구성하고, 수신 경로 상의 커플링 패드(111)와 수신 제어부(113) 사이에 수신 드라이버, 입력 버퍼 및 직병렬 변환부를 구성하는 것도 가능하다. 이 경우에도 커플링 패드(111)는 공용으로 사용되어야 하기 때문에 커플링 패드의 출력 전단에 경로 제어부가 추가로 구비될 수 있다.
온칩 반도체는 복수의 신호 전송 패드를 구비하며, 본 실시예에서는 m개 병렬 신호를 하나의 신호로 직렬화 하여 송신하거나, 직렬 신호를 수신하여 m개로 병렬화하여 출력하는 경우를 설명하였다. 이 경우 필요한 서데스 회로(105)의 개수가 n이라 할 때, 신호 전송을 위한 패드 즉, 커플링 패드(111)의 수 또한 n개가 된다.
즉, 신호 전송 패드 모두를 인덕터로 구현하는 것이 아니라, 복수의 패드를 하나의 커플링 패드(111)로 통합 구현하기 때문에 제한된 면적 내에서 충분한 인덕턴스를 발생할 수 있는 커플링 패드(111)를 구현할 수 있게 된다.
통합 구현된 커플링 패드(111)는 인덕터가 될 수 있으며, 신호 송신시 인덕터의 양단에 입출력 버퍼(107)에서 분할한 신호가 인가된다. 그리고, 데이터 레벨의 천이 구간마다 커플링 신호가 발생되어 수신단의 커플링 패드에 신호가 전송되게 된다.
이상의 실시예에서는 신호 전송 라인에 연결되는 패드를 모두 인덕터와 같은 커플링 패드로 구현하는 것이 아니라, 복수의 신호 전송 라인을 병합하여 하나의 커플링 패드에 연결하고, 이에 따라 커플링 패드의 인덕턴스를 증가시키는 것에 대해 설명하였다.
이와 같이 커플링 패드의 인덕턴스를 증가시키는 데 더하여, 커플링 현상을 더욱 극대화하기 위해 다음과 같은 방안을 고려할 수 있다.
커플링 패드는 송신하고자 하는 데이터의 레벨이 천이될 때 커플링 신호를 발생시키는데, 데이터의 레벨이 천이되는 구간에서 숏 펄스(short pulse)를 발생시키게 되면 커플링값을 더욱 증가시킬 수 있다.
도 3은 도 2에 도시한 서데스 회로의 일 예시도이다.
도 3에 도시한 서데스 회로(105)는 데이터 레벨의 천이 구간에서 숏 펄스를 발생시키기 위해 병직렬 변환부(200), 펄스 발생부(300) 및 직병렬 변환부(400)를 구비한다.
신호 송신 경로에서, 경로 제어부(103)를 통해 서데스 회로(105)로 입력되는 신호(IN1~INm)는 병직렬 변환부(200)에서 하나의 직렬 신호(SIN)로 변환된다.
이 직렬 신호(SIN)는 펄스 발생부(300)로 제공되며, 펄스 발생부(300)는 직렬 신호(SIN)로부터 숏 펄스를 발생하여 입출력 버퍼(107)로 제공한다.
일반적으로, 입력 신호가 가진 데이터 레벨 천이 시간보다 짧은 펄스, 예를 들어 임펄스에 가까운 숏 펄스를 인덕터에 제공하면, 인덕터의 인덕턴스가 작은 경우에도 용이하게 커플링 현상이 일어나도록 할 수 있다. 따라서, 본 실시예에서는 송신하고자 하는 직렬 신호를 숏 펄스로 변환하여 커플링 패드(111)에 인가함으로써 커플링 효율을 향상시킨다.
도 4는 도 3에 도시한 펄스 발생부의 일 예시도이도, 도 5는 도 4에 도시한 펄스 발생부의 구성도이다.
도 4에 도시한 것과 같이, 펄스 발생부(300)는 레벨이 고정된 직렬 신호(NRZ(Not-Return to Zero)(SIN)를 입력받아 클럭 신호(CLK)에 응답하여, 레벨이 논리 로우 상태로 복귀하는 신호(RZ(Return to Zero)로 인코딩하여 출력하는 RZ 신호 생성부(310) 및 RZ 신호 생성부(310)에서 출력되는 복귀 신호를 숏 펄스 신호로 변환하는 숏 펄스 생성부(320)를 포함한다.
도 5에는 RZ 신호 생성부(310) 및 숏 펄스 생성부(320)의 일 예시도를 나타내었다.
본 실시예에서, RZ 신호 생성부(310)는 D-래치(311)를 포함하도록 구성할 수 있다. 아울러, 숏 펄스 생성부(320)는 고정 지연부(321), 가변 지연부(323) 및 펄스 출력부(325)를 포함하도록 구성할 수 있다.
RZ 신호 생성부(310)의 D-래치(311)를 통해 출력되는 신호는 고정 지연부(321)에서 기 설정된 시간만큼 지연되는 한편, 가변 지연부(323)에서 생성하고자 하는 펄스 폭에 따른 시간만큼 지연된다. 펄스 출력부(325)는 고정 지연부(321) 및 가변 지연부(323)의 출력 신호가 동시에 하이 레벨이 되는 구간에 논리 하이 레벨의 신호를 출력한다.
도 6은 도 3에 도시한 펄스 발생부의 동작을 설명하기 위한 타이밍도이다.
레벨이 고정된 직렬 신호(SIN, NRZ Data)가 예를 들어 01101의 순서로 입력되는 경우 RZ 신호 생성부(310)는 0 복귀 신호(RZ Data) 즉, 0010100010을 생성한다.
고정 지연부(321)에서 기 설정된 시간만큼 지연된 출력 신호(Delayed Data) 생성되고, 가변 지연부(323)에서 생성하고자 하는 펄스 폭만큼 지연된 출력 신호(VDCL Output)가 생성됨에 따라, 펄스 출력부(325) 고정 지연부(321) 및 가변 지연부(323)의 출력 신호가 동시에 하이 레벨이 되는 구간에서 숏 펄스를 출력한다(AND Output).
이 신호는 입출력 버퍼(107) 및 드라이버(109)를 통해 커플링 패드(111)로 입력되게 되며, 커플링 패드는 숏 펄스에 의해 큰 인덕턴스로 커플링 현상을 일으킨다.
즉, 병직렬 변환부(200)에서 데이터가 연속적으로 출력될 때, 논리 로우 레벨의 데이터가 출력되는 구간에서는 AC 성분이 없어서 커플링 패드(111)에 커플링 현상이 일어나지 않으므로, 출력 데이터가 논리 하이 레벨인 경우에만 숏 펄스를 생성하는 것이다.
이와 같이, 본 실시예에서는 논리 하이 레벨의 데이터를 숏 펄스로 재구성함으로써 레벨 천이 구간을 짧게 하여 고주파 성분을 증가시킬 수 있고, 따라서 상대적으로 작은 인덕턴스를 갖는 경우에도 커플링 형상이 잘 유도되도록 할 수 있다. 따라서 신호 전송 패드를 구성하는 인덕터의 크기를 충분히 확보하지 않아도 유도 결합이 효율적으로 일어나게 할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 무선 신호 송수신 장치
101 : 송신 제어부
103 : 경로 제어부
105 : 서데스 회로
107 : 입출력 버퍼
109 : 드라이버
111 : 커플링 패드
113 : 수신 제어부

Claims (13)

  1. 신호 전송 라인을 통해 제공되는 복수의 입력 신호를 전달하는 송신 제어부;
    상기 송신 제어부에서 출력된 복수의 입력 신호로부터 직렬 신호를 생성하여 입출력 버퍼로 제공하고, 상기 입출력 버퍼에서 제공되는 직렬 신호를 분할하여 복수의 병렬 신호를 생성하는 서데스 회로;
    상기 직렬 신호를 분리한 분리신호를 드라이버로 제공하고, 상기 드라이버에서 제공된 신호를 상기 서데스 회로로 제공하는 상기 입출력 버퍼;
    상기 드라이버에서 제공된 분리신호에 따라 인덕턴스를 발생하고, 외부 장치와 유도결합 현상에 의해 발생한 신호를 상기 드라이버로 제공하는 커플링 패드; 및
    상기 서데스 회로로부터 상기 복수의 직렬 신호를 수신하여 상기 신호 전송 라인으로 제공하는 수신 제어부;
    를 포함하는 반도체 시스템을 위한 무선 신호 송수신 장치.
  2. 제 1 항에 있어서,
    상기 입출력 버퍼는, 단일 입력 신호를 차동 신호로 출력으로 생성하는 차동 버퍼인 반도체 시스템을 위한 무선 신호 송수신 장치.
  3. 제 1 항에 있어서,
    상기 송신 제어부의 신호를 상기 서데스 회로로 전달하고, 상기 서데스 회로의 신호를 상기 수신 제어부로 전달하는 경로 제어부를 더 포함하는 반도체 시스템을 위한 무선 신호 송수신 장치.
  4. 제 1 항에 있어서,
    상기 서데스 회로는, 상기 송신 제어부에서 출력된 복수의 입력 신호로부터 직렬 신호를 생성하는 병직렬 변환부;
    상기 직렬 신호로부터 숏 펄스를 생성하는 펄스 발생부; 및
    상기 입출력 버퍼에서 제공되는 직렬 신호를 분할하여 복수의 병렬 신호를 생성하는 직병렬 변환부;
    를 포함하는 반도체 시스템을 위한 무선 신호 송수신 장치.
  5. 제 4 항에 있어서,
    상기 펄스 발생부는, 상기 병직렬 변환부에서 출력되는 상기 직렬 신호의 레벨이 논리 하이 레벨인 경우 숏 펄스를 생성하는 반도체 시스템의 무선 신호 송수신 장치.
  6. 제 4 항에 있어서,
    상기 펄스 발생부는, 상기 직렬 신호를 RZ(Return to Zero) 신호로 인코딩하여 출력하는 RZ 신호 생성부; 및
    상기 RZ 신호 생성부의 출력 신호를 숏 펄스 신호로 변환하는 숏 펄스 생성부;
    를 포함하는 반도체 시스템의 무선 신호 송수신 장치.
  7. 제 6 항에 있어서,
    상기 RZ 신호 생성부는 D-래치를 포함하도록 구성되는 반도체 시스템의 무선 신호 송수신 장치.
  8. 제 6 항에 있어서,
    상기 숏 펄스 생성부는 상기 RZ 신호 생성부의 출력 신호를 제 1 시간 지연시키는 고정 지연부;
    상기 RZ 신호 생성부의 출력 신호를 제 2 시간 지연시키는 가변 지연부; 및
    상기 고정 지연부 및 상기 가변 지연부의 출력 신호로부터 상기 숏 펄스를 생성하는 펄스 출력부;
    를 포함하는 반도체 시스템의 무선 신호 송수신 장치.
  9. 병렬 입력 신호를 직렬신호로 출력하고, 직렬 입력 신호를 병렬신호로 출력하는 서데스 회로; 및
    상기 서데스 회로로부터 출력되는 직렬신호에 따라 인덕턴스를 발생하고, 외부장치와 유도 결합 현상에 의해 발생한 신호를 상기 서데스 회로의 상기 직렬 입력 신호로 제공하는 커플링 패드;
    를 포함하는 반도체 시스템을 위한 무선 신호 송수신 장치.
  10. 제 9 항에 있어서,
    상기 병렬 입력 신호로부터 직렬 신호를 생성하는 병직렬 변환부;
    상기 직렬 신호로부터 숏 펄스를 생성하는 펄스 발생부; 및
    상기 직렬 신호로부터 상기 병렬신호를 생성하는 직병렬 변환부;
    를 포함하는 반도체 시스템을 위한 무선 신호 송수신 장치.
  11. 제 10 항에 있어서,
    상기 펄스 발생부는, 상기 병직렬 변환부에서 출력되는 상기 직렬 신호의 레벨이 논리 하이 레벨인 경우 숏 펄스를 생성하는 반도체 시스템의 무선 신호 송수신 장치.
  12. 제 9 항에 있어서,
    상기 직렬신호를 분리한 분리신호를 상기 커플링 패드로 제공하고, 상기 커플링 패드에서 제공된 신호를 상기 서데스 회로로 제공하는 입출력 버퍼를 더 포함하는 반도체 시스템의 무선 신호 송수신 장치.
  13. 제 12 항에 있어서,
    상기 입출력 버퍼는, 단일 입력 신호를 차동 신호로 출력으로 생성하는 차동 버퍼인 반도체 시스템을 위한 무선 신호 송수신 장치.
KR1020110114427A 2011-11-04 2011-11-04 반도체 시스템을 위한 무선 신호 송수신 장치 KR20130049418A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110114427A KR20130049418A (ko) 2011-11-04 2011-11-04 반도체 시스템을 위한 무선 신호 송수신 장치
US13/524,518 US20130117477A1 (en) 2011-11-04 2012-06-15 Wireless signal transmitting/receiving apparatus for semiconductor system
TW101123920A TW201320213A (zh) 2011-11-04 2012-07-03 用於半導體系統的無線信號傳輸/接收裝置
JP2012148998A JP2013098976A (ja) 2011-11-04 2012-07-03 半導体システムのための無線信号送受信装置、無線信号送信方法、及び無線信号受信方法
CN2012102816195A CN103117963A (zh) 2011-11-04 2012-08-09 用于半导体系统的无线信号发送/接收装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110114427A KR20130049418A (ko) 2011-11-04 2011-11-04 반도체 시스템을 위한 무선 신호 송수신 장치

Publications (1)

Publication Number Publication Date
KR20130049418A true KR20130049418A (ko) 2013-05-14

Family

ID=48224522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110114427A KR20130049418A (ko) 2011-11-04 2011-11-04 반도체 시스템을 위한 무선 신호 송수신 장치

Country Status (5)

Country Link
US (1) US20130117477A1 (ko)
JP (1) JP2013098976A (ko)
KR (1) KR20130049418A (ko)
CN (1) CN103117963A (ko)
TW (1) TW201320213A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6364939B2 (ja) * 2014-05-08 2018-08-01 住友電気工業株式会社 通信装置
US9191186B1 (en) 2014-07-25 2015-11-17 Keysight Technologies, Inc. Device and method compensating for edge distortions of serial data signal
US10027381B2 (en) * 2016-07-27 2018-07-17 Micron Technology, Inc. Method and apparatus for inductive coupling signal transmission
CN109634890A (zh) * 2019-01-21 2019-04-16 南京达斯琪数字科技有限公司 数据传输装置及显示设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147554A (ja) * 1993-11-24 1995-06-06 Nec Corp 電気インタフェースモジュール
GB2419132B (en) * 2004-10-04 2011-01-19 C Tech Innovation Ltd Method of production of fluorinated carbon nanostructures
JP5500081B2 (ja) * 2009-02-09 2014-05-21 日本電気株式会社 信号伝達システム及び信号伝達方法
JP2011233842A (ja) * 2010-04-30 2011-11-17 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JP2013098976A (ja) 2013-05-20
US20130117477A1 (en) 2013-05-09
TW201320213A (zh) 2013-05-16
CN103117963A (zh) 2013-05-22

Similar Documents

Publication Publication Date Title
CN204906388U (zh) 中继器电路
US20150304048A1 (en) Digital signal transmitting apparatus for adjusting multi-channel superconducting quantum interference device
CN108736897B (zh) 应用于高速接口物理层芯片的并串转换电路及装置
JP2011109654A5 (ko)
KR20130049418A (ko) 반도체 시스템을 위한 무선 신호 송수신 장치
US8593313B2 (en) Parallel-to-serial conversion circuit, information processing apparatus, information processing system, and parallel-to-serial conversion method
US9087157B2 (en) Low-loss transmission line TDM communication link and system
US7796063B2 (en) Data transmission circuits and data transceiver systems
CN103592594B (zh) 电路测试系统及电路测试方法
Lee et al. A 6.84 Gbps/lane MIPI C-PHY transceiver bridge chip with level-dependent equalization
EP2667518A1 (en) Receiving apparatus for test signal, electronic apparatus therefor and signal receiving method thereof
JP2001352318A (ja) 送信回路とその方法、受信回路とその方法およびデータ通信装置
US20220404857A1 (en) Semiconductor die, electronic component, electronic apparatus and manufacturing method thereof
JP2013034087A (ja) シリアル通信用インターフェース回路及びパラレルシリアル変換回路
EP2930874B1 (en) Duplex transmission device and switching system thereof
US7382843B2 (en) System with a clocked interface
US7249273B2 (en) Synchronized serial interface
US11265043B2 (en) Communication circuit, communication system, and communication method
US11467623B2 (en) Reception device
KR101978306B1 (ko) 초고속 다채널 신호 전송선에서 누화 잡음 억제 방법
JP3834659B2 (ja) 信号授受装置及び方法
CN103209068A (zh) 一种全双工信号传输电路、信号传输方法
KR20110000016A (ko) 인터페이스 장치 및 인터페이스 시스템
Chi et al. 6.3: A Low‐EMI 2Gbps ClockAlignedtoData IntraPanel Interface (CADI) for TFT‐LCD with the VSYNC‐Embedded Clock and Equalization
TW201409953A (zh) 差動信號傳輸電路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid