TW201409953A - 差動信號傳輸電路 - Google Patents

差動信號傳輸電路 Download PDF

Info

Publication number
TW201409953A
TW201409953A TW101131371A TW101131371A TW201409953A TW 201409953 A TW201409953 A TW 201409953A TW 101131371 A TW101131371 A TW 101131371A TW 101131371 A TW101131371 A TW 101131371A TW 201409953 A TW201409953 A TW 201409953A
Authority
TW
Taiwan
Prior art keywords
differential signal
data
test
transmission
coupled
Prior art date
Application number
TW101131371A
Other languages
English (en)
Other versions
TWI484770B (zh
Inventor
Chiao-Wei Hsiao
Chia-Hsin Lin
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW101131371A priority Critical patent/TWI484770B/zh
Priority to US13/668,318 priority patent/US9020015B2/en
Publication of TW201409953A publication Critical patent/TW201409953A/zh
Application granted granted Critical
Publication of TWI484770B publication Critical patent/TWI484770B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一種差動信號傳輸電路，包括一圖樣產生器、一低電壓差動信號傳送器、一最小化傳輸差動信號接收器及一比較器。圖樣產生器產生多個測試資料。低電壓差動信號傳送器耦接圖樣產生器以接收這些測試資料，並且依據這些測試資料產生一測試輸出信號。最小化傳輸差動信號接收器接收一測試輸入信號並輸出多個解碼資料。比較器耦接最小化傳輸差動信號接收器以接收這些解碼資料，且耦接圖樣產生器以接收這些測試資料。比較器比較這些解碼資料與這些測試資料，以輸出最小化傳輸差動信號接收器的一測試結果。

Description

差動信號傳輸電路
本發明是有關於一種差動信號傳輸電路，且特別是有關於一種具有自我測試能力的差動信號傳輸電路。
隨著技術的日新月異，電子裝置的運算處理速度不斷地提升，因而信號的頻率亦隨著越來越高。當信號的頻率越來越高，則信號會越容易受到雜訊的影響而失真。由於差動訊號有抵抗雜訊的優勢，因此高頻信號通常選擇差動信號來傳輸。
一般而言，差動信號會依照資料速率及電壓高低而有所不同(例如低電壓差動信號、最小化傳輸差動信號)，並且會依據信號傳輸的設計要求而對應的採用。並且，在差動信號不同的情況下，則會差動信號傳輸電路來進行轉換，藉此讓資料可以順利傳送而不會中斷。
此外，在電子裝置中，會針對各個電路進行測試，以提高電子裝置的良率。並且，電路的測試一般利用會測試機台來進行。以最小化傳輸差動信號接收器的測試而言，測試機台則對應地配置最小化傳輸差動信號傳送器，並且還要自最小化傳輸差動信號接收器接收解碼後的資料，以確認最小化傳輸差動信號接收器的運作是否正常。然而，測試機台的設置仍要有相對的成本，並且測試機台的成本一般會轉嫁到電子裝置上，進而影響電子裝置的製造成本。
本發明提供一種差動信號傳輸電路，可自行測試最小化傳輸差動信號接收器是否正常，藉此可省略測試機台以降低製造成本。
本發明提出一種差動信號傳輸電路，包括一圖樣產生器、一低電壓差動信號(Low Voltage Differential Signal，LVDS)傳送器、一最小化傳輸差動信號(Transition Minimized Differential Signal，TMDS)接收器及一比較器。圖樣產生器用以產生多個測試資料。低電壓差動信號傳送器耦接圖樣產生器以接收這些測試資料，並且依據這些測試資料產生一測試輸出信號。最小化傳輸差動信號接收器用以接收一測試輸入信號並輸出多個解碼資料。比較器耦接最小化傳輸差動信號接收器以接收這些解碼資料，且耦接圖樣產生器以接收這些測試資料。比較器比較這些解碼資料與這些測試資料，以輸出最小化傳輸差動信號接收器的一測試結果。
在本發明之一實施例中，於一測試期間，低電壓差動信號傳送器係耦接至最小化傳輸差動信號接收器，以使測試輸出信號作為測試輸入信號。
本發明提出一種差動信號傳輸電路，包括：一低電壓差動信號傳送器、一最小化傳輸差動信號接收器及一測試電路。低電壓差動信號傳送器接收多個測試資料，並且依據這些測試資料產生多個測試輸出信號。最小化傳輸差動信號接收器用以接收多個測試輸入信號並輸出多個解碼資 料。測試電路耦接低電壓差動信號傳送器以產生這些測試資料給低電壓差動信號傳送器，耦接最小化傳輸差動信號接收器以接收這些解碼資料，並輸出最小化傳輸差動信號接收器的一測試結果。於一測試期間，低電壓差動信號傳送器係可耦接至最小化傳輸差動信號接收器，以使這些測試輸出信號作為這些測試輸入信號。
在本發明之一實施例中，測試電路係包括一圖樣產生器及一比較器。圖樣產生器用以產生這些測試資料。比較器耦接最小化傳輸差動信號接收器以接收這些解碼資料，且耦接圖樣產生器以接收這些測試資料。比較器比較這些解碼資料與這些測試資料，以輸出最小化傳輸差動信號接收器的測試結果。
本發明提出一種差動信號傳輸電路，包括一圖樣產生器、一低電壓差動信號傳送器、一最小化傳輸差動信號接收器及一比較器。圖樣產生器用以產生多個測試資料。低電壓差動信號傳送器包括一並列轉串列轉換器及一輸送驅動器。並列轉串列轉換器耦接圖樣產生器，用以將這些測試資料轉換為一串列信號。輸送驅動器耦接並列轉串列轉換器，以依據串列信號輸出一測試輸出信號。最小化傳輸差動信號接收器包括一類比前端(Analog Front End，AFE)處理器、一數位降頻器及一最小化傳輸差動信號解碼器。類比前端處理器接收一測試輸入信號，且輸出多個初始資料。數位降頻器耦接類比前端處理器，對這些初始資料進行降頻以輸出多個降頻資料。最小化傳輸差動信號解碼 器，耦接數位降頻器，以依據這些降頻資料輸出這些解碼資料。比較器耦接最小化傳輸差動信號接收器以接收這些解碼資料，且耦接圖樣產生器以接收這些測試資料。比較器比較這些解碼資料與這些測試資料，以輸出最小化傳輸差動信號接收器的一測試結果。
在本發明之一實施例中，低電壓差動信號傳送器調整其有效輸入位元數以符合最小化傳輸差動信號。
在本發明之一實施例中，測試輸出信號之一資料週期時間為一典型最小化傳輸差動信號之2的幕次方倍。
在本發明之一實施例中，最小化傳輸差動信號接收器係調整對測試輸入信號的資料擷取速率以適應低電壓差動信號傳送器的資料位元率。
在本發明之一實施例中，最小化傳輸差動信號接收器係藉由移除測試輸入信號當中部份的重複資料以調整對測試輸入信號的資料擷取速率。
在本發明之一實施例中，低電壓差動信號傳送器包括一並列轉串列轉換器及一輸送驅動器。並列轉串列轉換器耦接圖樣產生器，用以將這些測試資料轉換為一串列信號。輸送驅動器耦接並列轉串列轉換器，以依據串列信號輸出測試輸出信號。
在本發明之一實施例中，並列轉串列轉換器的有效輸入位元數係調整為對應最小化傳輸差動信號。
在本發明之一實施例中，最小化傳輸差動信號接收器包括一類比前端處理器、一數位降頻器、一最小化傳輸差 動信號解碼器。類比前端處理器接收測試輸入信號，且輸出多個初始資料。數位降頻器耦接類比前端處理器，對這些初始資料進行降頻以輸出多個降頻資料。最小化傳輸差動信號解碼器耦接數位降頻器，以依據這些降頻資料輸出這些解碼資料。
在本發明之一實施例中，數位降頻器於降頻操作中，係移除這些初始資料當中的重複資料。
在本發明之一實施例中，這些初始資料的數量為這些降頻資料的數量的2的冪次方倍。
在本發明之一實施例中，最小化傳輸差動信號接收器更包括一緩衝器，耦接於數位降頻器與最小化傳輸差動信號解碼器之間，以對這些降頻資料進行重組。
在本發明之一實施例中，數位降頻器所擷取的這些初始資料彼此間的資料間隔為相同。
基於上述，於本發明實施例的差動信號傳輸電路中，低電壓差動信號傳送器接收測試資料以輸出測試輸出信號。此外，最小化傳輸差動信號接收器可接收測試輸入信號以輸出多個解碼資料。接著，比較器比較測試資料及解碼資料以輸出最小化傳輸差動信號接收器的測試結果。藉此，可實現差動信號傳輸電路的自我測試的能力，並且可省略測試機台及最小化傳輸差動信號傳送器的硬體成本，亦即可省略差動信號傳輸電路的製造成本。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為依據本發明一實施例的差動信號傳輸電路的系統示意圖。請參照圖1，在本實施例中，差動信號傳輸電路100包括最小化傳輸差動信號(Transition Minimized Differential Signal，TMDS)接收器110、低電壓差動信號(Low Voltage Differential Signal，LVDS)傳送器120及測試電路130。於一測試期間，低電壓差動信號傳送器120係可被耦接至最小化傳輸差動信號接收器110。
最小化傳輸差動信號接收器110用以接收一時脈輸入信號及多個測試輸入信號(在此以三個測試輸入信號為例)並輸出多個解碼資料DDC。該時脈輸入信號可由一組差動信號所組成(如DRXC、DRXCB)，並且這些測試輸入信號亦分別可由一組差動信號所組成(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)。
低電壓差動信號傳送器120接收多個測試資料DTS，並且依據這些測試資料DTS產生一時脈輸出信號及多個測試輸出信號(在此以三個測試輸出信號為例)。該時脈輸出信號可由一組差動信號所組成(如DTXC、DTXCB)，並且這些測試輸出信號亦分別可由一組差動信號所組成(如DTX1及DTX1B、DTX2及DTX2B、DTX3及DTX3B)。
測試電路130耦接低電壓差動信號傳送器120以產生這些測試資料DTS給低電壓差動信號傳送器120，且耦接最小化傳輸差動信號接收器110以接收這些解碼資料 DDC。測試電路130會依據這些解碼資料DDC判斷最小化傳輸差動信號接收器110是否接收正確，並據此輸出最小化傳輸差動信號接收器110的測試結果TR。
如前所述，於一測試期間，低電壓差動信號傳送器120係可耦接至最小化傳輸差動信號接收器110。換言之，低電壓差動信號傳送器120所產生的時脈輸出信號(如DTXC、DTXCB)及這些測試輸出信號(如DTX1及DTX1B、DTX2及DTX2B、DTX3及DTX3B)會傳送至最小化傳輸差動信號接收器110而作為時脈輸入信號(如DRXC、DRXCB)及這些測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)。
在本實施例中，由於時脈輸入信號(如DRXC、DRXCB)及這些測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)為依據這些測試資料DTS而產生，因此最小化傳輸差動信號接收器110所輸出的這些解碼資料DDC應該相同於這些測試資料DTS。藉此，測試電路130可透過比較這些解碼資料DDC及這些測試資料DTS來判斷最小化傳輸差動信號接收器110是否正確接收。
在圖1中，亦顯示測試電路130之電路結構之一實施例。於此實施例中，測試電路130可包括圖樣產生器131及比較器133。圖樣產生器131用以產生這些測試資料DTS。比較器133耦接最小化傳輸差動信號接收器110以接收這些解碼資料DDC，且耦接圖樣產生器131以接收這 些測試資料DTS。並且，比較器133比較這些解碼資料DDC與這些測試資料DTS，並將比較結果作為最小化傳輸差動信號接收器110的測試結果TR而輸出。
一般而言，最小化傳輸差動信號的電壓差及資料位元率高於低電壓差動信號，並且最小化傳輸差動信號接收器110的串轉並的比值(例如1：10)與低電壓差動信號傳送器120的並轉串的比值(例如7：1)並不對應。
在本實施例中，為了使時脈輸出信號(如DTXC、DTXCB)及這些測試輸出信號(如DTX1及DTX1B、DTX2及DTX2B、DTX3及DTX3B)符合最小化傳輸差動信號接收器110的串轉並的比值(例如1：10)，低電壓差動信號傳送器120可調整其有效輸入位元數以符合最小化傳輸差動信號，亦即提高其並轉串的比值為對應最小化傳輸差動信號的規格(例如10：1)。
並且，最小化傳輸差動信號接收器110係調整對時脈輸入信號(如DRXC、DRXCB)及這些測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)的資料擷取速率以適應低電壓差動信號傳送器120的資料位元率。
例如，若最小化傳輸差動信號接收器110的資料位元率設定為低電壓差動信號傳送器120的資料位元率的兩倍，則最小化傳輸差動信號接收器110的資料擷取速率可設定為1/2，亦即進行兩倍降頻；若最小化傳輸差動信號接收器110的資料位元率設定為低電壓差動信號傳送器 120的資料位元率的四倍，則最小化傳輸差動信號接收器110的資料擷取速率可設定為1/4，亦即進行四倍降頻。其餘倍率可依此類推。
在本發明的一實施例中，最小化傳輸差動信號接收器110可藉由移除這些測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)當中部份的重複資料以調整對這些測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)的資料擷取速率。舉例而言，若最小化傳輸差動信號接收器110的資料位元率設定為低電壓差動信號傳送器120的資料位元率的兩倍，則最小化傳輸差動信號接收器110從這些測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)擷取到的資料會兩兩重複，因此可以重複的兩個資料的其中之一移除，藉此達到調整資料擷取速率的效果。類似地，若最小化傳輸差動信號接收器110的資料位元率設定為低電壓差動信號傳送器120的資料位元率的四倍，則最小化傳輸差動信號接收器110從這些測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)擷取到的資料會重複三個(亦即相鄰四個資料會相同)，因此可以重複的四個資料的其中之三移除，同樣可達到調整資料擷取速率的效果。其餘倍率可依此類推。另外，其餘可調整資料擷取速率的信號處理方式，亦可以加以採用，本發明並不予以設限。
綜上所述，於差動信號傳輸電路100中，低電壓差動 信號傳送器120可調整其有效輸入位元數以符合最小化傳輸差動信號，因此可產生可供最小化傳輸差動信號接收器110接收的測試輸入信號。此外，最小化傳輸差動信號接收器110可調整對測試輸入信號的資料擷取速率以適應低電壓差動信號傳送器120的資料位元率。另外，差動信號傳輸電路中100中額外設置有一測試電路130，其可判斷最小化傳輸差動信號接收器110是否能正常接收。在上述之配置下，差動信號傳輸電路100可實現自我測試之能力，進而可省略使用測試機台的測試成本。
圖2為依據本發明一實施例的圖1中的最小化傳輸差動信號接收器110的系統示意圖。請參照圖1及圖2，在本實施例中，最小化傳輸差動信號接收器110包括類比前端(Analog Front End，AFE)處理器210、數位降頻器220、緩衝器230及最小化傳輸差動信號解碼器240。
類比前端處理器210接收時脈輸入信號(如DRXC、DRXCB)及這些測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)，且對應地輸出時脈信號CLK及多個初始資料DINT。數位降頻器220耦接類比前端處理器210，且對這些初始資料DINT進行降頻以輸出多個降頻資料DUC。緩衝器230耦接於數位降頻器220，用以以對這些降頻資料DUC進行重組後輸出多個降頻資料DUCP，其中這些降頻資料DUCP實質上相同於這些降頻資料DUC。最小化傳輸差動信號解碼器240耦接緩衝器230，以依據這些降頻資料DUCP輸出這些解碼資料DDC。
值得注意的是，在本發明的另一些實施例中，可省略緩衝器230。舉例而言，若最小化傳輸差動信號解碼器240具有重組功能，則可省略緩衝器230而不影響資料的解碼。舉例而言，最小化傳輸差動信號解碼器240可連接至數位降頻器220。
圖3A為依據一範例之一典型最小化傳輸差動信號的資料接收時序圖。請參照圖2及圖3A，波形RXD1為繪示典型最小化傳輸差動信號的資料時序，並且在此設定最小化傳輸差動信號接收器110的串轉並的比值為1：10，亦即在時脈信號CLK的一時脈期間(即兩相鄰上升緣之間或兩相鄰下降緣之間)傳送10個資料。因此，典型最小化傳輸差動信號會在一時脈期間傳送10個資料(如D1~D10)，若類比前端處理器210為接收典型最小化傳輸差動信號，則類比前端處理器210會對應地在一時脈期間中輸出10個不同的初始資料DINT。
圖3B及圖3C分別為依據本發明一實施例的最小化傳輸差動信號接收器的資料接收時序圖。請參照圖1、圖2及圖3B，在此最小化傳輸差動信號接收器110的資料位元率設定為低電壓差動信號傳送器120的資料位元率的兩倍，且波形RXD2假設為測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)的資料時序。在本實施例中，測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)在一時脈期間傳送5個資料(如D11~D15)，亦即測試輸出信號(如DRX1及 DRX1B、DRX2及DRX2B、DRX3及DRX3B)之一資料週期時間(即每一個資料的傳送時間)為典型最小化傳輸差動信號(參照圖3A所示)之2倍。
類比前端處理器210同樣會在一時脈時間輸出10個初始資料DINT，但這些初始資料會兩兩重複。此時，數位降頻器220會進行降頻操作，並且在降頻操作中，數位降頻器220會移除這些初始資料DINT當中的重複資料(在此為移除兩相鄰的重複資料的前者)，並且輸出未移除的初始資料DINT以作為降頻資料DUC。在本發明的另一實施例中，可移除兩相鄰的重複資料的後者。更多其他資料移除的方式可依據本領域通常知識者自行設定，本發明實施例不以此為限。
依據上述，在本實施例中，這些初始資料DINT的數量會為這些降頻資料DUC的數量的2倍。並且，數位降頻器220所擷取的這些初始資料DINT(亦即數位降頻器220所輸出的這些初始資料DINT)彼此間的資料間隔為1。
請參照圖1、圖2及圖3C，在此最小化傳輸差動信號接收器110的資料位元率設定為低電壓差動信號傳送器120的資料位元率的四倍，且波形RXD3假設為測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)的資料時序。在本實施例中，測試輸入信號(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)在一時脈期間傳送傳送2.5個資料(如D21~D23)，亦即測試輸出信號(如DRX1及DRX1B、DRX2及DRX2B、 DRX3及DRX3B)之一資料週期時間(即每一個資料的傳送時間)為典型最小化傳輸差動信號(參照圖3A所示)之4倍。
類比前端處理器210同樣會在一時脈時間輸出10個初始資料DINT，但這些初始資料DINT會相鄰四個重複。此時，數位降頻器220會進行降頻操作，並且在降頻操作中，數位降頻器220會移除這些初始資料DINT當中的重複資料(在此為移除四個相鄰的重複資料的第一個、第三個及第四個)，並且輸出未移除的初始資料DINT以作為降頻資料DUC。在本發明的另一實施例中，可移除四個相鄰的重複資料的其中三者。更多其他資料移除的方式可依據本領域通常知識者自行設定，本發明實施例不以此為限。
依據上述，在本實施例中，這些初始資料DINT的數量會為這些降頻資料DUC的數量的4倍。並且，數位降頻器220所擷取的這些初始資料DINT(亦即數位降頻器220所輸出的這些初始資料DINT)彼此間的資料間隔為3。
依據上述實施例，當最小化傳輸差動信號接收器110的資料位元率為低電壓差動信號傳送器120的資料位元率的2的的冪次方倍時，類比前端處理器210輸出的初始資料DINT，但這些初始資料DINT會為相鄰2的的冪次方個重複。此時，數位降頻器220可將這些重複且相鄰的初始資料DINT中擷取其中之一，且移除未擷取的初始資料DINT，以達到調整資料擷取速率的功能。其中，初始資料DINT的數量為降頻資料DUC的數量的2的冪次方倍。
圖4為依據本發明一實施例的圖1中之低電壓差動信號傳送器120的系統示意圖。請參照圖1及圖4，在本實施例中，低電壓差動信號傳送器120包括多個並列轉串列轉換器(如410_1~410_4)及多個輸送驅動器(如420_1~420_4)。其中並列轉串列轉換器(如410_1~410_4)的有效輸入位元數係調整為對應最小化傳輸差動信號(例如10：1)。
進一步來說，並列轉串列轉換器410_1耦接圖樣產生器131以接收測試資料DTSC，且將測試資料DTSC轉換為串列信號SSC。輸送驅動器420_1耦接並列轉串列轉換器410_1以接收串列信號SSC，且依據串列信號SSC輸出差動信號DTXC、DTXCB(即時脈輸出信號)。並列轉串列轉換器410_2耦接圖樣產生器131以接收測試資料DTS1，且將測試資料DTS1轉換為串列信號SS1。輸送驅動器420_2耦接並列轉串列轉換器410_2以接收串列信號SS1，且依據串列信號SS1輸出差動信號DTX1、DTX1B(即測試輸出信號)。
並列轉串列轉換器410_3耦接圖樣產生器131以接收測試資料DTS2，且將測試資料DTS2轉換為串列信號SS2。輸送驅動器420_3耦接並列轉串列轉換器410_3以接收串列信號SS2，且依據串列信號SS2輸出差動信號DTX2、DTX2B(即測試輸出信號)。並列轉串列轉換器410_4耦接圖樣產生器131以接收測試資料DTS3，且將測試資料DTS3轉換為串列信號SS3。輸送驅動器420_4耦 接並列轉串列轉換器410_4以接收串列信號SS3，且依據串列信號SS3輸出差動信號DTX3、DTX3B(即測試輸出信號)。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。
綜上所述，於上述實施例的差動信號傳輸電路，係具有自我測試之功能。具體而言，於上述實施例的差動信號傳輸電路中，低電壓差動信號傳送器可調整其有效輸入位元數以符合最小化傳輸差動信號，因此可產生用以測試之最小化傳輸差動信號接收器的測試輸入信號。換言之，無須另外設置一用於測試用之最小化傳輸差動信號傳送器，故可省略最小化傳輸差動信號傳送器之硬體成本。此外，於上述實施例的差動信號傳輸電路中，最小化傳輸差動信號接收器可調整對測試輸入信號的資料擷取速率以適應低電壓差動信號傳送器的資料位元率。此外，於上述實施例的差動信號傳輸電路中設置有一測試電路，其可判斷最小化傳輸差動信號接收器是否能正常接收。在上述之配置下，差動信號傳輸電路可實現自我測試之能力，進而可省略使用測試機台的測試成本。
雖然本發明已以實施例揭露如上，然其並非用以限定 本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧差動信號傳輸電路
110‧‧‧最小化傳輸差動信號接收器
120‧‧‧低電壓差動信號傳送器
130‧‧‧測試電路
131‧‧‧圖樣產生器
133‧‧‧比較器
210‧‧‧類比前端處理器
220‧‧‧數位降頻器
230‧‧‧緩衝器
240‧‧‧最小化傳輸差動信號解碼器
410_1~410_4‧‧‧並列轉串列轉換器
CLK‧‧‧時脈信號
D1~D15、D21~D23‧‧‧資料
DDC‧‧‧解碼資料
DINT‧‧‧初始資料
DRXC、DRXCB、DRX1~DRX3、DRX1B~DRX3B、DRTC、DRTCB、DRT1~DRT3、DRT1B~DRT3B‧‧‧差動信號
DTS、DTSC、DTS1~DTS3‧‧‧測試資料
DUC、DUCP‧‧‧降頻資料
RXD1、RXD2、RXD3‧‧‧波形
TR‧‧‧測試結果
圖1為依據本發明一實施例的差動信號傳輸電路的系統示意圖。
圖2為依據本發明一實施例的圖1中的最小化傳輸差動信號接收器的系統示意圖。
圖3A為依據一範例之一典型最小化傳輸差動信號的資料接收時序圖。
圖3B及圖3C分別為依據本發明一實施例的最小化傳輸差動信號接收器的資料接收時序圖。
圖4為依據本發明一實施例的圖1中的低電壓差動信號傳送器的系統示意圖。
100‧‧‧差動信號傳輸電路
110‧‧‧最小化傳輸差動信號接收器
120‧‧‧低電壓差動信號傳送器
130‧‧‧測試電路
131‧‧‧圖樣產生器
133‧‧‧比較器
DDC‧‧‧解碼資料
DRXC、DRXCB、DRX1~DRX3、DRX1B~DRX3B、DTXC、DTXCB、DTX1~DTX3、DTX1B~DTX3B‧‧‧差動信號
DTS‧‧‧測試資料
TR‧‧‧測試結果

Claims (19)

  1. 一種差動信號傳輸電路，包括：一圖樣產生器，用以產生多個測試資料；一低電壓差動信號(Low Voltage Differential Signal，LVDS)傳送器，耦接該圖樣產生器以接收該些測試資料，並且依據該些測試資料產生一測試輸出信號；一最小化傳輸差動信號(Transition Minimized Differential Signal，TMDS)接收器，用以接收一測試輸入信號並輸出多個解碼資料；以及一比較器，耦接該最小化傳輸差動信號接收器以接收該些解碼資料，且耦接該圖樣產生器以接收該些測試資料，該比較器比較該些解碼資料與該些測試資料，以輸出對該最小化傳輸差動信號接收器的一測試結果。
  2. 如申請專利範圍第1項所述之差動信號傳輸電路，其中於一測試期間，該低電壓差動信號傳送器係耦接至該最小化傳輸差動信號接收器，以使該測試輸出信號作為該測試輸入信號。
  3. 如申請專利範圍第1項所述之差動信號傳輸電路，其中該低電壓差動信號傳送器調整其有效輸入位元數以符合最小化傳輸差動信號。
  4. 如申請專利範圍第1項所述之差動信號傳輸電路，其中該測試輸出信號之一資料週期時間為一典型最小化傳輸差動信號之2的幕次方倍。
  5. 如申請專利範圍第1項所述之差動信號傳輸電 路，其中該最小化傳輸差動信號接收器係調整對該測試輸入信號的資料擷取速率以適應該低電壓差動信號傳送器的資料位元率。
  6. 如申請專利範圍第5項所述之差動信號傳輸電路，其中該最小化傳輸差動信號接收器係藉由移除該測試輸入信號當中部份的重複資料以調整對該測試輸入信號的資料擷取速率。
  7. 如申請專利範圍第1項所述之差動信號傳輸電路，其中該低電壓差動信號傳送器包括：一並列轉串列轉換器，耦接該圖樣產生器，用以將該些測試資料轉換為一串列信號；以及一輸送驅動器，耦接該並列轉串列轉換器，以依據該串列信號輸出該測試輸出信號。
  8. 如申請專利範圍第7項所述之差動信號傳輸電路，其中該並列轉串列轉換器的有效輸入位元數係調整為對應最小化傳輸差動信號。
  9. 如申請專利範圍第1項所述之差動信號傳輸電路，其中該最小化傳輸差動信號接收器包括：一類比前端(Analog Front End，AFE)處理器，接收該測試輸入信號，且輸出多個初始資料；一數位降頻器，耦接該類比前端處理器，對該些初始資料進行降頻以輸出多個降頻資料；以及一最小化傳輸差動信號解碼器，耦接該數位降頻器，以依據該些降頻資料輸出該些解碼資料。
  10. 如申請專利範圍第9項所述之差動信號傳輸電路，其中該數位降頻器於該降頻操作中，係移除該些初始資料當中的重複資料。
  11. 如申請專利範圍第9項所述之差動信號傳輸電路，其中該些初始資料的數量為該些降頻資料的數量的2的冪次方倍。
  12. 如申請專利範圍第9項所述之差動信號傳輸電路，其中該最小化傳輸差動信號接收器更包括：一緩衝器，耦接於該數位降頻器與該最小化傳輸差動信號解碼器之間，以對該些降頻資料進行重組。
  13. 如申請專利範圍第9項所述之差動信號傳輸電路，其中該數位降頻器所擷取的該些初始資料彼此間的資料間隔為相同。
  14. 一種差動信號傳輸電路，包括：一低電壓差動信號傳送器，接收多個測試資料，並且依據該些測試資料產生多個測試輸出信號；一最小化傳輸差動信號接收器，用以接收多個測試輸入信號並輸出多個解碼資料；以及一測試電路，耦接該低電壓差動信號傳送器以產生該些測試資料給該低電壓差動信號傳送器，耦接該最小化傳輸差動信號接收器以接收該些解碼資料，並輸出該最小化傳輸差動信號接收器的一測試結果，其中於一測試期間，該低電壓差動信號傳送器係可耦接至該最小化傳輸差動信號接收器，以使該些測試輸出信號作 為該些測試輸入信號。
  15. 如申請專利範圍第14項所述之差動信號傳輸電路，其中於該測試期間，該低電壓差動信號傳送器調整其有效輸入位元數以符合最小化傳輸差動信號，以及該最小化傳輸差動信號接收器係調整對該些測試輸入信號的資料擷取速率以適應該低電壓差動信號傳送器的資料位元率。
  16. 如申請專利範圍第14項所述之差動信號傳輸電路，其中該測試電路係包括：一圖樣產生器，用以產生該些測試資料；一比較器，耦接該最小化傳輸差動信號接收器以接收該些解碼資料，且耦接該圖樣產生器以接收該些測試資料，該比較器比較該些解碼資料與該些測試資料，以輸出該最小化傳輸差動信號接收器的該測試結果。
  17. 一種差動信號傳輸電路，包括：一圖樣產生器，用以產生多個測試資料；一低電壓差動信號傳送器，包括：一並列轉串列轉換器，耦接該圖樣產生器，用以將該些測試資料轉換為一串列信號；以及一輸送驅動器，耦接該並列轉串列轉換器，以依據該串列信號輸出一測試輸出信號；一最小化傳輸差動信號接收器，包括：一類比前端(Analog Front End，AFE)處理器，接收一測試輸入信號，且輸出多個初始資料；一數位降頻器，耦接該類比前端處理器，對該些 初始資料進行降頻以輸出多個降頻資料；以及一最小化傳輸差動信號解碼器，耦接該數位降頻器，以依據該些降頻資料輸出該些解碼資料；以及一比較器，耦接該最小化傳輸差動信號接收器以接收該些解碼資料，且耦接該圖樣產生器以接收該些測試資料，該比較器比較該些解碼資料與該些測試資料，以輸出對該最小化傳輸差動信號接收器的一測試結果。
  18. 如申請專利範圍第17項所述之差動信號傳輸電路，其中於一測試期間，該低電壓差動信號傳送器係可耦接至該最小化傳輸差動信號接收器，以使該測試輸出信號作為該測試輸入信號。
  19. 如申請專利範圍第18項所述之差動信號傳輸電路，其中於該測試期間，該低電壓差動信號傳送器調整其有效輸入位元數以符合最小化傳輸差動信號。
TW101131371A 2012-08-29 2012-08-29 差動信號傳輸電路 TWI484770B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101131371A TWI484770B (zh) 2012-08-29 2012-08-29 差動信號傳輸電路
US13/668,318 US9020015B2 (en) 2012-08-29 2012-11-05 Differential signal transmission circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101131371A TWI484770B (zh) 2012-08-29 2012-08-29 差動信號傳輸電路

Publications (2)

Publication Number Publication Date
TW201409953A true TW201409953A (zh) 2014-03-01
TWI484770B TWI484770B (zh) 2015-05-11

Family

ID=50187585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131371A TWI484770B (zh) 2012-08-29 2012-08-29 差動信號傳輸電路

Country Status (2)

Country Link
US (1) US9020015B2 (zh)
TW (1) TWI484770B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3041840B1 (fr) * 2015-09-29 2017-11-03 Peugeot Citroen Automobiles Sa Dispositif de test d’un reseau video bidirectionnel par generation de trames d’image de test pour des organes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359433B1 (ko) * 2000-07-27 2002-11-23 삼성전자 주식회사 평판 디스플레이 장치
JP2005233933A (ja) * 2004-01-19 2005-09-02 Nec Electronics Corp 組合せ試験方法及び試験装置
DE102004047398B3 (de) * 2004-09-29 2006-02-16 Infineon Technologies Ag Gemeinsamer Detektor für Taktphase und Trägerphase
US20070296461A1 (en) * 2006-06-26 2007-12-27 Radiospire Networks, Inc. System, method and apparatus for transmitting and receiving a transition minimized differential signal

Also Published As

Publication number Publication date
US20140064340A1 (en) 2014-03-06
US9020015B2 (en) 2015-04-28
TWI484770B (zh) 2015-05-11

Similar Documents

Publication Publication Date Title
CN102136843B (zh) 具有芯片间发射机的调谐器电路及提供芯片间链路帧的方法
US8437973B2 (en) Boosted cable for carrying high speed channels and methods for calibrating the same
KR102357899B1 (ko) 유효 인코딩을 위한 방법 및 장치
US10063305B2 (en) Communications link performance analyzer that accommodates forward error correction
JP2011109654A (ja) 外部ループバックテスト機能を有する伝送専用集積回路チップ及びそれによる外部ループバックテスト方法
JP2011109654A5 (zh)
CN102480405B (zh) 进行网络连接的网络装置及网络连接方法
US7305598B1 (en) Test clock generation for higher-speed testing of a semiconductor device
JP5842116B2 (ja) 多値信号伝送システム
CN105472288A (zh) 一种v-by-one视频信号单路转多路的装置及方法
JP5365132B2 (ja) 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置
EP3039835B1 (en) Efficient high speed adc interface design
JP2004260677A (ja) 通信装置
JP2011128160A (ja) ブランキング・プリミティブ・マスキング回路
JP2006222953A (ja) データ転送装置及び方法
TWI484770B (zh) 差動信號傳輸電路
Li et al. Efficient implementation of the data link layer at the receiver of JESD204B
US8466816B2 (en) Method and apparatus for serializing bits
US10417171B1 (en) Circuits for and methods of enabling the communication of serialized data in a communication link associated with a communication network
TWI682184B (zh) 單一可現場規劃閘陣列中多排組數位刺激響應之技術
KR20090054821A (ko) 데이터 복원 장치 및 그 방법
CN107733402B (zh) 面向近阈值低电压的时序监测单元及监测系统
CN112948309B (zh) 一种基于fpga的减少bufg资源的实时传输实现系统及方法
CN105304001A (zh) 一种基于serdes的信号扩展盒
CN103685087B (zh) 差动信号传输电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees