KR20090054821A - 데이터 복원 장치 및 그 방법 - Google Patents

데이터 복원 장치 및 그 방법 Download PDF

Info

Publication number
KR20090054821A
KR20090054821A KR1020070121705A KR20070121705A KR20090054821A KR 20090054821 A KR20090054821 A KR 20090054821A KR 1020070121705 A KR1020070121705 A KR 1020070121705A KR 20070121705 A KR20070121705 A KR 20070121705A KR 20090054821 A KR20090054821 A KR 20090054821A
Authority
KR
South Korea
Prior art keywords
data
edge
reference clock
digital
received data
Prior art date
Application number
KR1020070121705A
Other languages
English (en)
Inventor
이주환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070121705A priority Critical patent/KR20090054821A/ko
Priority to US12/052,091 priority patent/US8275085B2/en
Publication of KR20090054821A publication Critical patent/KR20090054821A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Abstract

데이터 복원 장치가 개시된다. 본 데이터 복원 장치는 기준 클럭을 생성하는 기준 클럭 생성부, 및, 수신되는 데이터의 에지를 검출하고, 기준 클럭 중 기준점과 검출된 에지 사이의 시간차를 이용하여 데이터를 복원하는 데이터 복원부를 포함한다. 이에 따라, 샘플링 타이밍을 설정하지 않고도 높은 처리속도로 데이터를 복원할 수 있게 된다.
데이터 복원 장치, 기준 클럭, 에지 검출, TDC

Description

데이터 복원 장치 및 그 방법{Apparatus recoverying Data and method thereof}
본 발명은 데이터 복원 장치 그 방법에 관한 것으로, 더욱 상세하게는 기준클럭 및, 수신된 데이터의 에지 사이의 시간차를 이용하여 데이터를 복원하는 데이터 복원 장치 및 그 방법에 관한 것이다.
전자기술의 발달에 힘입어 다양한 형태의 데이터 처리장치가 사용되고 있다. 종래의 데이터 처리장치 중 데이터 복원 장치는 트래킹 방법 또는 오버샘플링 등의 방법을 이용하여 수신되는 직렬 데이터를 복원하였다.
여기서, 트래킹 방법은 수신되는 데이터와 동기를 이루는 고정된 샘플링 타이밍을 설정하여, 설정된 샘플링 티이밍에 따른 데이터를 추출하고, 추출된 데이터를 이용하여 병렬적으로 데이터를 샘플링하는 방법이다. 이 경우, 샘플링 타이밍을 설정하기 위해 비트(bit) 단위 동작을 하는 회로가 필요하였다.
또한, 오버샘플링은 기설정된 클럭신호를 1비트 타이밍보다도 세밀한 시간 단위로 지연시켜 오버랩된 부분을 통해 데이터를 샘플링하는 방법이다. 이 경우, 비트 단위의 타이밍을 얻기 위해서는, 비트 단위 속도로 동작하는 클럭을 발생시키 거나, 비트단위 수준에 준하는 time resolution을 가지는 multi-phase clock이 필요하게 된다는 문제점이 있었다. 이에 따라, 동작 속도의 한계가 있었다.
특히, 채널의 용량을 효과적으로 사용하기 위하여 RLL(Run Length Limited) 코드를 사용할 경우, 에지의 간격이 더 조밀해 져 종래의 방법하에서 적용하기 힘든 문제가 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 기준클럭 및, 수신된 데이터의 에지 사이의 시간차를 이용하여 데이터를 복원하는 데이터 복원 장치 및 그 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 데이터 복원장치는 기준 클럭을 생성하는 기준 클럭 생성부, 및, 수신되는 데이터의 에지를 검출하고, 상기 기준 클럭 중 기준점과 상기 검출된 에지 사이의 시간차를 이용하여 상기 데이터를 복원하는 데이터 복원부를 포함한다.
바람직하게는, 상기 데이터 복원부는, 상기 수신되는 데이터의 상승 에지 및 하강 에지를 검출하는 에지 검출부, 상기 기준클럭 반주기의 개시 시점을 상기 기준점으로 두고, 상기 상승 에지 또는 하강 에지와 비교하여, 상기 기준점과의 시간차를 산출하고 산출된 시간차를 디지털 값으로 출력하는 디지털 변환부, 및, 상기 반주기 단위로 출력된 디지털 값을 이용하여 상기 수신된 데이터를 복원하는 데이 터 검출부를 포함한다.
바람직하게는, 상기 에지 검출부는, 복수 개의 문턱값을 기준으로 상기 에지를 검출할 수 있다.
바람직하게는, 상기 디지털 변환부는 복수 개이며, 상기 데이터 검출부는 상기 복수 개의 디지털 변환부에서 출력되는 디지털 값들을 직렬 조합할 수 있다.
바람직하게는, 상기 기준 클럭은 상기 수신되는 데이터의 동기 클럭을 이용하여 생성될 수 있다.
바람직하게는, 상기 데이터 복원부는 복수 개이며, 상기 복수 개의 데이터 복원부 각각은 상기 수신되는 데이터를 상기 기준클럭의 반주기 마다 교번적으로 병렬처리할 수 있다.
바람직하게는, 상기 복수 개의 데이터 복원부에서 처리된 각각의 데이터를 직렬조합하는 데이터 정렬부를 더 포함할 수 있다.
한편, 본 발명의 일 실시 예에 따른 데이터 복원방법은 (a) 기준 클럭을 생성하는 단계, 및, (b) 수신되는 데이터의 에지를 검출하고, 상기 기준 클럭 중 기준점과 상기 검출된 에지 사이의 시간차를 이용하여 상기 데이터를 복원하는 단계를 포함한다.
바람직하게는, 상기 (b)단계는, 상기 수신되는 데이터의 상승 에지 및 하강 에지를 검출하는 에지검출단계, 상기 기준클럭 반주기의 개시 시점을 상기 기준점으로 두고, 상기 상승 에지 또는 하강 에지와 비교하여 상기 기준점과의 시간차를 산출하고, 산출된 시간차를 디지털 값으로 출력하는 디지털 변환 단계, 및, 상기 반주기 단위로 출력된 디지털 값을 이용하여 상기 수신된 데이터를 복원하는 복원단계를 포함한다.
바람직하게는, 상기 에지 검출 단계는, 복수 개의 문턱값을 기준으로 상기 에지를 검출할 수 있다.
바람직하게는, 상기 디지털 변환 단계는 복수 개의 디지털 변환부에 의해 수행되며, 상기 복원단계는 상기 복수 개의 디지털 변환부에서 출력되는 디지털 값들을 직렬 조합할 수 있다.
바람직하게는, 상기 기준 클럭은 상기 수신되는 데이터의 동기 클럭을 이용하여 생성할 수 있다.
바람직하게는, 상기 (b)단계는 복수개의 데이터복원부에 의해 수행되며, 상기 복수 개의 데이터 복원부는 상기 수신되는 데이터에 대하여 상기 기준클럭의 반주기 마다, 교번적으로 병렬 동작할 수 있다.
바람직하게는, 상기 복수 개의 데이터 복원부에서 처리된 각각의 데이터를 직렬조합하는 조합단계를 더 포함할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 데이터 복원 장치의 구성을 나타내는 블럭도이다. 도 1에 따르면, 본 데이터 복원 장치(100)는 기준클럭 생성부(110), 데이터복원부(120, 120-1), 데이터 정렬부(130), 및, 조정부(140)를 포함한다.
기준 클럭생성부(110)는 수신되는 데이터의 동기클럭을 이용하여 심볼 단위의 기준클럭을 생성할 수 있다. 또는, 설계자의 임의의 설정에 따라 심볼 단위로 생성할 수도 있다. 이에 따라, bit단위의 클럭이 필요하지 않으며, 고속처리가 가능하다.
데이터 복원부는 하나로도 구현될 수 있다. 이하에서는 하나의 데이터 복원부(120)을 기준으로 설명한다. 데이터 복원부(120)는 에지검출부(121), 디지털 변환부(122-1 내지 122-n), 및, 데이터 검출부(123)를 포함한다.
에지검출부(121)는 수신되는 데이터, 즉 시리얼 데이터의 상승 에지 및 하강 에지를 검출한다. 여기서, 데이터는 데이터 복원 장치 외부의 모듈칩, 외부 시스템 등으로부터 수신될 수 있다.
에지 검출부(121)는 수신되는 데이터와 기 설정된 문턱값을 비교하여 문턱값 이하인 데이터 값에서 문턱값 이상의 데이터 값으로 변환되는 시점을 상승에지로 판단하고, 문턱 값 이상인 데이터 값에서 문턱값 이하의 데이터 값으로 변환되는 시점을 하강에지로 판단한다. 이에 따라, 에지 검출부(121)는 기준 클럭 생성부(110)에서 생성된 기준클럭의 반주기 구간 내에서 검출된 상승에지 또는 하강에지에 대응하는 펄스신호를 출력하게 된다.
한편, 에지검출부(121)는 도 2와 같은 상승 에지 검출기 또는 도 3과 같은 하강 에지 검출기를 구비할 수 있다.
도 2에 따르면, 상승 에지 검출기는 수신된 데이터와 문턱값을 비교하는 비교기, 및, 이전 에지검출값과 비교기의 출력을 입력받는 D-플립플롭으로 구현될 수 있다. 여기서, 비교기는 수신된 데이터의 값이 문턱값보다 큰 경우에 하이(high)값을 출력하고, 낮은 경우에 로우(low)값을 출력한다.
한편, 도 3에 따르면, 하강에지검출기는 도 2와 거의 동일한 형태를 가진다. 다만, 비교기에서 반대극성을 갖도록 구현될 수 있다. 즉, 하강 에지 검출기는 수신된 데이터와 문턱값을 비교하는 비교기, 이전 에지검출값과 비교기의 출력을 입력받는 D-플립플롭의 구성으로 구현될 수 있다.
여기서, 비교기는 수신된 데이터의 값이 문턱값보다 작은 경우에 하이(high)값을 출력하고, 큰 경우에 로우(low)값을 출력한다.
한편, 에지 검출부(121)는 복수 개의 문턱값을 설정할 수도 있다. 이 경우, 각 문턱값 별로 에지 검출기를 구비하게 된다. 복수 개의 문턱값을 이용하게 되면, 수신되는 데이터가 감쇄되어 하나의 문턱값에 미치지 못하는 경우에도 상승에지 또는 하강에지를 정확하게 검출할 수 있다.
한편, 에지 검출부(121)의 문턱값은 아이 다이아그램(eye diagram)에서 아이(eye)가 개방된 수평 오프닝(horizontal opening) 위치를 이용하여 설정할 수 있다. 한편, 아이(eye)가 거의 닫혀 있는 경우, 하나의 문턱값으로 에지의 위치를 검출하기 어려우므로 복수 개의 문턱값을 이용하여, 에지의 정확한 위치를 검출할 수 있다.
복수 개의 문턱값을 이용하는 경우, 각각의 문턱값과 수신되는 데이터의 값을 비교하여 상승에지 및 하강에지를 검출할 수 있다.
디지털 변환부(122-1 내지 122-n)는 기준클럭 반주기의 개시 시점을 기준점으로 설정하고, 기준클럭의 반주기 동안 상승 에지 또는 하강 에지와 비교하여, 기준점과의 시간차를 산출한다. 이에 따라, 산출된 시간차를 디지털 값으로 출력한 다. 여기서, 디지털 변환부(122-1 내지 122-n)은 복수 개의 딜레이 버퍼 및, 플립플롭으로 구현될 수 있는 TDC(Time to Digital Converter, 이하 TDC)를 이용할 수 있다.
한편, 본 발명에서는 디지털 변환부(122-1 내지 122-n)을 TDC로 설명하였으나, 이는 하나의 실시 예에 불과하다. 즉, 기준클럭신호와 데이터의 에지위치 간의 시간차를 산출할 수 있는 구성은 모두 적용할 수 있다. 또한, 본 발명에서 TDC의 구조를 도 4와 같이 구성하였으나, 이에 한정하지 않으며 변경가능하다. 한편, 도 4에 대한 설명은 이후, 구체적으로 설명하도록 한다.
데이터 검출부(123)는 각 디지털 변환부(122-1 내지 122-n)로부터 출력되는 즉, 기준클럭의 반주기 동안 각 TDC에서 출력된 디지털 값을 직렬조합하여 수신된 데이터를 복원할 수 있다.
한편, 데이터 복원부는 복수 개가 구비될 수도 있으며, 이때, 복수 개의 데이터 복원부 각각은 수신되는 데이터를 기준클럭의 반주기 마다 교번적으로 병렬처리할 수 있다.
구체적으로, 도 1에서와 같이, 2개의 데이터 복원부(120, 120-1)로 구현된 경우, 제1 데이터 복원부(120)는 기준클럭의 홀수 번째 반주기마다 수신되는 데이터를 처리하고, 제2 데이터 복원부(120-1)는 기준클럭의 짝수 번째 반주기마다 수신되는 데이터를 처리할 수 있다. 또한, 데이터 복원부가 3개이상으로 구현된 경우, 각 데이터 복원부는 기설정된 시간상의 오버랩을 두어, 연속적으로 처리되도록 구현할 수 있다.
데이터 정렬부(130)는 복수 개의 데이터 복원부(120, 120-1)에서 처리된 각각의 데이터를 직렬조합한다. 여기서, 데이터 복원부(120, 120-1)는 수신되는 직렬데이터 중 홀수 번째 기준클럭 또는 짝수 번째 기준클럭에 대응하는 데이터를 처리하는 반면, 데이터 정렬부(130)는 홀수 번째 기준클럭 및 짝수 번째 기준클럭 모두에 대한 데이터 즉, 수신되는 모든 데이터를 복원한다.
이 경우, 데이터 정렬부(130)는 심볼의 동기와 수신된 데이터의 동기를 조정하여 직렬조합할 수 있다.
한편, 조정부(150)는 TDC의 딜레이버퍼 지연시간을 결정한다. 이때, 조정부(150)는 TDC 내의 각 딜레이 버퍼의 지연시간을 조정하여 TDC 최대 지연시간이 기준클럭의 심볼주기보다 크게 설정되도록 한다.
도 4는 도 1의 디지털 변환부를 도시한 도면이다. 여기서, 디지털 변환부는 복수 개의 딜레이 버퍼(D1 내지 Dn-1)와 복수 개의 D-플립플롭을 이용하여 구현할 수 있다. 여기서, res_cnt는 버퍼에 전원을 인가하여 각각의 버퍼를 딜레이 시키는 신호이며, ref는 기준클럭, ri는 에지검출부(121)에서 출력된 상승에지 또는 하강에지에 대응하는 펄스신호가 될 수 있다.
여기서, 각 딜레이 버퍼(D1 내지 Dn)의 딜레이가 10ps이고, 기준클럭(ref)이 n*10ps동안 로우(low)를 유지한다면, 모든 딜레이 버퍼(D1 내지 Dn)의 출력은 로우(low) 값을 가진다. 한편, 기준클럭(ref)이 하이(high)를 유지한다면, 모든 딜레이 버퍼(D1 내지 Dn)의 출력은 하이(high)값을 가진다.
만약, 기준클럭(ref)이 하이로 변하고, 5번째 버퍼(D5)까지 지연된 상태에서 에지검출부(121)의 출력(ri)이 상승에 대응하는 펄스신호이면, 딜레이버퍼(D1 내지 D5)까지의 출력값은 래치(latch)하게 되며, 래치된 값은 Q0 내지 Qn값으로 출력된다. 이 경우, Q0에서 Q5까지만 1이고, 나머지 Q6 내지 Qn은 0이 된다. 이에 따라, 디지털 출력값은 5가 될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 데이터 복원 장치의 데이터 복원과정을 설명하기 위한 모식도이다. 이하에서는, 도 1의 블럭도와 함께 설명하도록 한다.
도 5에 따르면, 데이터 동기신호(CLK)의 2주기를 기준클럭(ref)의 한주기로 구현한 것을 확인할 수 있다.
여기서, Rise 1, Rise 2, Fall 1 및 Fall 2은 에지검출부(121)로부터 출력되는 신호이다. 구체적으로는 복원부(120)의 에지검출부(121)에서 기준클럭신호의 반주기동안 처리된 상승에지(Rise 1, Rise 2)신호 또는 하강에지(Fall 1, Fall 2)신호이다.
즉, Rise 1 및 Rise 2는 상승에지검출기(도2)로부터 검출된 에지에 대응하는 펄스신호(a, c)이며, Fall 1 및 Fall 2는 하강에지검출기(도3)로부터 검출된 에지에 대응하는 펄스신호(b, e)이다. 한편, 기준클럭신호의 반주기동안의 데이터가 처리되면 동기클럭신호에 맞춰 에지검출부(121) 내의 상승에지검출기 및 하강에지검출기를 리셋(d)시킨다.
한편, 제2 데이터 복원부(120-1)의 에지검출부(121)는 제1 데이터 복원부(120-1)의 에지검출부(121) 처리에 이어, 연속적으로 다음 반주기동안의 데이터를 처리한다. 여기서, 제2 데이터 복원부(120-1)의 에지검출부(121)는 Rise 1'(g) 및 Fall 1'(f)와 같은 출력을 갖는다.
각각의 에지검출부(121)에서 출력된 신호 Rise 1(a), Rise 2(c), Fall 1(b), Fall 2(e) 와 Rise 1'(g) 및 Fall 1'(f)는 각각의 TDC(122-1 내지 122-n)으로 병렬 입력된다. 여기서, TDC는 도 4의 구성이 될 수 있다. 이에 따라, 반주기의 개시점을 기준점으로 각 신호가 발생한 시간차를 이용하여 에지의 위치에 대한 디지털값을 출력하게 된다.
구체적으로, R1은 홀수 번째(예를 들어, 첫번째)의 기준클럭 반주기동안의 첫번째 상승에지위치(a)에 대한 디지털값(5x)는 반주기의 개시점으로부터 5bit 시간정도 지연된 위치에서 상승에지가 발생하였음을 나타낸다. 또한, 3x는 세번째 반주기의 개시점으로부터 3bit 시간정도 지연된 위치에서 상승에지가 발생한 것을 나타낸다. 한편, x는 bit시간 이내의 TDC출력값을 표시한 것으로, 에지의 위치를 정확하게 검출할 수 있음을 표시한 것이다.
또한, R2는 홀수 번째의 기준클럭 반주기동안의 두번째 상승에지위치에 대한 디지털값(8x) 및, 디지털값(6x)를 출력한다.
또한, F1은 홀수 번째의 기준클럭 반주기동안의 첫번째 하강에지위치에 대한 디지털값(6x, 5x)이며, F2는 홀수 번째의 기준클럭 반주기동안의 두번째 하강에지위치에 대한 디지털값(6x, 8x)를 출력한다.
한편, R1'은 짝수 번째의 기준클럭 반주기동안의 첫번째 상승에지위치에 대한 디지털값(6x)를 출력하며, F1'은 짝수 번째의 기준클럭 반주기동안의 첫번째 하강에지위치에 대한 디지털값(5x)를 출력한다.
한편, R1, R2, F1, F2로부터 출력된 디지털값은 제1 데이터 복원부(120)의 데이터 검출부(123)로 입력되며, R1' 및 F1'는 제2 데이터 복원부(120-1)의 데이터 검출부(123)에 입력된다.
여기서, 01은 R1, R2, F1, F2로부터 출력된 디지털값을 직렬조합한 데이터(C4)이며, 02는 R1' 및 F1'로부터 출력된 디지털값을 직렬조합한 데이터(FB)이다.
한편, 데이터 정렬부(130)는 제1 데이터 복원부(120)의 데이터 검출부(123)로부터 출력되는 데이터(C4)와 제2 데이터 복원부(120-1)의 데이터 검출부(123) 로부터 출력되는 데이터(FB)를 직렬조합하여 수신된 직렬데이터를 복원하게 된다.
도 6은 본 발명의 다른 실시 예에 따른 데이터 복원 장치의 데이터 복원을 설명하기 위한 모식도이다. 도 6은 포지티브(+) 문턱값과 네가티브(-) 문턱값을 가지는 에지검출기를 이용하는 경우이다. 한편, 수신되는 데이터(Rx data)가 도 6과 같은 경우, 복수 개의 문턱값을 이용하여 정확한 에지위치를 검출할 수 있다.
구체적으로, 수신된 데이터(Rx data)의 a부분의 경우, 포지티브(+) 문턱값보다 큰 값에서 작은 값으로 변하므로 하강에지(P_Fall 1)가 된다. 또한, b부분 및, d부분의 경우, 네가티브(-) 문턱값보다 큰 값에서 작은 값으로 변하므로 하강에지(N_Fall 1) 및, 하강에지(N_Fall 2)가 된다.
한편, c부분 및 e 부분은 네가티브(-) 문턱값보다 작은 값에서 큰 값으로 변하므로 상승에지(N_Rise 1) 및, 상승에지(N_Rise 2)가 된다. 한편, f부분은 포지티브(+) 문턱값보다 작은 값에서 큰 값으로 변하므로 상승에지(P_Rise 1)가 된다.
여기서, 검출된 상승에지 및 하강에지와 기준점과의 시간차를 이용하여 디지털 값으로 변환하고, 도 5와 동일한 방법으로 데이터를 복원하게 된다.
도 7은 본 발명의 일 실시 예에 따른 데이터 복원 방법을 설명하기 위한 흐름도이다. 도 7에 따르면, 동기클럭 및 데이터를 수신한다(S710). 한편, 수신된 데이터를 복원하기 위해, 수신된 동기클럭을 이용하여 기준클럭을 생성한다(S720). 이 경우, 기준클럭은 동기클럭의 소정 주기, 예를 들어, 2주기를 한 주기로 하는 클럭이 될 수 있다. 또는 설계자에 의해 임의로 설정될 수도 있다.
한편, 수신되는 데이터의 에지를 검출한다(S730). 구체적으로, 기준클럭의 반주기동안 수신되는 데이터의 상승에지 및 하강에지를 검출하며, 검출된 에지에 따라 펄스신호를 출력한다.
다음으로, 기준클럭 중 기준점과 검출된 에지를 비교하여 시간차를 산출한다(S740). 여기서, 기준클럭의 기준점은 기준클럭의 반주기 개시점이 될 수 있다. 즉, 기준클럭의 반주기 개시점으로부터 S730단계에서 검출된 에지의 위치를 이용하여 시간차를 산출한다.
또한, 산출된 시간차를 디지털 값으로 변환한다(S750). 한편, 이에 대한 구체적인 설명은 도 4 내지 도 6을 통해 설명하였으므로, 이하 생략한다.
다음으로 반주기단위로 출력된 디지털값을 직렬조합하여 수신된 데이터를 복원한다(S760). 한편, 도 7에서는 하나의 데이터 복원부(120)를 이용한 데이터 복원을 설명하였으나, 복수 개의 데이터 복원부(120, 120-1)를 이용하여 연속적인 데이터 복원을 수행할 수도 있다.
이 경우, S710 단계 내지 S760 단계는, 기준클럭의 반주기 단위로 교변적으로 데이터복원을 병렬처리한다. 즉, 첫번째 데이터복원은 기준클럭의 홀수번째 반주기동안 수신된 데이터에 대하여 S710 단계 내지 S760 단계를 수행하고, 두번째 데이터복원은 기준클럭의 짝수번째 반주기동안 수신된 데이터에 대하여 S710 단계 내지 S760 단계를 수행한다.
다음으로, 각각 처리된 데이터를 직렬조합하여 수신된 전체 데이터를 복원할 수 있게 된다. 이에 따라, 수신되는 데이터에 대한 실시간 처리를 수행할 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
도 1은 본 발명의 일 실시 예에 따른 데이터 복원 장치의 구성을 나타내는 블럭도,
도 2 및 도 3은 도 1의 에지검출부의 다양한 예를 도시한 도면,
도 4는 도 1의 디지털 변환부 구성의 일 예를 도시한 도면,
도 5 및 도 6은 본 발명의 일 실시 예에 따른 데이터 복원 장치의 데이터 복원과정의 예를 설명하기 위한 모식도, 그리고,
도 7은 본 발명의 일 실시 예에 따른 데이터 복원 방법을 설명하기 위한 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 데이터 복원 장치 110 : 기준 클럭 생성부
120 : 데이터 복원부 121 : 에지 검출부
122-1 내지 122-n : 디지털 변환부
123 : 데이터 검출부 130 : 데이터 정렬부
140 : 조정부

Claims (14)

  1. 기준 클럭을 생성하는 기준 클럭 생성부; 및,
    수신되는 데이터의 에지를 검출하고, 상기 기준 클럭 중 기준점과 상기 검출된 에지 사이의 시간차를 이용하여 상기 데이터를 복원하는 데이터 복원부;를 포함하는 것을 특징으로 하는 데이터 복원 장치.
  2. 제1 항에 있어서,
    상기 데이터 복원부는,
    상기 수신되는 데이터의 상승 에지 및 하강 에지를 검출하는 에지 검출부;
    상기 기준클럭 반주기의 개시 시점을 상기 기준점으로 두고, 상기 상승 에지 또는 하강 에지와 비교하여, 상기 기준점과의 시간차를 산출하고 산출된 시간차를 디지털 값으로 출력하는 디지털 변환부; 및,
    상기 반주기 단위로 출력된 디지털 값을 이용하여 상기 수신된 데이터를 복원하는 데이터 검출부;를 포함하는 것을 특징으로 하는 데이터 복원 장치.
  3. 제2 항에 있어서,
    상기 에지 검출부는,
    복수 개의 문턱값을 기준으로 상기 에지를 검출하는 것을 특징으로 하는 데이터 복원 장치.
  4. 제2 항에 있어서,
    상기 디지털 변환부는 복수 개이며, 상기 데이터 검출부는 상기 복수 개의 디지털 변환부에서 출력되는 디지털 값들을 직렬 조합하는 것을 특징으로 하는 데이터 복원 장치.
  5. 제1 항에 있어서,
    상기 기준 클럭은 상기 수신되는 데이터의 동기 클럭을 이용하여 생성되는 것을 특징으로 하는 데이터 복원 장치.
  6. 제1 항 내지 제5 항 중 어느 한항에 있어서,
    상기 데이터 복원부는 복수 개이며, 상기 복수 개의 데이터 복원부 각각은 상기 수신되는 데이터를 상기 기준클럭의 반주기 마다 교번적으로 병렬처리하는 것을 특징으로 하는 데이터 복원 장치.
  7. 제6 항에 있어서,
    상기 복수 개의 데이터 복원부에서 처리된 각각의 데이터를 직렬조합하는 데이터 정렬부;를 더 포함하는 것을 특징으로 하는 데이터 복원 장치.
  8. (a) 기준 클럭을 생성하는 단계; 및,
    (b) 수신되는 데이터의 에지를 검출하고, 상기 기준 클럭 중 기준점과 상기 검출된 에지 사이의 시간차를 이용하여 상기 데이터를 복원하는 단계;를 포함하는 것을 특징으로 하는 데이터 복원 방법.
  9. 제8 항에 있어서,
    상기 (b)단계는,
    상기 수신되는 데이터의 상승 에지 및 하강 에지를 검출하는 에지검출단계;
    상기 기준클럭 반주기의 개시 시점을 상기 기준점으로 두고, 상기 상승 에지 또는 하강 에지와 비교하여 상기 기준점과의 시간차를 산출하고, 산출된 시간차를 디지털 값으로 출력하는 디지털 변환 단계; 및,
    상기 반주기 단위로 출력된 디지털 값을 이용하여 상기 수신된 데이터를 복원하는 복원단계;를 포함하는 것을 특징으로 하는 데이터 복원 방법.
  10. 제9 항에 있어서,
    상기 에지 검출 단계는,
    복수 개의 문턱값을 기준으로 상기 에지를 검출하는 것을 특징으로 하는 데이터 복원 방법.
  11. 제9 항에 있어서,
    상기 디지털 변환 단계는 복수 개의 디지털 변환부에 의해 수행되며, 상기 복원단계는 상기 복수 개의 디지털 변환부에서 출력되는 디지털 값들을 직렬 조합하는 것을 특징으로 하는 데이터 복원 방법.
  12. 제8 항에 있어서,
    상기 기준 클럭은 상기 수신되는 데이터의 동기 클럭을 이용하여 생성되는 것을 특징으로 하는 데이터 복원 방법.
  13. 제8 항 내지 제12 항 중 어느 한항에 있어서,
    상기 (b)단계는 복수개의 데이터복원부에 의해 수행되며, 상기 복수 개의 데이터 복원부는 상기 수신되는 데이터에 대하여 상기 기준클럭의 반주기 마다, 교번적으로 병렬 동작하는 것을 특징으로 하는 데이터 복원 방법.
  14. 제13 항에 있어서,
    상기 복수 개의 데이터 복원부에서 처리된 각각의 데이터를 직렬조합하는 조합단계;를 더 포함하는 것을 특징으로 하는 데이터 복원 방법.
KR1020070121705A 2007-11-27 2007-11-27 데이터 복원 장치 및 그 방법 KR20090054821A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070121705A KR20090054821A (ko) 2007-11-27 2007-11-27 데이터 복원 장치 및 그 방법
US12/052,091 US8275085B2 (en) 2007-11-27 2008-03-20 Apparatus and method for recovering data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070121705A KR20090054821A (ko) 2007-11-27 2007-11-27 데이터 복원 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20090054821A true KR20090054821A (ko) 2009-06-01

Family

ID=40669704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070121705A KR20090054821A (ko) 2007-11-27 2007-11-27 데이터 복원 장치 및 그 방법

Country Status (2)

Country Link
US (1) US8275085B2 (ko)
KR (1) KR20090054821A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180092755A (ko) 2017-02-10 2018-08-20 한온시스템 주식회사 전동 압축기의 기동 제어 방법 및 전동 압축기의 기동 제어 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10454483B2 (en) * 2016-10-24 2019-10-22 Analog Devices, Inc. Open loop oscillator time-to-digital conversion
US10312892B2 (en) * 2017-01-31 2019-06-04 International Business Machines Corporation On-chip waveform measurement
CN109194459B (zh) * 2018-10-08 2020-11-06 惠科股份有限公司 传输信号的数据提取方法、装置及存储介质
EP3667935B1 (en) * 2018-12-14 2021-06-16 Nxp B.V. Method and system for operating a communications device that communicates via inductive coupling

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148450A (en) * 1990-05-15 1992-09-15 Apple Computer, Inc. Digital phase-locked loop
US6278754B1 (en) * 1996-09-20 2001-08-21 Comsat Corporation Demodulation of asynchronously sampled data by means of detection-transition sample estimation in a shared multi-carrier environment
JPH11122229A (ja) * 1997-10-17 1999-04-30 Fujitsu Ltd リタイミング回路およびリタイミング方法
US6772021B1 (en) * 1998-11-16 2004-08-03 Creative Technology Ltd. Digital audio data receiver without synchronized clock generator
JP3327256B2 (ja) * 1999-06-17 2002-09-24 日本電気株式会社 クロックリカバリ回路及び位相比較方法
US6208169B1 (en) * 1999-06-28 2001-03-27 Intel Corporation Internal clock jitter detector
US6472913B2 (en) * 2001-01-26 2002-10-29 Oki Electric Industry Co., Ltd Method and apparatus for data sampling
US6941484B2 (en) * 2002-03-01 2005-09-06 Intel Corporation Synthesis of a synchronization clock
ATE421201T1 (de) * 2003-12-19 2009-01-15 Ibm Verbesserungen für datenrückgewinnungsschaltungen mit überabtastung zu wahl des besten datenabtastwertes
JP2005318014A (ja) * 2004-04-26 2005-11-10 Sony Corp 擬似ロック検出回路および擬似ロック検出方法、ｐｌｌ回路およびクロックデータリカバリ方法、通信装置および通信方法、並びに、光ディスク再生装置および光ディスク再生方法
US7433442B2 (en) * 2004-09-23 2008-10-07 Standard Microsystems Corporation Linear half-rate clock and data recovery (CDR) circuit
US7409019B2 (en) * 2004-09-30 2008-08-05 International Business Machines Corporation High Speed Multi-Mode Receiver with adaptive receiver equalization and controllable transmitter pre-distortion
JP4756954B2 (ja) * 2005-08-29 2011-08-24 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
CN101313508B (zh) * 2005-11-22 2011-07-20 松下电器产业株式会社 相位比较器和相位调整电路
CN101501995B (zh) * 2006-07-28 2012-07-25 松下电器产业株式会社 相位比较器、相位比较装置以及时钟数据恢复系统
WO2008029438A1 (fr) * 2006-09-04 2008-03-13 Mitsubishi Electric Corporation Circuit de reproduction de données
US7983332B2 (en) * 2007-11-12 2011-07-19 Tektronix, Inc. Eye violation and excess jitter trigger

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180092755A (ko) 2017-02-10 2018-08-20 한온시스템 주식회사 전동 압축기의 기동 제어 방법 및 전동 압축기의 기동 제어 장치

Also Published As

Publication number Publication date
US20090135975A1 (en) 2009-05-28
US8275085B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
JP5321864B2 (ja) デジタル位相比較器
TWI410791B (zh) 用以傳送及接收複數個資料位元的裝置與方法
JP5202115B2 (ja) 伝送システム、受信装置および伝送方法
JP3946050B2 (ja) データ・クロック・リカバリ回路
US8687752B2 (en) Method and apparatus for receiver adaptive phase clocked low power serial link
JP2007274122A (ja) パラレル変換回路
KR20090054821A (ko) 데이터 복원 장치 및 그 방법
US8964925B1 (en) Multi-rate control loop for a digital phase locked loop
KR101615101B1 (ko) 클록 복원 회로 및 이를 포함하는 샘플링 신호 생성기
CN113078899A (zh) 时钟和数据恢复电路
US7321647B2 (en) Clock extracting circuit and clock extracting method
JP6451757B2 (ja) Ａｄ変換装置
JP5369524B2 (ja) クロック・データ・リカバリ回路
CN110545093A (zh) 半导体装置以及半导体测试设备
JP2012028943A (ja) 受信回路
JP5273149B2 (ja) デジタル位相比較器と方法
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
TWI478542B (zh) 信號等化裝置及其方法
CN110719071B (zh) 一种带有校准的倍频电路以及控制方法
US8774325B2 (en) Clock and data recovery circuits
JP2008283539A (ja) 多値信号用クロック再生装置
US8811501B2 (en) Receiving apparatus, transmission and reception system, and restoration method
JP3157029B2 (ja) データ受信装置
JP6027359B2 (ja) クロックデータリカバリ回路及び半導体装置
KR100681041B1 (ko) 직렬 데이터 수신 회로 및 방법.

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid