CN103229426B - 用于xdsl电缆的串扰模拟器 - Google Patents

Abstract

一种用于电缆的串扰模拟器，该电缆优选为xDSL通信电缆，由若干模拟路径表示，每个模拟路径包括在印刷电路板PCB上与第二分段(L1b/L4b)串联连接的第一分段(L1a/L4a)。同一模拟路径的第一分段和第二分段在它们的接合点处形成例如约90度的角。所有模拟路径具有相同的长度，并且优选地在PCB上平行地延伸。结果，每个模拟路径仅在交叉点处与任何另一模拟路径交叉一次(X21)。此外，串扰模拟器在PCB上占据的区域相对于矩阵拓扑结构而减少，由此本拓扑结构能够容易地被扩展到大量的耦合器，从而允许对在交叉点处具有大量耦合元件(CP)的无源耦合模拟器进行设计指导。

Description

用于XDSL电缆的串扰模拟器

技术领域

本发明涉及用于包括多条线的电缆的串扰模拟器，所述多条线中的每条线对应于所述串扰模拟器的印刷电路板PCB上的不同的模拟路径，每个模拟路径包括与第二分段串联连接的第一分段，并且所述多条线的所有模拟路径被布置为在预定的交叉点处在不同的层上彼此交叉。

背景技术

当需要在实验室中测试多个干扰器的动态串扰对通信产品的影响时，通常必须使用真实的电缆，优选xDSL电缆。

使用真实电缆的缺点是基于不同测试实验室的环境不可重现。这会损害性能依赖于真实电缆的特性的装备的多点或平行测试。此外，配置各种部署场景的灵活性受限于真实电缆，阻碍了对实际应用中出现的特定测试条件的模拟。

这能够通过使用借助耦合元件实现的串扰模拟器平台来解决。

这样的串扰模拟器平台通常具有如图1所示的矩阵的形状，其中电缆中的一条线对应于一条模拟路径，该模拟路径具有第一分段L1a/L4a和第二分段L1b/L4b，第一分段L1a/L4a为矩阵中的垂直线(列)而第二分段L1b/L4b为矩阵中的水平线(行)。在交叉点处，水平线和垂直线彼此绝缘。更加具体地，为了表示N＝4条线，使用了4×4串扰模拟器矩阵。每个第一分段L1a/L4a具有第一分段输入端L1ai/L4ai以及第一分段输出端L1ao/L4ao，每个第二分段L1b/L4b具有第二分段输入端L1bi/L4bi以及第二分段输出端L1bo/L4bo。

由将第一分段输出端与对应的第二分段输入端相互连接的线完成模拟路径。

通过这种方式，每个模拟路径至少在两个交叉点比如X12或X21处与所有其它的模拟路径交叉，还在交叉点比如X11和X44处与其自身交叉。

为了实现尤其是对高频的限制，即DSL通信，迹线(track)长度或者每个模拟路径的长度应该保持相等以便限制各条线或者它们对应的模拟路径之间的差分延迟差。为了这个目的，第一分段输出端与第二分段输入端之间的互连线被选为等长。然而，在这种情况下，互连线之间的不可避免的附加的交叉点XE负面地影响了测量，因为这些串扰测量应该仅仅与矩阵内不同模拟路径之间的交叉点相关。

为了避免各个互连线之间不想要的交叉点的问题，提出了图2的模拟矩阵。其中，矩阵的第二分段L1b-L4b或水平线(行)以与图1中相反的顺序排列；第一分段L1a-L4a或垂直线(列)保持相同的顺序，反之亦然。因此，将第一分段输出端L1ao-L4ao与对应的第二分段输入端L1bi-L4bi相互连接的线不再彼此交叉。然而，在该方法中，互连线具有不同长度，这对于DSL通信测量而言同样是不能接受的。

此外，这种矩阵布局还具有如下附加的问题：在不同的模拟路径之间提供了不必要的双交叉点，比如X12或X21，以及在同一模拟路径的第一分段和第二分段之间提供了不必要的交叉点，比如X11和X44。并不需要具有双交叉点，因为通常产生针对这些交叉点的串扰的元件是双向的。

矩阵形状的串扰模拟器平台还不适合于大量(N个)耦合元件(例如，N＞2000)。

发明内容

本发明的目标在于，提供一种上述类型的串扰模拟器，但是优化为，所有模拟路径都具有相同的长度，并且避免了同一模拟路径的各分段之间和/或彼此相交的互连线之间不必要的交叉点。

根据本串扰模拟器的特征实施例，由于以下事实使该目标得以实现：对于每个模拟路径，所述第一分段的一端部是第一分段输出端而所述第二分段的一端部是第二分段输入端；对于每个模拟路径，所述第一分段输出端在接合点处连接到所述第二分段输入端，从而所述第一分段和第二分段在所述接合点处形成一个角；并且所述多条线的每个模拟路径与所述多条线的任何另一模拟路径仅仅在一个预定的交叉点处交叉一次。

通过这种方式，各个接合点有利地代替了同一模拟路径的第一分段输出端和第二分段输入端之间的互连线。容易地避免了不同长度的模拟路径以及互连线之间的交叉点。

而且，通过在同一模拟路径的第一分段和第二分段之间形成例如约90°的角，每个模拟路径与多条线的其它模拟路径仅仅交叉一次，并且第一分段能够不再与同一模拟路径的第二分段相交。结果，串扰模拟器在PCB上占据的区域相对于矩阵的拓扑结构显著地减少。

串扰模拟器或者印刷电路布线(routing)的这种拓扑结构能够被容易地扩展到大量的耦合器，从而允许对具有大量耦合元件的无源耦合模拟器进行设计指导。

该串扰模拟器的另一个特征实施例为，在两个模拟路径间的交叉点附近提供耦合元件。

在优选的特征实施例中，被连接到两个不同的模拟路径的各分段的耦合元件的端部尽可能地短。

此外，该串扰模拟器的另一特征实施例为，所述电缆进一步包括第二多条线，所述第二多条线中的每条线对应于所述模拟器的所述印刷电路板PCB上的不同的模拟路径；与所述第二多条线中的线相对应的模拟路径以类似于与提到的第一多条线中的线相对应的模拟路径的方式布置；所述第一多条线的模拟路径位于所述印刷电路板PCB的第一区域上；以及所述第二多条线的模拟路径位于所述印刷电路板PCB的第二区域上。

在优选的特征实施例中，所述电缆为包括多个差分通信线对(例如，正极线与负极线)的DSL通信电缆，并且所述第一多个模拟路径对应于包括每个所述线对中的第一条线的第一组线，而所述第二多个模拟路径对应于包括每个所述线对中的第二条线的第二组线。

通过将第一以及第二串扰模拟器的模拟路径置于印刷电路板PCB的不同区域或不同层上，在测量期间以受控的方式实现它们之间的彼此影响成为可能。

在另一特征实施例中，提供了串扰模拟器布置，该串扰模拟器布置包括四个类似的串扰模拟器，每个包括N个模拟路径。对于第一串扰模拟器的每个模拟路径，第一分段输出端与第二分段输入端断开，而对于第二串扰模拟器的每个模拟路径，第一分段输出端与第二分段输入端断开。所述第一和第二串扰模拟器的第一分段输入端构成了所述串扰模拟器布置的2N个模拟路径输入端。所述第一和第二串扰模拟器的断开的接合点被连接件代替，其中所述第一串扰模拟器的每个第一分段输出端被连接到所述第二串扰模拟器的不同的第二分段输入端，而所述第二串扰模拟器的每个第一分段输出端被连接到所述第一串扰模拟器的不同的第二分段输入端，并且其中这些连接件可以构成N个附加的交叉点。所述第一串扰模拟器的每个第二分段输出端连接到第三串扰模拟器的不同的第一分段输入端，而所述第二串扰模拟器的每个第二分段输出端连接到第四串扰模拟器的不同的第一分段输入端。最后，所述第三和第四串扰模拟器的第二分段输出端构成了所述串扰模拟器布置的2N个模拟路径输出端。

通过这种方式，通过每个都具有N个模拟路径的四个串扰模拟器的相互连接获得了双倍大小的、具有2N个模拟路径的串扰模拟器或串扰模拟器布置。

在所附的权利要求中提到了该串扰模拟器的另外的特征实施例。

应该注意到，在权利要求中所使用的术语“包含”或“包括”不应该被解释为仅限于其后列出的装置。因此，比如“包括装置A和B的设备”的表述的范围不应该被限制为仅仅由装置A和B构成的设备的实施例。这意味着，对于本发明的各个实施例，A和B是该设备的必要装置。

类似地，应该注意到同样在权利要求中使用的术语“耦合”不应该被解释为仅限于直接的连接。因此，比如“与设备B耦合的设备A”的表述的范围不应该被限制为设备A的输出端直接连接到设备B的输入端的设备的实施例。这意味着，A的输出端与B的输入端之间存在可以包括其它的设备或装置的路径。

附图说明

通过参考下面结合附图对实施例的说明，本发明的上述以及其它的目标和特点将变得更加明显，而本发明本身也将会被最好地理解，其中：

图1示出如现有技术已知的具有矩阵拓扑结构的串扰模拟器；

图2示出了图1的矩阵形状的串扰模拟器的变形；

图3示出了根据本发明的串扰模拟器的实施例的两个模拟路径以及指示路径之间的交叉点的表；

图4示出了具有N＝4个模拟路径的串扰模拟器的实施例，以及指示路径之间交叉点的表；

图5示出了连接在串扰模拟器的两个不同模拟路径之间的无源耦合元件；

图6示出了包含若干串扰模拟器的较大的串扰模拟器布置，以及指示路径之间交叉点的表；以及

图7a和图7b示出了图6的串扰模拟器布置的细节。

具体实施方式

该串扰模拟器建立在印刷电路板PCB上并且允许耦合大量的差分线对(例如，2×50个迹线)以便模拟真实的xDSL电缆。为了减少不想要的串扰，来自于不同线路的迹线可以相对地彼此远离，并且优选地仅仅布线在PCB的几个层上。这是为了进一步保证每个线路或模拟路径与所有其他的线路在分离的交叉点处交汇。

最后，代替使用如图1和图2中所示以及上面所描述的矩阵拓扑结构，如上所述，PCB上的模拟路径的另一种布局是优选的。在图3所示的这种针对两个模拟路径的串扰模拟器布局中，xDSL电缆的每条线对应于印刷电路板PCB上的不同的模拟路径。第一模拟路径是通过将第一分段L1a与第二分段L1b串联连接而构成的，而第二模拟路径是通过将另一第一分段L2a与另一第二分段L2b串联连接而构成的。

第一分段L1a、L2a均具有相同的预定长度，平行地延伸，并且在PCB上均匀地分布。对于第二分段L1b、L2b也是如此。第一分段的长度优选地，但不是必须的，等于第二分段的长度。这在高频操作时尤为重要。

第一模拟路径具有模拟路径输入端L1ai，其是位于第一分段L1a的一端部的第一分段输入端，而第一分段L1a的另一端部为第一分段输出端L1ao。第一模拟路径进一步具有模拟路径输出端L1bo，其是位于第二分段L1b路径的一端部的第二分段输出端，而第二分段L1b的另一端部为第二分段输入端L1bi。

每个模拟路径的第一分段输出端L1ao、L2ao在接合点L1ao+L1bi、L2ao+L2bi处连接到同一路径的第二分段输入端L1bi、L2bi，从而第一和第二分段在它们的接合点处形成角，优选为90度的角。

因此，每个模拟路径与串扰模拟器的任何另一模拟路径仅仅交叉一次。

更具体地，第一模拟路径的第二分段L1b在交叉点X21处与第二模拟路径的第一分段L2a交叉。该交叉点X21可以被表示在如图3所示的表中，其中它表示从路径1到路径2的串扰，反之亦然。由于没有模拟路径自身的交叉，该表中的对角线为空。

图4进一步图示了印刷电路板布线上的具有N＝4个模拟路径的扩展的拓扑结构。

该拓扑结构具有N＝4个模拟路径输入端L1ai至L4ai以及4个模拟路径输出端L1bo至L4bo。第一模拟路径的第二分段L1b分别在交叉点X21、X31和X41处与第二、第三以及第四模拟路径的第一分段L2a、L3a和L4a交叉。此外，第二模拟路径的第二分段L2b与第三模拟路径的第一分段L3a在交叉点X32处交叉，与第四模拟路径的第一分段L4a在交叉点X42处交叉。最后，第三模拟路径的第二分段L3b与第四模拟路径的第一分段L4a在交叉点X43处交叉。这些元素也可以被输入到如图4所示的表中，其中指示了示例性交叉点X42。

这个布局清楚地显示，该拓扑结构只形成了6个不可避免的交叉点。

模拟路径间的这种基本上垂直的交叉甚至进一步减少了不可控的串扰。

仅仅通过以一移位复制该结构，该拓扑结构允许耦合任意N条独立的线或N个差分对或M×N个线路(其中M可以是任何数)。如图5所示的耦合元件CP可以简单地是单个无源部件，例如，电容器、电阻器或线圈，但其也可以是更加复杂的无源或有源电路或滤波器。

在两个不同的模拟路径之间的交叉点处，例如X21，并且尽可能地靠近它们的分段的接合点L1ao+L1bi和L2ao+L2bi而提供耦合元件CP。这样，能够以对xDSL性能影响最小的方式实现耦合。

更具体地，耦合元件CP为无源耦合元件，具有在C21处连接到第二模拟路径的第一分段L2a的一端部S21，并具有在C12处连接到第一模拟路径的第二分段L1b的另一端部S12。

应该注意，耦合元件CP的端部S21和S12优选尽可能地短。

这样一种简单的交叉连接允许对重型多对电缆的大量差分对的串扰耦合进行模拟。

DSL电缆通常包含差分通信线对(正极线和负极线)，其中线对的每个第一条线由如上所述的第一串扰模拟器中的模拟路径表示。那么，线对的每个第二条线由类似但不同于第一串扰模拟器的第二串扰模拟器中的第二模拟路径表示。该第二模拟路径以类似于第一模拟路径的方式布置。

更加具体地，第一模拟路径位于印刷电路板PCB的第一区域上，而第二模拟路径位于该PCB的第二区域上。该第二区域的模拟路径相对于第一区域的模拟路径移位。这种移位还能够通过将第一和第二模拟路径置于印刷电路板PCB的不同层上来实现。

应该注意，可以在所述第一区域的模拟路径和所述第二区域的模拟路径之间的交叉点附近提供耦合元件。

更加具体地，每个差分对的正极线(相应的负极线)借助于单个无源耦合元件与每个其它差分对的正极线(相应的负极线)耦合。

应该注意，耦合元件可以如上所述地更加复杂。例如，其可以包含更多的部件，并且正极线和负极线上的部件可以被互相连接起来而形成更加复杂的滤波器。

进一步地，通过使用同样的原理构思但是按照如下所述地布置，将上面的串扰模拟器从N×N扩展到2N×2N是可能的。

这样的2N×2N或双倍串扰模拟器为包括四个串扰模拟器CCE1至CCE4的串扰模拟器布置，每个串扰模拟器与上面所描述的串扰模拟器类似并且包含N个(例如，4个)模拟路径。

在如图6所示的该串扰模拟器布置中，第一串扰模拟器CCE1及第二串扰模拟器CCE2的第一分段输入端L1ai-L4ai、L5ai-L8ai构成2N(2*4＝8)个模拟路径输入端，而第三串扰模拟器CCE3及第四串扰模拟器CCE4的第二分段输出端L5’ai-L8’ai/L1’ai-L4’ai构成2N个模拟路径输出端。

此外，如图7a和图7b所示，第一串扰模拟器CCE1的每个模拟路径具有在各自的接合点L1ao+L1bi/L4ao+L4bi处与其第二分段输入端L2bi/L4bi断开的第一分段输出端L1ao/L4ao。

类似地，第二串扰模拟器CCE2的每个模拟路径的第一分段输出端L5ao/L8ao在它们的点L5ao+L5bi/L8ao+L8bi处与该路径的第二分段输入端L5bi/L8bi断开。

这样断开的接合点L1ao+L1bi-L4ao+L4bi和L5ao+L5bi-L8ao+L8bi被连接件CO代替。

连接件CO将第一串扰模拟器CCE1的每个第一分段输出端L1ao-L4ao连接到第二串扰模拟器CCE2的不同的第二分段输入端L5bi-L8bi，并且它们进一步地将第二串扰模拟器CCE2的每个第一分段输出端L5ao-L8ao连接到第一串扰模拟器CCE1的不同的第二分段输入端L1bi-L4bi。

最后，第一串扰模拟器CCE1的每个第二分段输出端L1bo-L4bo被连接到第三串扰模拟器CCE3的不同的第一分段输入端L5’ai-L8’ai，而第二串扰模拟器CCE2的每个第二分段输出端L5bo-L8bo被连接到第四串扰模拟器CCE4的不同的第一分段输入端L1’ai-L4’ai。

在该串扰模拟器布置中，在同一串扰模拟器CCE1、CCE2、CCE3或CCE4内的两个不同模拟路径之间的每个交叉点处提供耦合元件，如CP。这被表示在如图6所示的表中：对于CCE1至CCE4，分别存在正方形、菱形、三角形以及五边形。能够看出，在CCE 1和CCE2之间的互连接上添加CP元件，(用圆圈表示)完成该表，并且因此填满了整个2N×2N串扰模拟器布置。

应该注意，通过利用甚至更多的串扰模拟器进行外推(extrapolation)，上述的2N×2N串扰模拟器布置可以被扩展为更高数目的迹线。然后，这些附加的串扰模拟器例如被连接到第三串扰模拟器CCE3和/或第四串扰模拟器CCE4的接合点。

最后的说明是，本发明的各个实施例在上面以功能块的方式描述。根据上面给出的对这些块的功能性描述，对于设计电子设备的领域的普通技术人员来说，如何能够利用公知的电子部件制造出这些块的实施例是显而易见的。因此，并未给出这些功能块的内容的具体架构。

虽然已经在上面结合特定的装置描述了本发明的原理，应该清楚地理解，这样的描述仅仅是通过举例的方式进行的而并非是对本发明的范围的限制，本发明的范围在所附的权利要求中定义。

Claims (16)

1.一种用于电缆的串扰模拟器，所述电缆包括多条线，

所述多条线中的每条线对应于所述串扰模拟器的印刷电路板PCB上的不同的模拟路径，

每个模拟路径包括与第二分段(L1b/L4b)串联连接的第一分段(L1a/L4a)，并且

所述多条线的所有所述模拟路径被布置为在预定的交叉点(X21)处在不同的层上彼此交叉，

所述串扰模拟器的特征在于，针对每个模拟路径，所述第一分段(L1a/L4a)的一端部是第一分段输出端(L1ao/L4ao)，并且所述第二分段(L1b/L4b)的一端部是第二分段输入端(L1bi/L4bi)，

针对每个模拟路径，所述第一分段输出端在接合点(L1ao+L1bi/L4ao+L4bi)处连接到所述第二分段输入端，使得所述第一分段和所述第二分段在所述接合点处形成角，

并且所述多条线的每个模拟路径与所述多条线的任何另一模拟路径仅在一个预定的交叉点(X21)处交叉一次。

2.根据权利要求1所述的串扰模拟器，其特征在于，在两个模拟路径之间的交叉点(X21)附近提供耦合元件(CP)。

3.根据权利要求2所述的串扰模拟器，其特征在于，所述耦合元件(CP)具有连接(C21)到一个模拟路径(L2)的所述第一分段(L2a)的一端部(S21)，并且具有连接(C21)到所述多条线的另一模拟路径(L1)的所述第二分段(L1b)的另一端部(S12)。

4.根据权利要求3所述的串扰模拟器，其特征在于，所述耦合元件(CP)的所述端部(S21，S12)尽可能地短。

5.根据权利要求1所述的串扰模拟器，其特征在于，每个模拟路径具有与在所述模拟路径的第一分段(L1a/L4a)的输入端部处的第一分段输入端相对应的模拟路径输入端(L1ai/L4ai)，

每个模拟路径具有与在所述模拟路径的第二分段(L1b/L4b)的输出端部处的第二分段输出端相对应的模拟路径输出端(L1bo/L4bo)，

所述第一分段输入端和所述第一分段输出端(L1ao/L4ao)在所述第一分段的相对端部处，

并且所述第二分段输入端和所述第二分段输出端(L2bo/L4bo)在所述第二分段的相对端部处。

6.根据权利要求1所述的串扰模拟器，其特征在于，所述多条线的所有所述模拟路径具有相同的预定长度。

7.根据权利要求1所述的串扰模拟器，其特征在于，所有所述第一分段(L1a-L4a)在所述PCB上平行地延伸，

并且所有所述第二分段(L1b-L4b)在所述PCB上平行地延伸。

8.根据权利要求1所述的串扰模拟器，其特征在于，所述电缆为DSL通信电缆。

9.根据权利要求1所述的串扰模拟器，其特征在于，所述电缆进一步包括第二多条线，所述第二多条线中的每条线对应于所述模拟器的所述印刷电路板PCB上的不同的模拟路径，

与所述第二多条线中的线相对应的所述模拟路径以类似于与提到的所述多条线中的线、即第一多条线中的线相对应的所述模拟路径的方式布置，

所述第一多条线的所述模拟路径位于所述印刷电路板PCB的第一区域上，

并且所述第二多条线的所述模拟路径位于所述印刷电路板PCB的第二区域上。

10.根据权利要求9所述的串扰模拟器，其特征在于，所述第二区域的所述模拟路径相对于所述第一区域的所述模拟路径而移位。

11.根据权利要求10所述的串扰模拟器，其特征在于，所述第一区域的所述模拟路径和所述第二区域的所述模拟路径位于所述印刷电路板PCB的不同层上。

12.根据权利要求9所述的串扰模拟器，其特征在于，在所述第一区域的模拟路径和所述第二区域的模拟路径之间的交叉点附近提供耦合元件。

13.根据权利要求9所述的串扰模拟器，其特征在于，所述电缆为包括多个差分通信线对的DSL通信电缆，

并且与所述第一多条线中的线相对应的所述模拟路径对应于第一组线，所述第一组线包括每个所述线对中的第一条线，而与所述第二多条线中的线相对应的所述模拟路径对应于第二组线，所述第二组线包括每个所述线对中的第二条线。

14.一种串扰模拟器布置，其特征在于，所述串扰模拟器布置包括四个类似的串扰模拟器(CCE1-CCE4)，每个串扰模拟器是根据权利要求1所述的串扰模拟器并且包括N(4)个模拟路径，

针对第一串扰模拟器(CCE1)的每个模拟路径，所述第一分段输出端(L1ao-L4ao)与所述第二分段输入端(L2bi-L4bi)断开，

针对第二串扰模拟器(CCE2)的每个模拟路径，所述第一分段输出端(L5ao-L8ao)与所述第二分段输入端(L5bi-L8bi)断开，

所述第一串扰模拟器(CCE1)和所述第二串扰模拟器(CCE2)的所述第一分段输入端(L1ai-L4ai；L5ai-L8ai)构成所述串扰模拟器布置的2N个模拟路径输入端，

所述第一串扰模拟器(CCE1)和所述第二串扰模拟器(CCE2)的断开的接合点(L1ao+L1bi-L4ao+L4bi；L5ao+L5bi-L8ao+L8bi)被连接件(CO)代替，其中

所述第一串扰模拟器(CCE1)的每个第一分段输出端(L1ao-L4ao)分别连接到所述第二串扰模拟器(CCE2)的不同的第二分段输入端(L5bi-L8bi)，并且

所述第二串扰模拟器(CCE2)的每个第一分段输出端(L5ao-L8ao)分别连接到所述第一串扰模拟器(CCE1)的不同的第二分段输入端(L1bi-L4bi)，

所述第一串扰模拟器(CCE1)的每个第二分段输出端(L1bo-L4bo)分别连接到第三串扰模拟器(CCE3)的不同的第一分段输入端(L5’ai-L8’ai)，并且

所述第二串扰模拟器(CCE2)的每个第二分段输出端(L5bo-L8bo)分别连接到第四串扰模拟器(CCE4)的不同的第一分段输入端(L1’ai-L4’ai)，

并且所述第三串扰模拟器(CCE3)和所述第四串扰模拟器(CCE4)的所述第二分段输出端(L5’ai-L8’ai；L1’ai-L4’ai)构成所述串扰模拟器布置的2N个模拟路径输出端。

15.根据权利要求14所述的串扰模拟器布置，其特征在于，在同一串扰模拟器(CCE1，CCE2，CCE3，CCE4)内的两个不同模拟路径之间的交叉点附近提供耦合元件(CP)。

16.根据权利要求14所述的串扰模拟器布置，其特征在于，在所述连接件(CO)中的至少一个连接件附近提供耦合元件(CP)。