JPH04128974A - 回路接続検証方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回路接続検証方法に関し、特に電子回路のバタ
ン設計における論理的な接続検証を行なう回路接続検証
方法に関する。

〔従来の技術〕

電子回路のバタン設計において、バタン設計データが論
理設計どおりの接続を持つかどうかの検証は、電子計算
機上のツールを用いて行っている。

ところが、電子回路の大規模化、高集積化にともない、
上記の検証にかかる時間が膨大なものになってきている
。このため電子回路の階層的に構成されているバタン設
計データの階層性を利用して、−度に扱うデータ量を削
減して高速化を図イうとする接続検証システムが開発さ
れている。

以下図面を用いてこの従来の回路接続情報方ｄについて
説明する。

従来の回路接続検証方法は第５図に示すように、パター
ン設計データを入力するステップＣ１と、ブロック外の
配線とブロック端子データをヌカし互いに電気的に接続
するデータ同志をグループ化するステップＣ２と、等電
位追跡後のブロック端子データを基にブロック間の接続
情報を復デするステップＣ３と、論理設計で作成された
ブロック間の回路接続情報と、バタン設計データから抽
出されたブロック間の回路接続情報を比較照合するステ
ップＣ４の、四つのステップから構成されていた。

次に、図面を用いて従来の回路接続検証方法の具体的な
手法を説明する。

第６図は、階層的に構成されたバタン設計データの一例
である。

本例のバタン設計データは、ブロックと呼ぶ部分回路を
示す階層と、ブロック同志の接続で全体を現す階層の２
階層から構成されている。

第６図において、矩形で示されているブロック１と、線
分で示されているブロック外の配線２と、点で示されて
いる端子名、ブロック名等を属性として持つブロック端
子データ３と、ブロックの重なり４と、ブロックとブロ
ック外の配線の重なり部分５とがそれぞれ示されている
。

第７図は、ブロックの重なり４によって生じる接続関係
を示す。

第７図において、互いに重なりを持つブロック６．７と
、ブロック６内の配線８．１０と、ブロック７内の配線
９．１１と、異なるブロック内の配線の重なりで生じる
ブロック間重畳接続関係１２とが示されている。

第８図は、ブロックとブロック外の配線の重なり５によ
って生じる接続関係を示す。

第６図において、ブロック内の配線１３と、ブロック外
の配線１４と、ブロック内の配線とブロック外の配線の
重なりによって生じるブロック内外重畳接続間係１５と
が示されている。

第８図は、模式的に表現している図で、実際のバタン設
計データとは異なる。

ステップＣ２で、ブロック外の配線２とブロック端子デ
ータ３とを入力し、互いに電気的に接続するデータ同志
をグループ化する。この操作を等電位追跡という。

ステップＣ３で、等電位追跡後のブロック端子データを
基にブロック間の接続情報を復元する。

等電位追跡後のブロック端子データは、ブロック名、端
子名、及び端子がどの配線に接続しているかの情報を持
っているので、どのブロックのどの端子がどの配線につ
ながっているかが解る、すなわち、ブロック間の接続情
報を復元することが出来る。

次に、ステップＣ４において、論理設計で作成されたブ
ロック間の回路接続情報と、バタン設計データから抽出
されたブロック間の回路接続情報を比較照合する。

本方法の利点は、ブロック間の配線を等電位追跡してブ
ロック間の接続照合を行うので、回路を素子のレベルま
で展開して処理するよりも扱うデータ数が少なくて済む
ため処理を大規模・高速化できることである。

ただし、通常のバタン設計では、第６図に示すブロック
の重なり４や、ブロックとブロック外の配線との重なり
５を許している。従って、第７図に示すようなブロック
間重畳接続間係１２や、第８図に示すようなブロック内
外重畳接続関係１５が存在している。

ところが、本方法では、各ブロックを完全なブラックボ
ックスとして扱うなめ、このようなブロック間重畳接続
関係や、ブロック内外重畳接続関係を認識できないため
、本来の接続情報を抽出できず、回路接続検証で設計エ
ラーを見逃す可能性があった。

〔発明が解決しようとする課題〕

電子回路、特に集積回路の大規模化に伴い、回路接続検
証処理で扱うべきデータ量も大規模化している。ところ
が、上述した従来の回路接続検証方法では、ブロックの
重なりによるブロック間重畳接続関係や、ブロックと上
位の階層の配線との重なりによるブロック内外重畳接続
関係を認識できないという欠点があった。

〔課題を解決するための手段〕

本発明の回路接続検証方法は、回路素子と内部配線と端
子名およびブロック名を属性として持つブロック端子デ
ータとを有する回路ブロックと、前記回路ブロック外の
配線とを有する階層的に構成された電子回路のパターン
設計データを予め定めた処理単位で領域分割し、 前記領域分割により切断される前記配線の切断面に前記
配線がまたがる両方の領域に属性として共通の識別符号
を有する領域分割端子データを付与し、 前記処理単位ごとに前記パターン設計データを展開して
展開データを生成し、 前記展開データごとに前記回路素子の認識および前記領
域分割端子データを含めた等電位追跡をし、 前記展開データごとに前記ブロック端子データに基ずい
て前記回路ブロック間の接続情報を復元して分割領域接
続情報を生成し、 前記領域分割端子データに基ずいて前記分割領域接続情
報を併合するものである。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示すフローチャートであ
る。

第２図は、第１図に示す本発明の実施例に用いる情報処
理システムの一例を示すブロック図である。

第２図に示すように、本発明の実施例に用いる情報処理
システムは、電子回路のパターン設計データを入力する
ための磁気テープ装置等のデータ入力手段Ｂ１と、中央
処理装置等の処理実行手段Ｂ２と、磁気ディスク等の補
助記憶手段Ｂ３と、実行結果を印刷するラインプリンタ
ー等のデータ出力手段Ｂ４とから構成される。

次に、第１図に示す本発明の実施例は、第２図の処理実
行手段Ｂ２上で走るもので、データ入力ステップＡ１と
、階層的に構成されたバタン設計データを分割するステ
ップＡ２と、分割後の各々のバタン設計データを展開す
るステップＡ３と、展開後のデータを等電位追跡するス
テップＡ４と、等電位追跡後のデータからブロック間の
接続情報を抽出するステップＡ５と、分割領域毎に抽出
した接続情報を併合するステップＡ６と、論理設計で作
成された接続情報とバタン設計データから抽出された接
続情報を比較照合するステップＡ７の、七つのステップ
から構成される。

次に、本実施例による回路接続検証処理のフローについ
て説明する。

ステップＡ１で、バタン設計データを入力する。

ステップＡ２で、階層的に設計されているバタン設計デ
ータを領域分割する。

第３図は、前述の従来例で説明した第６図に示すバタン
設計データを領域分割する例である。

第３図において、領域分割線１６．１７が示されている
。領域分割で配線の切れ目となる部分では、配線がまた
がる両方の領域に属性として同じ識別符号をもつ領域分
割端子データを発生しておく。

第４図は、領域分割で配線の切れ目となっている部分の
例を示した図である。

第４図において、配線１９．２０および配線２１．２２
は、領域分割前は１つの配線であったものを示し、また
、領域を分割する領域分割線２３と、領域分割端子デー
タ２４〜２７が示されている。領域分割端子データ２４
．２５は領域分割後の配線１９．２０の接続を表すため
のものであり、才な、領域分割端子データ２６．２７は
領域分割後の配線２１．２２の接続を表すためのもので
ある。

ステップＡ３ては、階層を保ったまま分割された領域毎
にバタン設計データを展開する。

ステップＡ４では、各領域毎に素子認識及び等電位追跡
を行う。このときステップＡ２て発生しておいな領域分
割端子データも等電位追跡しておく。

ステップＡ３で、データを展開しているので、従来例に
おける第７図に示すようなブロック間重畳接続関係１２
や、第８図に示すようなブロック内外重畳接続関係１５
も認識することが出来る。

バタン設計データを展開することによる処理データの増
大と処理時間の増大は、領域分割を行うことにより抑え
ることができ、さらに、並列処理機能を有する計算機を
使用する場合は、各分割領域毎に並列処理を行うことに
より処理時間の短縮を図ることも可能になる。

ステップＡ５では、ブロック端子データを基にブロック
間の接続情報を従来技術と同様の手法で復元する。

ステップＡ６ては、分割領域毎に復元した回路接続情報
を併合する。分割領域間の接続は、ステップＡ２で発生
しておいた領域分割端子データによって表現されている
ので、各接続情報を併合することが可能になる。

第４図で説明すると、領域分割端子データ２４２５が分
割領域間で接続することが解っているので、配線１９．
２０がつながっていることが解る。

最後に、ステップＡ７で、論理設計で作成されたブロッ
ク間の回路接続情報と、バタン設計データから抽出され
たブロック間の回路接続情報を比較照合する。

以上の処理フローにおいて、ステップＡ６の接続情報の
併合が必要なのは、論理設計で作成された回路接続情報
は分割されていないなめ、バタン設計から抽出した接続
情報を１つにしておく必要があるからである。

〔発明の効果〕

以上説明したように本発明は、ブロック間の接続を復元
する際にバタン設計データを分割しておいて展開するた
め、ブロックの重なりやプロ・ンクと上位の階層の配線
との重なりによる接続関係を認識できるので、回路接続
検証で処理できる規模と処理速度を損なうことなく、設
計エラーを見逃さないように照合精度をあげることが出
来るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路接続検証処理フロ
ーチャート、第２図は第１図に示す実施例に用いる情報
処理システムのブロック図、第３図は第６図に示すバタ
ン設計データを領域分割する例を示す図、第４図は領域
分割で配線の切れ目となっている部分の例を示す図、第
５図は従来の回路接続検証処理方法を示すフローチャー
ト、第６図は階層的に構成されたバタン設計データの一
例を示す図、第７図はブロックの重なりによって生じる
接続関係を示す図、第８図は、ブロックとブロック外の
配線の重なりによって生じる接続関係を示す図である。 １．６．７・・・ブロック、２・・・ブロック外の配線
、３・・・ブロック端子データ、４・・・ブロックの重
なり、５・・・ブロックとブロック外の配線の重なり、
８〜１１．１３．．４４．−１９〜２２・・・配線、１
２・・・ブロック間重畳接続関係、１５・・・ブロック
内外重畳接続関係、１６，１７．２３・・・領域分割線
、２４〜２７・・・領域分割端子データ。

Claims (1)

1. 【特許請求の範囲】 １、回路素子と内部配線と端子名およびブロック名を属
   性として持つブロック端子データとを有する回路ブロッ
   クと、前記回路ブロック外の配線とを有する階層的に構
   成された電子回路のパターン設計データを予め定めた処
   理単位で領域分割し、 前記領域分割により切断される前記配線の切断面に前記
   配線がまたがる両方の領域に属性として共通の識別符号
   を有する領域分割端子データを付与し、 前記処理単位ごとに前記パターン設計データを展開して
   展開データを生成し、 前記展開データごとに前記回路素子の認識および前記領
   域分割端子データを含めた等電位追跡をし、 前記展開データごとに前記ブロック端子データに基ずい
   て前記回路ブロック間の接続情報を復元して分割領域接
   続情報を生成し、 前記領域分割端子データに基ずいて前記分割領域接続情
   報を併合することを特徴とする回路接続検証方法。 ２、前記処理単位ごとの前記パターン設計データを並列
   処理することを特徴とする請求項１記載の回路接続検証
   方法。