JPH05165908A - 図面エディタ - Google Patents

図面エディタ

Info

Publication number
JPH05165908A
JPH05165908A JP3330806A JP33080691A JPH05165908A JP H05165908 A JPH05165908 A JP H05165908A JP 3330806 A JP3330806 A JP 3330806A JP 33080691 A JP33080691 A JP 33080691A JP H05165908 A JPH05165908 A JP H05165908A
Authority
JP
Japan
Prior art keywords
macro
symbol
processing means
function
library
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3330806A
Other languages
English (en)
Inventor
Noriko Mizushima
紀子 水嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3330806A priority Critical patent/JPH05165908A/ja
Publication of JPH05165908A publication Critical patent/JPH05165908A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 作成した回路の一部をマクロライブラリ中に
登録されたマクロシンボルによりマクロ化する際のマク
ロシンボルへの置換・再配線、およびマクロシンボルの
新規作成を行えるようにし、上位階層図面を正確に作成
できるようにする。 【構成】 マクロシンボル化する部分をグループ指定処
理手段2により指定し、そのグループに対し機能抽出処
理手段3でマクロシンボルの機能を抽出し機能照合処理
手段5によりマクロライブラリの機能データと照合す
る。この照合で同一機能のマクロシンボルがないときに
はシンボル生成処理手段6でマクロシンボルを新規作成
し、マクロシンボル置換処理手段9および上位階層図面
生成処理手段10で処理を行い上位階層図面を作成す
る。 【効果】 人為的ミスによる入力図面と階層化図面との
不一致を減らし、同一機能回路のマクロライブラリへの
重複登録を避けることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、階層図面の作成に利用
する。本発明は、入力図面と階層化図面との不一致をな
くし、作業能率を向上させることができる図面エディタ
に関する。
【0002】
【従来の技術】従来の図面エディタは図6に示すよう
に、配置配線をインタラクティブに行う配置配線処理手
段12、作成された図面全体に対し一つのシンボルを生
成するシンボル生成処理手段13、生成したシンボルを
表示するシンボル表示手段14、およびシンボルを含む
回路を表示する図面表示手段15を備える。
【0003】このような図面エディタで階層図面を作成
する場合、あらかじめ、マクロシンボル化したい部分を
全て切りだし、それぞれの切りだし部分について、部分
回路図を作成し、その部分図面全体を一つのマクロシン
ボル化しマクロライブラリ16に登録し、次に上位階層
図面全体を作成するときには、ユーザが登録したマクロ
ライブラリ16の中から機能の一致するマクロシンボル
を取り出して図面化する作業を行っていた。
【0004】3階層以上の階層の図面を作成したいとき
は、マクロシンボルを含む部分回路をさらにマクロシン
ボル化し、マクロライブラリ16に登録する作業を必要
な階層分だけ繰り返して必要な上位階層図面を作成して
いた。
【0005】
【発明が解決しようとする課題】従来の図面エディタ
は、入力図面の任意の範囲を切りだしマクロシンボル化
をする際には、ライブラリに適当なマクロ情報が存在す
るか否か検索し、存在する場合には選択し、存在しない
場合には新規にマクロデータの登録を行う作業および切
りだし部分の消去・置換・再配線の作業を人手で行って
いたそのためにミスによる入力図面と階層化図面との不
一致が生じたり、また作業能率が低下し、有効にライブ
ラリを利用することが難しい問題があった。
【0006】本発明はこのような問題を解決するもの
で、入力図面と階層化図面との不一致をなくし、作業能
率を向上させることができる図面エディタを提供するこ
とを目的とする。
【0007】
【課題を解決するための手段】本発明は、図面の入力を
行う入力手段と、入力された図面に対しマクロライブラ
リを参照してマクロシンボルの配置配線を行い図面を生
成する配置配線処理手段と、作成された図面に対しマク
ロシンボルを生成し前記マクロライブラリに登録するシ
ンボル生成処理手段と、前記マクロライブラリを参照し
生成されたマクロシンボルの表示を行うシンボル表示手
段と、前記マクロシンボルを含む回路を表示する図面表
示手段とを備えた図面エディタにおいて、マクロシンボ
ル化を行う範囲を指定するグループ指定処理手段と、指
定された範囲の回路および入力回路の機能を抽出する機
能抽出処理手段と、抽出した機能に対し前記マクロライ
ブラリ中に同一機能を有するマクロシンボルの照合を行
う機能照合処理手段と、その照合において同一機能が存
在したときにマクロシンボルに置換するマクロシンボル
置換処理手段と、マクロシンボルと真理値表とを登録す
るマクロ情報登録処理手段と、生成されたマクロシンボ
ルと階層化を行っていない他のマクロシンボルとを接続
し入力図面に対する上位階層のマクロシンボルを含む図
面を生成する上位階層図面生成処理手段とを備え、前記
シンボル生成処理手段に、前記機能照合処理手段の照合
において同一機能が存在しないときにマクロシンボルを
生成する手段を含むことを特徴とする。
【0008】
【作用】マクロシンボル化する部分をグループ指定処理
により範囲を指定してグループ化し、そのグループに対
し機能抽出処理を行い指定されたグループの回路および
入力回路全体の機能を抽出する。次いで、機能照合処理
を実施して抽出した機能に対しマクロライブラリ中に同
一機能を有するマクロシンボルがあるか否か照合し、同
一機能のマクロシンボルがないときには、マクロシンボ
ル生成処理を行ってマクロシンボルを新規に生成して置
換し、生成したシンボルと階層化を行っていない他のマ
クロシンボルとを接続することにより入力図面に対する
上位層のマクロシンボルを含む図面を生成する。
【0009】これにより、上位階層図面の生成を容易か
つ正確に行うことができ、人為的ミスによる入力図面と
階層化図面との不一致をなくすことができる。
【0010】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図1は本発明実施例の構成を示すブロック図であ
る。
【0011】本発明実施例は、図面の入力を行う入力手
段20と、入力された図面に対しマクロライブラリ8を
参照してマクロシンボルの配置配線を行い図面を生成す
る配置配線処理手段1と、作成された図面に対しマクロ
シンボルを生成しマクロライブラリ8に登録するシンボ
ル生成処理手段6と、マクロライブラリ8を参照し生成
されたマクロシンボルの表示を行うシンボル表示手段1
4と、前記マクロシンボルを含む回路を表示する図面表
示手段11とを備え、さらに、本発明の特徴として、マ
クロシンボル化を行う範囲を指定するグループ指定処理
手段2と、指定された範囲の回路および入力回路の機能
を抽出する機能抽出処理手段3と、抽出した機能に対し
マクロライブラリ8中に同一機能を有するマクロシンボ
ルの照合を行う機能照合処理手段5と、その照合におい
て同一機能が存在したときにマクロシンボルに置換する
マクロシンボル置換処理手段9と、マクロシンボルと真
理値表とを登録するマクロ情報登録処理手段7と、生成
されたマクロシンボルと階層化を行っていない他のマク
ロシンボルとを接続し入力図面に対する上位階層のマク
ロシンボルを含む図面を生成する上位階層図面生成処理
手段10とを備え、シンボル生成処理手段6には、機能
照合処理手段5の照合において同一機能が存在しないと
きにマクロシンボルを生成する手段を含む。
【0012】次に、このように構成された本発明実施例
の動作について説明する。図2は本発明実施例の動作の
流れを示す図である。
【0013】まず、配置配線処理手段1により回路図を
作成し、マクロ登録あるいは照合・置換したい範囲を図
3のグループ(1)に示すようにグループ指定処理手段
2によりグループ指定をする。次に、機能抽出処理手段
3において指定された範囲の回路に対しシミュレーショ
ンを行い機能データに相当する真理値表を生成し、機能
照合処理手段5でその結果とマクロライブラリ8中のマ
クロ情報の真理値表と照合して一致する機能を検索す
る。
【0014】マクロシンボルの登録はないと仮定する
と、シンボル生成処理手段6ではマクロライブラリ8中
に一致するマクロシンボルは存在しないので、例えば図
5に示すようなマクロシンボル“マクロ1”を生成し、
マクロ情報登録処理手段7によりマクロシンボルと機能
データである真理値表からなるマクロ情報をマクロライ
ブラリ8に登録を行い、マクロシンボル置換処理手段9
によりマクロシンボルで置換を行い上位階層図面生成処
理手段10によりマクロシンボルを含む回路を生成し、
図面表示手段11により回路を表示する。
【0015】次に、図4のグループ(2)に示す範囲を
グループ化指定し、グループ(1)と同様に真理値表を
作成し、マクロライブラリ8中の真理値表と照合して一
致する機能を持つマクロデータを検索する。このときは
すでにグループ(1)で登録したデータが存在するの
で、そのデータと照合する。グループ(1)とグループ
(2)とは使われるゲートは異なるが機能は一致する回
路なのでマクロシンボル置換処理手段9によりグループ
(2)をグループ(1)と同じマクロシンボル“マクロ
1”で置換する。その際グループ(2)の切り口とグル
ープ(1)のマクロシンボルの各端子がもとの機能と一
致するよう図4に示すA部を図5に示すA′部のように
配線し直す。このようにして作成された上位階層シンボ
ルを含む図面を図面表示手段11によって表示する。
【0016】入力図面でグループ化指定した範囲に対
し、機能抽出処理手段3においてシミュレーションの結
果の真理値表を用いて機能照合するかわりに、回路をよ
り基本的なゲートを使用した回路に直し、その接続情報
を直接比較する静的な検証法を用いて機能の同一性を判
断しても同様の上位階層のシンボルを含む回路を生成す
ることができる。
【0017】
【発明の効果】以上説明したように本発明によれば、入
力図面の任意の範囲の機能を抽出し、その情報を使用し
て機能の照合を行うことにより、機能同一性の判断と切
りだし部分の消去・置換・再配線作業を含む上位階層図
面の生成を容易かつ正確に行うことができ、人為的ミス
による入力図面と階層化図面との不一致を減らすことが
できる。また、同一機能回路のマクロライブラリへの重
複登録を避けることができ、必ずしも下位の図面から作
成しなくても上位の図面を作成することができる効果が
ある。
【図面の簡単な説明】
【図1】本発明実施例の構成を示すブロック図。
【図2】本発明実施例の動作の流れを示す図。
【図3】本発明実施例におけるグループ化範囲指定例を
示す図。
【図4】本発明実施例における図3に示すグループ
(1)をマクロシンボル例“マクロ1”に置換した図。
【図5】本発明実施例におけるグループ(2)をグルー
プ(1)で置換したものと同じマクロシンボル“マクロ
1”に置換しもとの回路と同じ機能を持つように再配線
した図。
【図6】従来例の構成および動作の流れを示すブロック
図。
【符号の説明】
1、12 配置配線処理手段 2 グループ指定処理手段 3 機能抽出処理手段 5 機能照合処理手段 6、13 シンボル生成処理手段 7 マクロ情報登録処理手段 8、16 マクロライブラリ 9 マクロシンボル置換処理手段 10 上位階層図面生成処理手段 11、15 図面表示手段 14 シンボル表示手段 20 入力手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 図面の入力を行う入力手段と、 入力された図面に対しマクロライブラリを参照してマク
    ロシンボルの配置配線を行い図面を生成する配置配線処
    理手段と、 作成された図面に対しマクロシンボルを生成し前記マク
    ロライブラリに登録するシンボル生成処理手段と、 前記マクロライブラリを参照し生成されたマクロシンボ
    ルの表示を行うシンボル表示手段と、 前記マクロシンボルを含む回路を表示する図面表示手段
    とを備えた図面エディタにおいて、 マクロシンボル化を行う範囲を指定するグループ指定処
    理手段と、 指定された範囲の回路および入力回路の機能を抽出する
    機能抽出処理手段と、 抽出した機能に対し前記マクロライブラリ中に同一機能
    を有するマクロシンボルの照合を行う機能照合処理手段
    と、 その照合において同一機能が存在したときにマクロシン
    ボルに置換するマクロシンボル置換処理手段と、 マクロシンボルと真理値表とを登録するマクロ情報登録
    処理手段と、 生成されたマクロシンボルと階層化を行っていない他の
    マクロシンボルとを接続し入力図面に対する上位階層の
    マクロシンボルを含む図面を生成する上位階層図面生成
    処理手段とを備え、 前記シンボル生成処理手段に、前記機能照合処理手段の
    照合において同一機能が存在しないときにマクロシンボ
    ルを生成する手段を含むことを特徴とする図面エディ
    タ。
JP3330806A 1991-12-13 1991-12-13 図面エディタ Pending JPH05165908A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3330806A JPH05165908A (ja) 1991-12-13 1991-12-13 図面エディタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3330806A JPH05165908A (ja) 1991-12-13 1991-12-13 図面エディタ

Publications (1)

Publication Number Publication Date
JPH05165908A true JPH05165908A (ja) 1993-07-02

Family

ID=18236767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3330806A Pending JPH05165908A (ja) 1991-12-13 1991-12-13 図面エディタ

Country Status (1)

Country Link
JP (1) JPH05165908A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7810052B2 (en) 2006-07-27 2010-10-05 Fujitsu Limited Method and apparatus for supporting IC design, and computer product
WO2017046920A1 (ja) * 2015-09-17 2017-03-23 株式会社日立製作所 図面内仕様抽出装置および図面内仕様抽出方法
CN111651798A (zh) * 2020-05-29 2020-09-11 苏州华兴源创科技股份有限公司 一种电气原理图模块化设计方法及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7810052B2 (en) 2006-07-27 2010-10-05 Fujitsu Limited Method and apparatus for supporting IC design, and computer product
WO2017046920A1 (ja) * 2015-09-17 2017-03-23 株式会社日立製作所 図面内仕様抽出装置および図面内仕様抽出方法
CN111651798A (zh) * 2020-05-29 2020-09-11 苏州华兴源创科技股份有限公司 一种电气原理图模块化设计方法及系统
CN111651798B (zh) * 2020-05-29 2023-08-11 苏州华兴源创科技股份有限公司 一种电气原理图模块化设计方法及系统

Similar Documents

Publication Publication Date Title
US5301318A (en) Hierarchical netlist extraction tool
US5815402A (en) System and method for changing the connected behavior of a circuit design schematic
US6886140B2 (en) Fast algorithm to extract flat information from hierarchical netlists
US7171642B2 (en) Method and system for creating a netlist allowing current measurement through a sub-circuit
US9147034B1 (en) Circuit layout verification method
CN112765916B (zh) 集成电路后仿真参数网表的生成方法
US5625565A (en) System and method for generating a template for functional logic symbols
US7546565B2 (en) Method for comparing two designs of electronic circuits
JPH05165908A (ja) 図面エディタ
JPS63129466A (ja) 回路接続検査装置
JP2705548B2 (ja) 印刷回路基板設計支援装置
JPH05266113A (ja) 図面エディタ
JPH09288686A (ja) レイアウトパターン設計基準・検証ルール作成支援方法及びそのシステム
JPH08153129A (ja) 再利用容易化装置
JP2776267B2 (ja) 回路図出力方法
JP3001556B1 (ja) マスクパターンの自動レイアウト装置
JP2940124B2 (ja) 基板cad装置
JPH01133176A (ja) 論理回路ブロック切出しシステム
JPH07262233A (ja) アナログlsiにおける素子の形状決定方法及びその形状決定装置
JPS6182276A (ja) 集積回路マスク設計検証装置
JP3247455B2 (ja) 集積回路マスクパターンの検証装置
JP3830579B2 (ja) 情報解析・編集システム
JPH0362172A (ja) 論理検証充分性評価方法
JPH07129655A (ja) データフロー図作成装置
JPH05225285A (ja) アナログ素子設計装置