JPH09288686A

JPH09288686A - レイアウトパターン設計基準・検証ルール作成支援方法及びそのシステム

Info

Publication number: JPH09288686A
Application number: JP8100471A
Authority: JP
Inventors: Takeshi Furuyama; 山健古
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-04-22
Filing date: 1996-04-22
Publication date: 1997-11-04

Abstract

(57)【要約】（修正有）【課題】ルールファイルの作成を容易とする。【解決手段】プロセスに対応したレイアウトパターン
設計基準に基づいてレイアウトパターンの検査を行うた
めのＤＲＣ（ｄｅｓｉｇｎｒｕｌｅｃｈｅｃｋ）ル
ールを生成するモジュール２０、レイアウトパターンか
ら回路素子の接続情報を取り出すＬＶＳ（Ｉａｙｏｕｔ
ＶｅｒｓｕｓＳｃｈｅｍａｔｉｃ）回路抽出ルール
ファイルを生成するモジュール２１、レイアウトシンボ
ルデータからマスクパターンデータを生成する自動生成
公式を発生するモジュール２３、発生された自動発生公
式ファイルを用いてマスクパターンデータを生成してそ
の正否を検証しレイアウトシンボルデータを用いてレイ
アウトを構成するレイアウトセルライブラリを生成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レイアウトパター
ン設計基準の入力・登録及びこれに対応した各レイアウ
トパターンの検証の支援を行うための方法及びそのシス
テムに関するものである。

【０００２】

【従来の技術】レイアウトパターンの設計基準及びこの
設計基準に対応した各レイアウトパターンの検証ルール
はプロセス毎に異なっているが、従来はこれらの情報を
紙面上に手書きにて作成し管理していた。

【０００３】例えば、図６に示されたように、左側のル
ールファイル作業依頼者が設計基準に基づいてレイアウ
トパターンの検証を行うためのＤＲＣ（design rule ch
eck）ルール項目のまとめを依頼し、右側のＣＡＤを用
いて設計を行うルールファイル作成作業引受者がＤＲＣ
ルールファイルの作成を行う。このような関係におい
て、作業依頼者が作業引受者に対して、新規なＤＲＣル
ールファイルの作成を指示し、あるいは既存のファイル
の修正等を指示する。指示に従って作業引受者が新規作
成あるいは修正したファイルを、作業依頼者が確認す
る。

【０００４】さらに、作業依頼者が、作成したレイアウ
トパターンが所望の回路を実現しているか否かを検証す
るために、レイアウトパターンから回路接続情報を取り
出すためのＬＶＳ（layout Versus Schematic ）回路抽
出ルールファイルの作成の指示を、引受者に対して行
う。ここで、回路抽出とはパターンからの素子及び回路
接続情報を式で表したものであり、レイアウトパターン
から回路へ変換するために用いられる。作成したＬＶＳ
回路抽出ルールファイルが正しいか否かを検証するとき
は、回路設計により生成されたNet listと、ＬＶＳ回路
抽出ルールファイルに基づいてレイアウトパターンから
抽出された回路抽出データとを比較することで行う。

【０００５】図７を用いて、作業依頼者及び作業引受者
が紙面上に作成していたファイルの具体例を説明する。
ここで、図中左側にルールファイル作業依頼者の依頼内
容を紙面上に記載したものを示し、右側にこの依頼に基
づいてルールファイル作業引受者が、ＤＲＣルールファ
イル、ＬＶＳ回路抽出ルールファイル及びマスクパター
ンデータ自動発生公式ルールファイルを紙面上に作成し
たものを示す。

【０００６】Ｗ１＝Ｌ４１（Iso ）、Ｗ２＝Ｌ４２（コ
レクタ）、Ｗ３＝Ｌ４３（ベース）、Ｗ４＝Ｌ４４（エ
ミッタ）であるＮＰＮ形バイポーラトランジスタトラン
ジスタを例にとると、ルールファイル作業依頼者は紙面
１０１に示されるような内容で指示を与える。ここで、
「Ｗ２ include Ｗ１４．０（min ）」という記載
は、「Ｗ２（コレクタ）という図形がＷ１（Iso ）とい
う図形に、最小で４（μm ）以上包含されていなければ
ならない」というルールを示している。同様に、「（Ｗ
２＊Ｗ１） separate （Ｗ３＊Ｗ１）５．０（min
）」という記載は、「Ｗ１（Iso ）に含まれるＷ２
（コレクタ）とＷ１に含まれるＷ３（ベース）との離反
距離が最小でも５（μm ）以上必要」というルールを示
している。「（Ｗ４ width ８．０（min ）」は、Ｗ
４（エミッタ）という図形の幅の検査に関する規定で、
８．０（μm ）が最小であるというルールを示すもので
ある。

【０００７】このような依頼に対し、ルールファイル作
業引受者は紙面１０２に示されるようなＤＲＣルールフ
ァイルを作成する。「Ｗ２ include Ｗ１４．０
（min）」という依頼に対して、「drc （Ｌ４２，Ｌ４
１，ext ＜４．０，”Ｌ４２Include Ｌ４１４．０
０［min ］”）」という記述でルールファイルを作成す
る。「（Ｗ２＊Ｗ１） Separate （Ｗ３＊Ｗ１）
５．０（min ）」という依頼に対して、紙面１０４に示
されたように、「d der １＝drc （Ｌ４２，Ｌ４１，Co
ntains） d der2 ＝drc （Ｌ４３，Ｌ４１，Contains）
drc(d der1, dder2, sep<5.0, "L42 Separate L43 5.
00 ［min ］")」という記述によってルールファイルを
作成する。さらに、「Ｗ４ width ８．０（min ）」
という依頼には、「drc （Ｌ４４，width<８．００，”
Ｌ４４ width ８．００［min ］”）」という記述に
よりルールファイルを作成する。

【０００８】次に、ルールファイル作業依頼者が、ＬＶ
Ｓ回路抽出ルールファイルの作成依頼を行うために、紙
面１０３に示されたように素子情報を記載する。紙面１
０３に示されたように、ＮＰＮ形バイポーラトランジス
タの平面図、縦断面構造図、及び接続情報図という形で
この素子情報が描かれる。

【０００９】この素子情報に基づいて、作業引受者が紙
面１０４に示されたようなルールファイルを作成する。
ここで、「CONTACT ＝grow(W2,-1.0) or grow(W3,-2.5
or grow(W4,-2.5) or grow ---) 」とあるが、これは実
際の各素子の端子（ここでは、ＮＰＮ形トランジスタの
各端子、Ｗ２（コレクタ）、Ｗ３（ベース）、Ｗ４（エ
ミッタ））の信号を取り出すべき電極穴（コンタクト）
領域を全て抽出して足し合わせた図形を”CONTACT ”と
したものである。また、「grow (W2,-1.0)」というの
は、”W2”という図形領域を四方に一律に各辺−１．０
（μm ）ずつ拡大、即ち１．０（μm ）ずつ縮小した図
形を作成することを意味している。

【００１０】「ALIST ＝grow(W2,0.5) or W3 or W4 or
--- or 1AL」というのは、各素子の端子の電極を１層の
金属配線で覆って接続し、信号を取り出す領域を抽出し
て全て足し合わせた図形を示したものである。

【００１１】「TH＝grow(W16,-8.0) or grow (W17,-2.
5) 」という記載は、１層目の配線と２層目の配線との
間を層間絶縁膜を介して接続されるべきＴＨ（スルーホ
ール、又はヴィア）の領域を定義したものであって、該
当する図形を”ＴＨ”とする。

【００１２】「AL2ND ＝W16 or grow (W17, 1.5) or 2A
L 」とあるが、これは、２層配線領域に相当する図形を
全て抽出したものである。ＴＨ部にかぶる２層配線領域
と、”２ＡＬ”で表されるＴＨ間を接続される２層配線
図形が抽出されている。

【００１３】作業引受者は、紙面１０４に示されたよう
なＬＶＳ回路抽出ルールファイルを作成する。ここで、
「ISO ＝grow (W1, 2.0) or --- 」とあるが、これは素
子を分離するためのIsolation 領域の抽出を定義したも
のである。

【００１４】「LOCOS ＝grow (W3 and W1) or grow ((W
4 and W1), 2.0) or ---」は、ＮＰＮ形トランジスタの
ベース拡散領域や、他の素子のＰ形拡散領域の抽出を定
義したものである。

【００１５】「NPN Base＝ISO and LOCOS 」は、「ISO
」及び「LOCOS 」で定義された各図形の「and 」処理
を意味する。

【００１６】「NPN Base＝drc (NPN Base, W4, contain
s)」は、「drc 」と「contains」というコマンドが対に
なり、Ｗ４に接する「NPN Base」を抽出することを定義
したものである。即ち、ＮＰＮ形トランジスタのベース
拡散部の抽出を定義したものである。

【００１７】「NPN Emit＝NPN Base and W4 」は、ＮＰ
Ｎ形トランジスタのエミッタ拡散部の抽出を定義したも
のである。

【００１８】「NPN ＝NPN Emit」は、ＮＰＮ形トランジ
スタという素子を認識するために必要な宣言文である。
即ち、ＮＰＮ形トランジスタはエミッタ拡散部を有する
という定義を行っている。このような定義を行うこと
で、他のＰＮＰ形トランジスタや抵抗等の他の素子と分
離して抽出することが可能となる。

【００１９】「NPN Coll＝drc (W1, NPN Emit, contain
s)」は、ＮＰＮ形トランジスタのエミッタ拡散部に接す
る「Ｗ１」を抽出する定義である。

【００２０】「NPN Base Cnt＝W3 and NPN Base and CO
NTACT 」は、ＮＰＮ形トランジスタのベース端子のコン
タクト領域を「NPN Base Cnt」という名称で定義したも
のである。処理としては、ベース部の「Ｗ３」と、NPN
Base拡散領域と、「CONTACT」のand をとって抽出を行
う。

【００２１】「NPN Emit Cnt＝Ｗ４ and NPN Emit and
CONTACT 」は、ＮＰＮ形トランジスタのエミッタ端子の
コンタクト領域を「NPN Emit Cnt」という名称で定義し
たものに相当する。エミッタ部のＷ４と、ＮＰＮ形トラ
ンジスタのエミッタ拡散領域と、「CONTACT 」のand を
とって抽出する。

【００２２】「NPN Coll Cnt＝W2 and NPN Coll and CO
NTACT 」は、ＮＰＮ形トランジスタのコレクタ端子のコ
ンタクト領域を、「NPN Coll Cnt」という名称で定義し
たものである。コレクタ部のＷ２と、ＮＰＮ形トランジ
スタのコレクタ拡散領域と、「CONTACT 」とでand をと
って抽出する。

【００２３】また、紙面１０４に示されたように、金属
配線と各素子の端子との接続をとるコンタクト領域の接
続が定義される。

【００２４】ここで、「connect ALIST, AL2ND by TH」
は、１層配線領域「ALIST 」をスルーホール領域ＴＨに
おいて２層配線領域「AL2ND 」に接続することを意味し
ている。

【００２５】「connect NPN Base, ALIST by NPN Base
Cut 」は、ＮＰＮ形トランジスタのベース端子の接続を
定義している。ＮＰＮ形トランジスタのベース端子のコ
ンタクト領域を、１層配線領域「ALIST 」で接続するこ
とを意味する。

【００２６】「connect NPN Emit, ALIST by NPN Emit
Cnt 」は、ＮＰＮ形トランジスタのエミッタ端子の接続
を定義したもので、エミッタ端子のコンタクト領域を１
層配線領域「ALIST 」で接続することを意味している。

【００２７】「connect NPN Coll, ALIST by NPN Coll
Cnt 」は、ＮＰＮ形トランジスタのコレクタ端子の接続
を定義しており、コレクタ端子のコンタクト領域を１層
配線領「ALIST 」で接続することを意味する。

【００２８】さらに、抽出すべき素子のシンボルの表示
を紙面１０４に示されるように定義する。

【００２９】例えば、「device (NPN, NPN Emit=1 "E",
NPN Base=1 "B", NPN Coll="C", M="npn lvs"）」は、
パターンデータから抽出した素子シンボルを抽出パター
ン上に表示させるための定義を意味する。各端子につい
てその端子名（エミッタ、ベース、コレクタ）を確認す
るために表示したものである。

【００３０】このように、ＬＶＳ回路抽出ルールファイ
ルは、４つの処理ステップを経て作成される。（１）前処理ステップ配線に関連するレイアウトパターンデータの抽出を行
い、接続定義を行う。（２）素子抽出定義ステップ各端子部の抽出、素子の認識を行うための宣言、各端子
のコンタクトの定義を行う。（３）接続定義ステップ金属配線と各素子の端子とを接続するコンタクト領域の
接続を定義する。（４）抽出素子シンボル表示定義ステップ抽出パターン上へ抽出すべき素子のシンボルの表示を定
義する。

【００３１】次に、ルールファイル作業依頼者は、マス
クパターンデータ自動発生公式を指示するために紙面１
０５に示されるような書類を作成する。例えば、「W1＊
W5」はＷ１の領域とＷ５の領域とのAND をとる処理であ
る。仮にＷ５がＷ１の領域内に含まれている場合は、Ｗ
１の領域内のＷ５の領域を指定することになる。「W5DD
＋２」はor処理を行う意味であって、Ｗ５ＤＤの領域に
２（μm ）を加算することになる。

【００３２】このような指示書に従い、作業引受者が自
動発生公式ルールファイルを作成する。このルールに従
い、紙面１０６に示されるようにマスクパターンを生成
して出力する。このような従来の方法において、依頼者
が引受者に与える指示をまとめるのは、かなりの負荷と
なっていた。また、引受者が指示に基づいてルールファ
イルを作成するのも大きな負担となっていた。

【００３３】さらに、従来はレイアウトパターンの設計
基準がデータベース化されていなかった。このため、新
規プロセスに対応した新たな設計基準を作成する場合
に、既存のプロセスに対応した作成済みの設計基準を利
用することが困難であり、多大な時間を要していた。従
って、ある新規なプロセスに対して設計基準を作成し、
この設計基準に基づいたレイアウト検証用ルールを作成
するまでに時間がかかりすぎてタイミングよく新プロセ
スに伴う検証に基づく設計を立ち上げることが困難であ
った。このように、設計基準の変更に限らず、設計基準
に基づくレイアウト検証用ルールファイルの変更も容易
ではなかった。

【００３４】特に、バイポーラプロセスやＢｉＣＭＯＳ
プロセスでは、素子の種類が多い上にプロセスの工程数
が多いため、レイアウトパターン設計基準の量も膨大と
なり、より多くの時間が必要であった。

【００３５】同様に、レイアウトパターンの設計基準に
基づいてレイアウト検証用のＤＲＣルールファイルや、
ＬＶＳ回路抽出用ルールファイルを作成する場合にも、
ＤＲＣ検査項目や回路抽出用素子の定義の種類が多いた
め、検証ルールファイルの量は膨大なものとなってい
た。

【００３６】

【発明が解決しようとする課題】このように、従来は人
手を介して作業依頼者と作業引受者との間で確認や修正
等のやりとりを繰り返す必要があり、誤りも多く発生
し、ファイル作成の完了に至るまでには膨大な時間と労
力を要していた。

【００３７】本発明は上記事情に鑑みてなされたもの
で、ルールファイル作業依頼者並びに引受者の負担を軽
減し、新規のプロセスに基づく設計基準を新規に作成し
たり、既存のプロセスに基づく設計基準に変更・追加を
行う場合、あるいはこの設計基準に基づく検証ルールを
作成する期間を短縮することが可能なレイアウトパター
ン設計基準・検証ルール作成支援方法及びそのシステム
を提供することを目的とする。

【００３８】

【課題を解決するための手段】本発明のレイアウトパタ
ーン設計基準・検証ルール作成支援方法は、複数のプロ
セスにそれぞれ対応したレイアウトパターン設計基準
を、レイアウトパターン設計基準・検証ルール作成支援
システムに入力してデータベースとしておくステップ
と、データベース化された前記レイアウトパターン設計
基準に基づいてレイアウトパターンの検査を行うときに
用いられるＤＲＣルールを作成するために必要なデータ
をＤＲＣルールファイルジェネレータモジュールに入力
して、前記ＤＲＣルールファイルを作成するステップ
と、前記レイアウトパターン設計基準と、作成された前
記ＤＲＣルールファイルとを参照し、回路抽出素子情報
に関するデータをＬＶＳ回路抽出ルールファイルジェネ
レータモジュールに入力して、レイアウトパターンから
の素子及び回路接続情報を取り出すためのＬＶＳ回路抽
出ルールファイルを作成するステップと、前記レイアウ
トパターン設計基準を参照し、回路素子のイメージを表
すレイアウトシンボルデータから回路素子のレイアウト
マスクパターンデータを発生するためのマスクパターン
データ自動発生公式ファイルを作成するために必要なデ
ータをマスクパターンデータ自動発生公式ファイルジェ
ネレータに入力して、前記マスクパターンデータ自動発
生公式を作成するステップと、作成された前記マスクパ
ターンデータ自動発生公式ファイルを用いて、レイアウ
トシンボルデータからマスクパターンデータを生成し
て、前記マスクパターンデータ自動発生公式ファイルが
正しいか否かを検証するステップと、前記レイアウトパ
ターン設計基準を参照し、回路素子の検証済標準型レイ
アウトパターンデータをパラメタライズド・セルジェネ
レータモジュールに入力して、レイアウトシンボルデー
タを用いてレイアウトを構成するためのレイアウトセル
ライブラリを生成するステップとを備えたことを特徴と
している。

【００３９】また、本発明によるレイアウトパターン設
計基準・検証ルール作成システムは、各種データを入力
するデータ入力部と、前記データ入力部に入力された、
複数のプロセスにそれぞれ対応したレイアウトパターン
設計基準を与えられて登録するレイアウトパターン設計
基準記憶部と、前記データ入力部に入力されたデータと
登録された前記レイアウトパターン設計基準とを用い
て、前記レイアウトパターン設計基準に基づいてレイア
ウトパターンの検査を行うためのＤＲＣルールを生成す
るＤＲＣルールファイルジェネレータモジュールと、生
成された前記ＤＲＣルールファイルを与えられて登録す
るＤＲＣルールファイル記憶部と、前記データ入力部に
入力されたデータと登録された前記レイアウトパターン
設計基準とを用いて、レイアウトパターンから回路素子
の接続情報を取り出すためのＬＶＳ回路抽出ルールファ
イルを生成するＬＶＳ回路抽出ルールファイルジェネレ
ータモジュールと、生成された前記ＬＶＳ回路抽出ルー
ルファイルを与えられて登録するＬＶＳ回路抽出ルール
ファイル記憶部と、前記データ入力部に入力されたデ
ータと登録された前記レイアウトパターン設計基準とを
用いて、回路素子のイメージを表すレイアウトシンボル
データからマスクパターンデータを生成するためのマス
クパターンデータ自動生成公式を発生するマスクパター
ンデータ自動発生公式ファイルジェネレータモジュール
と、発生された前記マスクパターンデータ自動発生公式
ファイルを与えられて登録するマスクパターンデータ自
動生成公式記憶部と、前記データ入力部に入力・登録さ
れた前記レイアウトパターン設計基準上のレイアウトシ
ンボルデータを用いてレイアウトを構成するためのレイ
アウトセルライブラリを生成するパラメタライズド・セ
ルジェネレータモジュールと、生成された前記レイアウ
トセルライブラリを与えられて登録するレイアウトセル
ライブラリ記憶部と、登録された前記レイアウトパター
ン設計基準を与えられて外部へ出力する出力部とを備え
ている。

【００４０】

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。

【００４１】先ず、本実施の形態による支援システムの
概略を説明する。本実施の形態では、プロセス毎に異な
るレイアウトパターンの設計基準を、ワークステーショ
ン等を用いたＣＡＤシステムに入力して予めデータベー
ス化しておく。ＤＲＣルール生成用の参照パターンを確
認した後、レイアウトパターン設計基準作成者が必要な
設計基準を指示・列挙する。この指示内容に基づいて、
ＤＲＣルールファイルジェネレータモジュールを用いて
ＤＲＣルールファイルがデータベース化された状態で作
成される。

【００４２】このデータベースにより規定されたルール
記述や素子・接続定義等を参照し、ＬＶＳ回路抽出ルー
ルファイルジェネレータモジュールを用いて各種検証シ
ステムに準じたＬＶＳ回路抽出ルールファイルが作成さ
れる。

【００４３】また、レイアウトシンボルデータからマス
クパターンデータを自動的に発生するためのマスクパタ
ーンデータ自動発生公式ファイルを、自動発生公式ジェ
ネレータモジュールを用いて生成する。これにより、画
面上に実際の素子マスクパターンイメージを表わす画像
を描いて、生成したマスクパターンデータ自動発生公式
が正しいか否かを確認することができる。

【００４４】さらに、レイアウトセルに関しては、例え
ばバイポーラトランジスタにおけるエミッタ個数といっ
た素子を構成する情報やセルライブラリを入力指示する
ことで、パラメタライズド・セル生成技術を利用してレ
イアウトセルライブラリを作成する。また、データベー
ス化した設計基準の内容は外部へ印字出力することも可
能である。

【００４５】図１に、本実施の形態によるレイアウトパ
ターン設計基準・検証ルール作成支援システムの構成を
示す。各種データを入力するためのデータ入力部１１
と、入力されたデータや、記憶されたデータを用いて必
要な演算処理を行う演算処理部１２と、外部への印字出
力を行うデータ出力部１３とを備え、さらにレイアウト
パターン設計基準を格納している記憶部１４、ＤＲＣル
ールファイルを格納する記憶部１５、ＬＶＣ回路抽出ル
ールファイルを格納する記憶部１６、レイアウトセルラ
イブラリを格納する記憶部１７、シンボルデータからマ
スクパターンデータを自動的に発生するための公式ファ
イルを格納する記憶部１８とが設けられている。ここ
で、ＤＲＣルールファイル、ＬＶＳ回路抽出ルールファ
イル、レイアウトセルライブラリ、レイアウトシンボル
データ→マスクパターンデータ自動発生公式ファイルを
それぞれ生成するときには、それぞれＤＲＣルールファ
イルジェネレータモジュール２０、ＬＶＳ回路抽出ルー
ルファイルジェネレータモジュール２１、パラメタライ
ズド・セルジェネレータモジュール２２、自動発生公式
ファイルジェネレータモジュール２３が用いられる。

【００４６】このようなシステムを用いて行う処理の内
容を図２に示す。レイアウトパターン設計基準の入力・
登録は、図２のように複数の章（CHAPTER1、2 、…）か
ら構成され、各々の章は複数の頁（PAGE1 、2 、…）を
有している。各々の頁上には、図形データ、文章、ルー
ル、矢印等を自由に記載することができる。

【００４７】ここでは、第２章には図７の紙面１０１に
記載されたように、ＮＰＮ形トランジスタについて作成
すべきＤＲＣルールファイルの項目が配列されている。
この第２章の内容をＤＲＣルールファイルジェネレータ
モジュール２０に入力することで、図７の紙面１０２の
記載内容と同様なＤＲＣルールファイルが生成される。

【００４８】レイアウトパターン設計基準の第３章に
は、ＬＶＳ回路抽出ルールファイルを作成する上で必要
な素子情報が記載されている。ここでは、ＮＰＮ形バイ
ポーラトランジスタであって、Iso=Ｗ１、コネクタＣ＝
Ｗ２、ベースＢ＝Ｗ３、エミッタＥ＝Ｗ４等の素子情報
が書かれている。この素子情報がＬＶＳ回路抽出ルール
ファイルジェネレータモジュール２１に入力されて、図
７の紙面１０４に示されたようなＬＶＳ回路抽出ルール
ファイルが作成される。このようなルールファイルが生
成された場合には、このファイルを用いて図２に示され
たように実例に対して抽出を実行し、正しく動作するか
どうか確認を行う。

【００４９】レイアウトパターン設計基準の第６章に
は、図７の紙面１０５と同様な内容が書かれており、こ
の内容が自動発生公式ファイルジェネレータモジュール
２３に入力されて、レイアウトシンボルデータからマス
クデータを自動発生する公式のファイルが作成される。
このファイルに基づいてマスクパターンを自動的に発生
して図２のように画面に表示し、正しく変換されたか否
かが判断される。

【００５０】また、第２頁の内容をパタメタライズド・
セルジェネレータモジュール２２に入力することで、レ
イアウトセルライブラリを生成することができる。この
レイアウトセルライブラリとは、図２に示されたよう
に、ＮＰＮ形トランジスタを例にとると、エミッタ領域
の面積や、Ｘ方向及びＹ方向におけるそれぞれのエミッ
タの数という素子を構成する情報を集めたもので、この
ようなレイアウトシンボルデータを使って回路のレイア
ウトを実現するときに用いられる。

【００５１】作成したレイアウトパターン設計基準は、
データ出力部１３より各章毎に印字出力することができ
る。

【００５２】次に、ＤＲＣルールファイルとＬＶＳ回路
抽出ルールファイルを生成する場合の入出力関係につい
てより詳細に説明する。

【００５３】ＤＲＣルールファイルを作成する場合に
は、画面のイメージを示した図３のように、各素子のパ
ターンデータ、矢羽根、レイアウト検証コマンド、各シ
ステム固有の書き方に沿った実ルールファイルへの変換
コマンド、生成されたファイルの確認を行うコマンド等
の入力を行う。

【００５４】先ず、素子の幅（width ）、縦方向の長さ
（length）、面積（area）等のパターンデータの入力を
行う。入力を行って画面に作成したパターン上で、設計
基準を示す箇所に置くべき矢羽根の入力を行う。即ち、
設計基準を示す箇所に矢羽根を置き、矢印の方向の設定
を行う。

【００５５】次に、素子の間の距離（space ）、分離
（separation）、図形Ｌ２を図形Ｌ１内に含めること
（include ）、図形Ｌ２を図形Ｌ１に包含すること（ho
gan ）、重複不可（overlap NG）、重複すること（must
be overlap ）、接触すること（must be contact ）等
の各種コマンドを用いて設計基準の入力を行う。

【００５６】さらに、設計基準の確認項目の設定は、図
３に示された検査用の各種コマンド（All Rule, Select
ed Rule, Page, Non Stop, Step, Make Rule File, Sho
w DRC Define, Show Gen Rule, Make Derived Layer ）
を用いて行う。このような検査項目を設定することで、
作業者は画面上に描かれた表示内容を見ながら順に実効
することで、入力が正しいか否かを確認することができ
る。

【００５７】この入力の確認を行った後、各システムに
おける実際のレイアウト検証システム固有の書き方に沿
った実ルールファイルへ変換するために、Veri System
1, Veri System 2, Veri System 3 等の各種変換コマン
ド（Translate Rule File ）を用いて変換を行う。

【００５８】作成されたＤＲＣルールファイルは、図４
に示されたように画面に表示し、あるいは紙面上に印字
出力することができる。左側に、対象パターンＷ１、Ｗ
２、…、と、各パターン間の距離ａ、ｂ、ｃ、…、が図
形と矢羽根とを用いて示され、さらに右側に、生成した
設計基準の内容が項目ａ、ｂ、ｃ、…毎に表示される。

【００５９】ＬＶＳ回路抽出ルールファイルを作成する
場合には、図５に示されたような入力及び出力が行われ
る。

【００６０】先ず、素子のパターンデータの入力を行
う。図５の枠２０１に示されたように、その素子のイメ
ージを示すレアアウトシンボルを画面上に表示しながら
寸法等のデータの入力を行う。

【００６１】次に、枠２０２内に示されたようなマスク
パターン自動発生公式の入力を行う。この公式は、先に
入力したパターンデータからマスクデータに変換するた
めのものである。

【００６２】入力したこのマスクパターン自動発生公式
に、パターンデータを与えて、枠２０３内に示したよう
なマスクイメージの実リアルパターンを発生する。ここ
で、枠２０３内の実リアルパターンは、ＮＰＮ形バイポ
ーラトランジスタにおけるコンタクト、ベース及びエミ
ッタの実際のマスクイメージのパターンを示したもので
ある。

【００６３】さらに、枠２０４内に示されたような複数
のメニュー項目（"Extract Device", "Derived Layer",
"Create Rule", "Rule Check"）等を備えたＬＶＳルー
ルジェネレータを用いて、素子抽出処理を行う。

【００６４】ここで、"Extract Device"は、素子抽出処
理を行うためのメニュー項目である。"Derived Layer"
は、この素子抽出の際に用いる図形演算式の指定を行う
ためのメニュー項目であって、階層的に端子領域や端子
のコンタクト領域等を指定できるように作業エリアを画
面上で頁単位で切り換えることができる。"Create Rul
e" は、実際の検証システム固有の書き方に沿ったルー
ルファイルへの変換を行うための実ルール変換コマンド
に相当する。"Rule Check"は、ルールファイルの検証を
行うためのメニュー項目であり、既に定義済みの素子が
配置された複数の頁を一画面上に配置し、エディタを用
いて、上述した配線図形ALIST, TH, AL2NDにおいて端子
間の結線処理等を行い、検証用にテストデータの生成を
行う。

【００６５】ルールファイル作成引受者が作業を行う場
合には、"Derived Layer" のメニュー項目を選び、接続
等のパターンデータの定義等を行う前処理、素子抽出の
定義、抽出素子のシンボル表示の定義等の処理を、図５
の枠２０５に示されたように、頁を切り替えながら行っ
ていく。ここで、前処理というステップにおいて、パタ
ーンデータの定義を行う場合には既に入力済みのマスク
データ自動発生公式における定義式を参照し利用するこ
とができる。また、"Derived Layer" において指定した
図形は、定義を完了した後に実リアルパターンで該当箇
所をハイライト表示し、作業をより容易にすることもで
きる。

【００６６】ルールファイル作成処理が終了した時点
で、上記メニュー項目"Create Rule"を選択し、当該検
証システム固有の書き方に沿った実ルールファイルの生
成を行う。

【００６７】この後、項目"Rule Check"を選択し、生成
した実ルールファイルの検証を行う。具体的には、図５
の枠２０６に示されたようにテストデータを作成して画
面上に表示し、ルールファイルが正しく作動しているか
どうかを検証する。

【００６８】以上の手順でＬＶＳ回路抽出ルールファイ
ルを生成した後、データ出力部１３を用いて印字出力を
行う。

【００６９】上述したように、従来はレイアウトパター
ン設計基準は紙面上に記載されデータベース化されてい
なかったため、プロセスの変更や追加（基準値の変更、
新素子の追加、項目の追加）等に伴う変更・改訂作業が
困難で、また他のシステムへ利用することもできなかっ
た。

【００７０】これに対し、上記実施の形態によれば、生
成したレイアウトパターン設計基準はシステム上でデー
タベース化されるので、プロセスの変更や追加に対する
修正や新規事項の追加が容易であり、例えば派生新規プ
ロセスに対応した設計基準の作成も作成済みの原設計基
準を利用して短時間で処理することができる。

【００７１】同様に、ＤＲＣルールファイルやＬＶＳ回
路抽出リールファイルの修正も、プロセスの変更等に伴
うデータの変更によって一括して処理することができ
る。

【００７２】さらに、レイアウトシンボルデータからマ
スクパターンデータに変換する自動発生公式の生成には
従来時間がかかっていた。しかし、本実施の形態では、
両データのイメージを画面上にほぼリアルタイムで出力
することで、作業者が確認を行いながら処理を進めるこ
とができ、作成に要する時間を短縮することが可能であ
る。

【００７３】これにより、レイアウトパターン設計基準
の入力・登録及びＤＲＣルールファイルやＬＶＳ回路抽
出ルールファイルの生成を行う作業者の負担の軽減、誤
りの発生の低減、新規プロセスを立ち上げる時の開発期
間の短縮を達成することが可能である。

【００７４】上述した実施の形態は一例であり、本発明
を限定するものではない。例えば、図２〜図５にはシス
テムの画面表示が示されているが、必ずしもこの表示内
容と同一の入出力データを扱う必要はなく、各素子に応
じて必要なデータを用いて設計基準・検証ルールを作成
することができる。

【００７５】

【発明の効果】本発明によるレイアウトパターン設計基
準・検証ルール作成支援方法及びそのシステムによれ
ば、各プロセス毎に対応したレイアウトパターン設計基
準がデータベース化され、プロセスの変更や追加に対す
る修正等の作業が容易であり、また設計基準に基づいて
レイアウトパターンを検証するためのルールファイルの
作成も一括して処理することができ、作業者の負担を軽
減し開発期間の短縮を達成することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるレイアウトパター
ン設計基準・検証ルール作成支援システムの構成を示し
たブロック図。

【図２】同システムを用いてレイアウトパターン設計基
準・検証ルールを作成していく処理の内容を示した説明
図。

【図３】同システムにおいてＤＲＣルールファイルを生
成するときに画面に表示されるメニュー項目を例示した
説明図。

【図４】同システムにおいて生成されたＤＲＣルールフ
ァイルの画面表示内容を例示した説明図。

【図５】同システムにおいてＬＶＳ回路抽出ルールファ
イルを生成するときに画面上に表示される入出力データ
を例示した説明図。

【図６】従来のレイアウトパターン設計基準・検証ルー
ルを作成する手順を示した説明図。

【図７】従来のレイアウトパターン設計基準・検証ルー
ルを作成するときに紙面上に作成する内容を示した説明
図。

【符号の説明】

１１データ入力部１２演算処理部１３データ出力部１４レイアウトパターン設計基準記憶部１５ＤＲＣルールファイル記憶部１６ＬＶＣ回路抽出ルールファイル記憶部１７レイアウトセルライブラリ記憶部１８シンボルデータ→マスクパターンデータ自動発生
公式ファイル記憶部２０ＤＲＣルールファイルジェネレータモジュール２１ＬＶＳ回路抽出ルールファイルジェネレータモジ
ュール２２パラメタライズド・セルジェネレータモジュール２３自動発生公式ファイルジェネレータモジュール

Claims

【特許請求の範囲】

【請求項１】複数のプロセスにそれぞれ対応したレイア
ウトパターン設計基準を、レイアウトパターン設計基準
・検証ルール作成支援システムに入力してデータベース
としておくステップと、データベース化された前記レイアウトパターン設計基準
に基づいてレイアウトパターンの検査を行うときに用い
られるＤＲＣルールを作成するために必要なデータをＤ
ＲＣルールファイルジェネレータモジュールに入力し
て、前記ＤＲＣルールファイルを作成するステップと、前記レイアウトパターン設計基準と、作成された前記Ｄ
ＲＣルールファイルとを参照し、回路素子に関するデー
タをＬＶＳ回路抽出ルールファイルジェネレータモジュ
ールに入力して、レイアウトパターンから回路素子の接
続情報を取り出すためのＬＶＳ回路抽出ルールファイル
を作成するステップと、前記レイアウトパターン設計基準を参照し、回路素子の
イメージを表すレイアウトシンボルデータから回路素子
のレイアウトマスクパターンデータを発生するためのマ
スクパターンデータ自動発生公式ファイルを作成するた
めに必要なデータをマスクパターンデータ自動発生公式
ファイルジェネレータに入力して、前記マスクパターン
データ自動発生公式を作成するステップと、作成された前記マスクパターンデータ自動発生公式ファ
イルを用いて、シンボルデータからマスクパターンデー
タを生成して、前記マスクパターンデータ自動発生公式
ファイルが正しいか否かを検証するステップと、前記レイアウトパターン設計基準を参照し、回路素子の
レイアウトシンボルデータをパラメタライズド・セルジ
ェネレータモジュールに入力して、レイアウトシンボル
データを用いてレイアウトを構成するためのレイアウト
セルライブラリを生成するステップと、を備えたことを特徴とするレイアウトパターン設計基準
・検証ルール作成支援方法。
【請求項２】各種データを入力するデータ入力部と、前記データ入力部に入力された、複数のプロセスにそれ
ぞれ対応したレイアウトパターン設計基準を与えられて
登録するレイアウトパターン設計基準記憶部と、前記データ入力部に入力されたデータと登録された前記
レイアウトパターン設計基準とを用いて、前記レイアウ
トパターン設計基準に基づいてレイアウトパターンの検
査を行うためのＤＲＣルールを生成するＤＲＣルールフ
ァイルジェネレータモジュールと、生成された前記ＤＲＣルールファイルを与えられて登録
するＤＲＣルールファイル記憶部と、前記データ入力部に入力されたデータと登録された前記
レイアウトパターン設計基準とを用いて、レイアウトパ
ターンから回路素子の接続情報を取り出すためのＬＶＳ
回路抽出ルールファイルを生成するＬＶＳ回路抽出ルー
ルファイルジェネレータモジュールと、生成された前記ＬＶＳ回路抽出ルールファイルを与えら
れて登録するＬＶＳ回路抽出ルールファイル記憶部と、前記データ入力部に入力されたデータと登録された前記
レイアウトパターン設計基準とを用いて、回路素子のシ
ンボルを示すレイアウトシンボルデータからマスクパタ
ーン生成用のマスクパターンデータを生成するためのマ
スクパターンデータ自動生成公式を発生するマスクパタ
ーンデータ自動発生公式ファイルジェネレータモジュー
ルと、発生された前記マスクパターンデータ自動発生公式ファ
イルを与えられて登録するマスクパターンデータ自動生
成公式記憶部と、前記データ入力部に入力されたデータと登録された前記
レイアウトパターン設計基準とを用いて、シンボルデー
タを用いてレイアウトを構成するためのレイアウトセル
ライブラリを生成するパラメタライズド・セルジェネレ
ータモジュールと、生成された前記レイアウトセルライブラリを与えられて
登録するレイアウトセルライブラリ記憶部と、登録された前記レイアウトパターン設計基準を与えられ
て外部へ出力する出力部と、を備えたことを特徴とするレイアウトパターン設計基準
・検証ルール作成支援システム。