JP3001556B1 - マスクパターンの自動レイアウト装置 - Google Patents

マスクパターンの自動レイアウト装置

Info

Publication number
JP3001556B1
JP3001556B1 JP10349979A JP34997998A JP3001556B1 JP 3001556 B1 JP3001556 B1 JP 3001556B1 JP 10349979 A JP10349979 A JP 10349979A JP 34997998 A JP34997998 A JP 34997998A JP 3001556 B1 JP3001556 B1 JP 3001556B1
Authority
JP
Japan
Prior art keywords
wiring
automatic
connection information
name
new
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10349979A
Other languages
English (en)
Other versions
JP2000172737A (ja
Inventor
雅樹 宮原
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP10349979A priority Critical patent/JP3001556B1/ja
Application granted granted Critical
Publication of JP3001556B1 publication Critical patent/JP3001556B1/ja
Publication of JP2000172737A publication Critical patent/JP2000172737A/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【要約】 【課題】 布線分割の自動レイアウトを行う自動レイア
ウト装置を提供する。 【解決手段】 本自動レイアウト装置は、入力装置1
と、入力装置1からの入力に基づいて、プログラム制御
により動作する自動配置配線処理装置2と、情報を記憶
する記憶装置3と、出力装置4とを備えている。自動配
置配線処理装置2は、技術情報から分割配線番号を抽出
する分割配線番号抽出手段21と、技術情報から素子を
抽出する素子抽出手段22と、接続情報によって素子を
削除する素子削除手段23と、新規配線名と素子の対応
手段24と、自動配線用接続情報を合成する自動配線用
接続情報合成手段25と、自動配線手段26と、配線名
の復元手段27と、自動配線手段28とで構成される。
記憶装置3は、バックアップファイル31と、素子格納
ファイル32と、自動配線用接続情報33と、対応ファ
イル34とを備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マスクパターンの
レイアウト設計を自動的に行う自動レイアウト装置に関
し、更に詳細には、布線分割の自動レイアウトを行う自
動レイアウト装置に関するものである。
【0002】
【従来の技術】近年、半導体装置の配線及び回路素子の
組み合わせが複雑になると共に、マスクパターンのレイ
アウト設計を自動的に行う自動レイアウト装置が実用化
されつつある。従来、マスクパターンの自動レイアウト
装置で使用されている手法には、レイアウトに要する工
数の削減を目的として、布線分割を自動化する手法等の
多様の手法があって、それらは、いずれも、回路接続情
報に依存する手法である。近年、高集積化に伴い配線イ
ンピーダンスの影響度が大きく、特に布線の分割指定が
増えている。ここで、布線の分割指定とは、一つの配線
の接続先の回路素子又は別の配線を指定することであ
る。ところで、マスクパターンの自動レイアウト装置に
類似する自動配線装置の一例が、特開平5−24337
6号公報及び特開平9−91318号公報に記載されて
いる。
【0003】図6、図7を参照して、特開平5−243
376号公報に記載されている自動配線装置を説明す
る。図6は特開平5−243376号公報で自動レイア
ウトシステムに投入する回路図、図7は図6に示す回路
のレイアウト例である。図6の回路図では、あらかじめ
回路素子5、5′に接続された端子6、6′に布線分け
の属性7、7′を付加しておき、該回路図から発生させ
た接続情報を自動レイアウトシステムに取り込む。次
に、配置時に特別な属性7′が付加された端子6′を検
索し、端子6′に対応するセル8′の端子9′に疑似素
子10の端子12が接触するように疑似素子を配置す
る。次に、特別の属性7′が付加された端子6′に等電
位で布線分けの属性7が付加された端子6に対応するセ
ル8の端子9から、疑似素子10の他方の端子12′の
間の配線をレイアウトデータ11により自動的に結線す
る。その結果を図7に示す。
【0004】次の、図8、図9、及び図10を参照し
て、特開平9−91318号公報に記載されている自動
半導体集積回路のレイアウト方法を説明する。図8は特
開平9−91318号公報の一実施例の分割用マクロ
図、図9は図8の分割用マクロを適用した回路例、図1
0は図9に示す回路のレイアウト例である。自動レイア
ウト装置に、図8に示すような端子14、15、16と
配線17を含んだ分割用マクロ13を登録しておいて、
図9に示すような分割する部分に分割用マクロ13を挿
入した回路情報を取り込み、レイアウト時において素子
配置後、分割用マクロ13を配置する。その結果、図1
0に示すように配線時には、Q1のエミッタ端子は、マ
クロ13の端子14へ、Q2のエミッタ端子はマクロ1
3の端子16へ接続される。端子14、16と端子15
は分割マクロ13の内部で配線17により接続されてい
るため、3分割が可能である。
【0005】
【発明が解決しようとする課題】しかし、上述した従来
の自動配線装置、又は自動レイアウト装置には、問題が
あって、まだ満足できる段階には到っていない。例え
ば、特開平5−243376号公報の自動配線装置では
以下に記載するような問題点がある。第一に、疑似素子
10の端子12′の位置を確定させるのに人手による操
作が必要になる。第二に、レイアウト修正等で配線を移
動させる際に、疑似素子の追加による配置工程での修正
が必要となってしまう。第三に、機能、特性が確認され
た回路データに人手により属性の追加を行なっているた
め、入力ミスが発生し易く、且つ接続検証において、前
述の機能、特性が確認された回路データを用いていない
といった問題点がある。
【0006】また、特開平9−91318号公報に記載
の自動半導体集積回路のレイアウト方法には以下に記載
するような問題点がある。第一に、レイアウト設計の主
流となっている多層配線を用いてレイアウトするために
は、分割用マクロ内の配線を多層配線に対応させたマク
ロを用意しなければならない。第二に、配線寿命、イン
ピーダンス等により配線の幅を考慮したマクロを用意し
なければならない。第三に、レイアウト修正等で配線を
移動させる際に、前述の特開平5−243376号公報
の第二の問題点と同様に、分割用マクロの追加による配
置工程での修正が必要となってしまう。第四に、機能、
特性が確認された回路データに人手により分割マクロの
追加を行なっているため、入力ミスが発生し易く、且つ
接続検証において、前述の機能、特性が確認された回路
データを用いていないといった問題点がある。
【0007】双方に共通の問題点として、図11に示す
ように、機能、特性が確認された回路データに属性の記
述挿入または分割マクロの挿入を人手にて行なうために
入力ミスの可能性がある。また図9の40、41に示す
ように機能、特性が確認された回路データに属性及び分
割マクロが挿入した回路データから接続情報を作成する
ため、前述の機能、特性が確認された回路データでの接
続検証が実施できないといった問題点がある。要約すれ
ば、布線分割の自動レイアウトを行うことが出来ないと
いう問題である。
【0008】そこで、本発明の目的は、布線分割の自動
レイアウトを行う自動レイアウト装置を提供することで
ある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る自動レイアウト装置は、マスクパター
ンのレイアウト設計を自動的に行う自動レイアウト装置
であって、入力装置と、及び入力装置から入力された回
路データに基づいて作成された接続情報を演算処理して
布線分割の自動レイアウトを行う自動配線処理装置とを
有し、自動配線処理装置が、接続情報から布線分割指定
の配線を抽出する抽出手段と、抽出した布線分割指定の
配線を分割し、分割した配線に新規配線名を付加し、元
の接続情報と合成して新たな接続情報を作成する接続情
報作成手段とを備えていることを特徴としている。
【0010】本発明では、回路データより作成された接
続情報から布線分割指定のある配線を抽出し、該布線分
割指定の配線を元の回路データより分割し新規配線名の
付加を行ない、布線分割指定のある配線に接続されてい
た回路素子を新規配線名に対応させ接続情報を作成し自
動レイアウトを行う。更に、回路データを復元し、分割
されていた分割配線を自動レイアウトにより接続するこ
とにより、自動レイアウトにおいて布線分割を実現させ
ている。
【0011】好適には、抽出手段が、接続情報から布線
分割を指定された配線の配線番号を抽出する分割配線番
号抽出手段と、布線分割を指定された配線に接続されて
いる回路素子を抽出する素子抽出手段とを備えている。
また、接続情報作成手段は、接続情報作成手段は、入力
装置から入力された元の接続情報に基づいて元の回路素
子を削除する素子削除手段と、抽出した布線分割指定の
配線を分割し、分割した配線に新規配線名を付加する、
新規配線名と素子の対応手段と、元の接続情報と合成し
て新たな接続情報を作成する、自動配線用接続情報合成
手段とを備え、新規配線名と素子の対応手段は、配線分
割する新規配線名と回路素子とを対応させる手段であっ
て、配線分割する配線を何分割にするかの入力を行い、
新規配線名を指定し、新規配線名に回路素子を対応させ
る。
【0012】更に、本発明の自動レイアウト装置は、回
路データを復元し、分割されていた分割配線を自動レイ
アウトにより接続する接続手段を備えている。好適に
は、接続手段は、自動配線用接続情報合成手段で得た接
続情報に基づいて自動配線を実施し、レイアウトデータ
を作成する自動配線手段と、分割配線に付加した新規配
線名を元の配線名に復元する、配線名の復元手段とから
構成されている。
【0013】また、本発明の自動レイアウト装置は、自
動配線処理装置による演算処理で得た接続情報を記憶す
る記憶装置を備え、記憶装置は、分割配線番号抽出手段
で抽出され、自動配線手段に入力される分割配線番号を
記憶するバックアップファイルと、素子抽出手段で抽出
され、新規配線名と素子の対応手段に入力される回路素
子を記憶する素子格納ファイルと、素子削除手段で削除
され、自動配線用接続情報合成手段に入力される回路素
子を記憶する自動配線用接続情報ファイルと、新規配線
名と素子の対応手段で作成され、自動配線用接続情報合
成手段に入力される対応データを記憶する対応ファイル
とを有する。
【0014】素子削除手段は、入力装置から入力された
元の接続情報から元の回路素子を削除する手段である。
【0015】
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。実施形態例 本実施形態例は、本発明に係る自動レイアウト装置の実
施形態の一例であって、図1は本実施形態例の自動レイ
アウト装置の構成を示すブロック図、図2は本実施形態
例の自動レイアウト装置によって作成される接続情報の
等価回路図、図3は本実施形態例の自動レイアウト装置
に入力する接続情報の等価回路図、図4は図2に示す回
路のレイアウト例、及び図5は図2の分割部を復元後に
自動レイアウトを実施したレイアウト例である。本実施
形態例の自動レイアウト装置は、図1に示すように、キ
ーボードやネットワーク処理等により入力するる入力装
置1と、入力装置1からの入力に基づいて、プログラム
制御により動作する自動配置配線処理装置2と、情報を
記憶する記憶装置3と、ディスプレイやネットワーク処
理等による出力装置4とを備えている。
【0016】自動配置配線処理装置2は、技術情報から
分割配線番号を抽出する分割配線番号抽出手段21と、
分割配線により接続する回路素子を技術情報から抽出す
る素子抽出手段22と、入力装置から入力された元の接
続情報から元の回路素子を削除する素子削除手段23
と、新規配線名と素子の対応手段24と、自動配線用接
続情報を合成する自動配線用接続情報合成手段25と、
自動配線手段26と、配線名の復元手段27と、自動配
線手段28とで構成される。自動配線手段26は、布線
分割指定に係わる配線を自動的に配線する手段であり、
一方、自動配線手段28は布線分割指定とは関係のない
配線を自動的に配線する手段である。記憶装置3は、バ
ックアップファイル31と、素子格納ファイル32と、
自動配線用接続情報33と、対応ファイル34とを備え
ている。
【0017】次に、図1、図2、図3、図4、図5を参
照して、本実施形態例の自動レイアウト装置の動作を説
明する。先ず、入力装置1に回路データより作成された
図3の接続情報を入力する。続いて、分割配線番号抽出
手段21は、入力された接続情報から布線分割指定のあ
る配線番号、例えば図3のVCC1を抽出する。次い
で、素子抽出手段22は、分割配線番号抽出手段21に
よって抽出した配線番号に接続されている回路素子、図
3では、Q1、Q2、Q3、Q4、R1、R2、C1、
C2を抽出し、抽出した回路素子の識別番号を素子格納
ファイル32へ格納する。次に、素子削除手段23は、
分割配線番号抽出手段21及び素子抽出手段22で抽出
した回路素子及び配線番号を該接続情報に基づいて削除
し、削除した接続情報を自動配線用接続情報33に格納
する。
【0018】次に、新規配線名と素子の対応手段24
は、配線分割する新規配線名と回路素子を対応させる手
段であって、先ず、配線VCC1を何分割にするかの入
力を行う。図2では、VCC1〜VCC4の4分割であ
る。次いで、新規配線名と素子の対応手段24は、新規
配線名、図2のVCC1〜VCC4を指定し、新規配線
名に素子抽出手段22で抽出した回路素子を対応させ
る。即ち、新規配線名と素子の対応手段24は、配線名
VCC1にはQ2、R1を、配線名VCC2にはQ1、
C1を、配線名VCC3にはQ4、C2を、配線名VC
C4にはQ3、R2を対応させ、分割配線とそれに接続
される回路素子との対応を示すデータを対応ファイル3
4へ格納する。次に、自動配線用接続情報合成手段25
は、自動配線用接続情報33と対応ファイル34を合成
し、図2に示すような接続情報を作成する。
【0019】次いで、自動配線手段26は、図2に示す
接続情報に基づいて自動配線を実施し、図4に示すよう
なレイアウトデータを作成する。このままでは分割部分
が4分割に分割され、且つ配線名もそれぞれ新規に付加
されているために、入力装置1に入力した図3の接続情
報と異なっているので、配線名の復元手段27は、分割
配線に付加した新規配線名、図2のVCC1〜VCC4
を元の配線名VCC1に戻す。次いで、自動配線手段2
8は、再度、自動配線を実施して、分割されている部分
の配線を接続させ、図5に示すようなレイアウトデータ
を作成する。
【0020】以上、説明したように、本実施形態例の自
動レイアウト装置は、その情報処理によって、布線分割
指定の配線を分割し、且つ新規配線名を付加し更に配線
の復元手段により布線分割を自動的に実施できるという
効果と、接続検証において機能、及び特性が確認された
回路データとの一致性が確認できるという効果とを奏す
る。
【0021】
【発明の効果】本発明によれば、回路データより作成さ
れた接続情報から布線分割指定のある配線を抽出し、該
布線分割指定の配線を元の回路データより分割し新規配
線名の付加を行ない、布線分割指定のある配線に接続さ
れていた回路素子を新規配線名に対応させ接続情報を作
成し自動レイアウトを行ない、更に回路データを復元
し、分割されていた分割配線を自動レイアウトにより接
続することにより、自動レイアウトにおいて布線分割を
実現させることができる。更には、その情報処理によっ
て、布線分割指定の配線を分割し、且つ新規配線名を付
加し更に配線の復元手段により布線分割を自動的に実施
できるという効果と、接続検証において機能、及び特性
が確認された回路データとの一致性が確認できるという
効果とを奏する。
【図面の簡単な説明】
【図1】実施形態例の自動レイアウト装置の構成を示す
ブロック図である。
【図2】実施形態例の自動レイアウト装置によって作成
される接続情報の等価回路図である。
【図3】実施形態例の自動レイアウト装置に入力する接
続情報の等価回路図である。
【図4】図2に示す回路のレイアウト例である。
【図5】図2の分割部を復元後に自動レイアウトを実施
したレイアウト例である。
【図6】従来の自動レイアウトシステムに投入する回路
図である。
【図7】図6に示す回路のレイアウト例である。
【図8】別の従来の自動レイアウト装置の分割用マクロ
を示す図である。
【図9】図8の分割用マクロを適用した回路例である。
【図10】図9に示す回路のレイアウト例である。
【図11】従来技術と本発明とを比較した作業フローで
ある。
【符号の説明】
1 入力装置 2 自動配置配線処理装置 3 記憶装置 4 出力装置 5、5′ 回路図上の素子 6、6′ 素子の端子 7、7′ 布線分けを意味する属性 8、8′ レイアウトデータ上の素子(セル) 9、9′ セルの端子 10 疑似素子 11 レイアウトデータ上の配線 12、12′ 疑似素子の端子 13 配線分割マクロ 14〜16 端子 21 分割配線番号抽出手段 22 素子抽出手段 23 素子削除手段 24 新規配線名と素子の対応手段 25 自動配線用接続情報合成手段 26 自動配線手段 27 配線名の復元手段 28 自動配線手段 31 バックアップファイル 32 素子格納ファイル 33 自動配線用接続情報 34 対応ファイル 40 従来例の接続検証でのレイアウトデータと回路デ
ータの相関 41 別の従来例の接続検証でのレイアウトデータと回
路データの相関 42 実施形態例の接続検証でのレイアウトデータと回
路データの相関
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 H01L 21/82

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 マスクパターンのレイアウト設計を自動
    的に行う自動レイアウト装置であって、 入力装置と、及び入力装置から入力された回路データに
    基づいて作成された接続情報を演算処理して布線分割の
    自動レイアウトを行う自動配線処理装置とを有し、 自動配線処理装置が、接続情報から布線分割指定の配線
    を抽出する抽出手段と、 抽出した布線分割指定の配線を分割し、分割した配線に
    新規配線名を付加し、元の接続情報と合成して新たな接
    続情報を作成する接続情報作成手段とを備えていること
    を特徴とするマスクパターンの自動レイアウト装置。
  2. 【請求項2】 抽出手段が、布線分割を指定された配線
    の配線番号を接続情報から抽出する分割配線番号抽出手
    段と、 布線分割を指定された配線に接続されている回路素子を
    抽出する素子抽出手段とを備えていることを特徴とする
    請求項1に記載のマスクパターンの自動レイアウト装
    置。
  3. 【請求項3】 接続情報作成手段は、入力装置から入力
    された元の接続情報に基づいて元の回路素子を削除する
    素子削除手段と、抽出した布線分割指定の配線を分割
    し、分割した配線に新規配線名を付加する、新規配線名
    と素子の対応手段と、元の接続情報と合成して新たな接
    続情報を作成する、自動配線用接続情報合成手段とを備
    え、 新規配線名と素子の対応手段は、配線分割する新規配線
    名と回路素子とを対応させる手段であって、配線分割す
    る配線を何分割にするかの入力を行い、新規配線名を指
    定し、新規配線名に回路素子を対応させることを特徴と
    する請求項1又はに記載のマスクパターンの自動レイ
    アウト装置。
  4. 【請求項4】 回路データを復元し、分割されていた分
    割配線を自動レイアウト処理により接続する接続手段を
    備えていることを特徴とする請求項1から3のいずれか
    1項に記載のマスクパターンの自動レイアウト装置。
  5. 【請求項5】 接続手段は、自動配線用接続情報合成手
    段で得た接続情報に基づいて自動配線を実施し、レイア
    ウトデータを作成する自動配線手段と、分割配線に付加
    した新規配線名を元の配線名に復元する、配線名の復元
    手段とから構成されていることを特徴とする請求項4に
    記載のマスクパターンの自動レイアウト装置。
  6. 【請求項6】 自動配線処理装置による演算処理で得た
    接続情報を記憶する記憶装置を備え、 記憶装置は、分割配線番号抽出手段で抽出され、自動配
    線手段に入力される分割配線番号を記憶するバックアッ
    プファイルと、 素子抽出手段で抽出され、新規配線名と素子の対応手段
    に入力される回路素子を記憶する素子格納ファイルと、 素子削除手段で削除され、自動配線用接続情報合成手段
    に入力される回路素子を記憶する自動配線用接続情報フ
    ァイルと新規配線名と素子の対応手段で作成され、自動
    配線用接続情報合成手段に入力される対応データを記憶
    する対応ファイルとを有することを特徴とする請求項5
    に記載のマスクパターンの自動レイアウト装置。
JP10349979A 1998-12-09 1998-12-09 マスクパターンの自動レイアウト装置 Expired - Lifetime JP3001556B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10349979A JP3001556B1 (ja) 1998-12-09 1998-12-09 マスクパターンの自動レイアウト装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10349979A JP3001556B1 (ja) 1998-12-09 1998-12-09 マスクパターンの自動レイアウト装置

Publications (2)

Publication Number Publication Date
JP3001556B1 true JP3001556B1 (ja) 2000-01-24
JP2000172737A JP2000172737A (ja) 2000-06-23

Family

ID=18407416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10349979A Expired - Lifetime JP3001556B1 (ja) 1998-12-09 1998-12-09 マスクパターンの自動レイアウト装置

Country Status (1)

Country Link
JP (1) JP3001556B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013175870A1 (ja) * 2012-05-24 2016-01-12 株式会社サタケ 色彩選別機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013175870A1 (ja) * 2012-05-24 2016-01-12 株式会社サタケ 色彩選別機

Also Published As

Publication number Publication date
JP2000172737A (ja) 2000-06-23

Similar Documents

Publication Publication Date Title
JP2877303B2 (ja) 集積回路の自動設計装置
US8612922B2 (en) Generalized constraint collection management method
US6606735B1 (en) Method and system for using error and filter layers in each DRC rule
US7096447B1 (en) Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout
US7302666B2 (en) Logic circuit design method, computer-readable recording medium having logic circuit design program stored therein, and logic circuit design device
JP3001556B1 (ja) マスクパターンの自動レイアウト装置
JP3042443B2 (ja) マスクパターンデータの作成方法
JP2776267B2 (ja) 回路図出力方法
JP2872216B1 (ja) マクロの設計方法
JP2004013821A (ja) 半導体集積回路設計方法および設計装置
JPH07271836A (ja) 配線間隔決定方法
JP3079936B2 (ja) レイアウトの検証方法およびその装置
JP2752923B2 (ja) 論理シミュレーション装置および論理回路情報作成方法
JP2946682B2 (ja) 集積回路設計装置
US20040153987A1 (en) Method and system for connecting computer-generated rectangles
JPH1154626A (ja) タイミング調整軽減を考慮したlsiのレイアウト設計装置及びレイアウト設計方法並びにlsiのレイアウト設計プログラムを記録した記録媒体
JP3095307B2 (ja) 電気部品自動配置装置及び電気部品の自動配置方法
JPH05266134A (ja) 設計データの部分修正方法
JP2000215217A (ja) 論理合成方法及び装置
JPH05165908A (ja) 図面エディタ
JP3247454B2 (ja) 集積回路マスクパターンの検証装置
JP3247455B2 (ja) 集積回路マスクパターンの検証装置
JP2933584B2 (ja) 半導体集積回路装置及びマクロ端子クランプ処理方法
JPH04182873A (ja) 集積回路マスクパターンの検証方法
JPH01133176A (ja) 論理回路ブロック切出しシステム