JPH1154626A - タイミング調整軽減を考慮したｌｓｉのレイアウト設計装置及びレイアウト設計方法並びにｌｓｉのレイアウト設計プログラムを記録した記録媒体 - Google Patents

タイミング調整軽減を考慮したｌｓｉのレイアウト設計装置及びレイアウト設計方法並びにｌｓｉのレイアウト設計プログラムを記録した記録媒体

Info

Publication number
JPH1154626A
JPH1154626A JP9212268A JP21226897A JPH1154626A JP H1154626 A JPH1154626 A JP H1154626A JP 9212268 A JP9212268 A JP 9212268A JP 21226897 A JP21226897 A JP 21226897A JP H1154626 A JPH1154626 A JP H1154626A
Authority
JP
Japan
Prior art keywords
cell
layout
lsi
restoring
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9212268A
Other languages
English (en)
Inventor
Koji Abe
康治 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9212268A priority Critical patent/JPH1154626A/ja
Priority to US09/129,426 priority patent/US6321368B1/en
Publication of JPH1154626A publication Critical patent/JPH1154626A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】本発明は、タイミングの調整に基づく論理設計
とレイアウト設計の間のイタレーション（反復）を低減
し、またレイアウト作業自体の労力をも削減して、迅速
なＬＳＩ開発を行うこと目的とする。 【解決手段】レイアウトを復元技術を基盤として、タイ
ミング調整によって追加されたセルを既存のセル重ねて
配置し、削除されたセルはそのまま削除し、置換された
セルは従来の位置にそのまま配置すると共に、従来の配
線をそのまま復元し再利用することにより、従来のレイ
アウトに影響を与えることなく自動配線を行うことがで
きる構成とした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ（大規模集
積回路）のＣＡＤ（Computer Aided Design ）のレイア
ウト設計分野におけるＬＳＩレイアウト設計装置に関す
るものである。
【０００２】
【従来の技術】近年、ＬＳＩの素子数は増大化し、また
その機能は複雑化する傾向をたどっている。このＬＳＩ
の大規模化及び機能の複雑化に伴い、いまやＬＳＩの設
計においては、ＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓ
ｉｇｎ Ａｕｔｏｍａｔｉｏｎ）ツールは欠かせないも
のとなっている。
【０００３】従来、ＥＤＡの設計過程は、上流過程（論
理設計過程）と下流過程（物理設計過程）に分かれてい
た。ＬＳＩのレイアウトは、後者の下流過程（物理設計
過程）に含まれる。この論理設計と物理設計の境界は本
来自然なものであり、２つの領域の間でデータを統合し
たり、フィードバックする必要性はほとんどなかった。
何故ならば、回路の性能が、ゲート遅延時間（信号が論
理ゲートの入力端子から出力端子へ伝搬するのに必要な
時間）に直接依存し、論理ゲート間を結ぶ接続線で発生
する遅延時間はほとんど回路の性能に影響を与えなかっ
たからである。
【０００４】このため、設計者は各マクロセルの特性に
基づくタイミング・パラメータを基準に設計していた。
即ち、ＬＳＩ全体にマクロセルをレイアウトした後に決
定される接続線の遅延時間は、ＬＳＩの性能にはほとん
ど関係しなかった。従って、設計者は論理設計を単独で
終えた後は、その結果であるネットリスト（論理回路デ
ータ）を自動ＬＳＩレイアウト装置に送りこめばよかっ
た。
【０００５】ところが、半導体製造技術が進展し、各種
の寸法を微細化することで非常に速くスイッチングする
トランジスタ作られるようになり、ゲート時間が短縮し
た。その結果、ゲート遅延時間はＬＳＩの性能を決める
主要因ではなくなり、その代わりに、接続線の遅延時間
が信号遅延時間全体を支配するようになった。このた
め、ＬＳＩのタイミング仕様を守ることは、ＬＳＩ設計
全体の中で大きなボトルネックになっている。
【０００６】従って、物理設計たるＬＳＩレイアウト設
計においても、論理設計の要素を取り入れて、ＬＳＩの
迅速な開発を図る必要がある。
【０００７】
【発明が解決しようとする課題】そこで、本発明は、レ
イアウト設計処理が論理設計とは無関係に行われていた
ことに基づく問題点を解決することを目的とする。即
ち、本発明は、タイミングの調整に基づく論理設計とレ
イアウト設計（物理設計）の間のイタレーション（反
復）を軽減して、迅速なＬＳＩ開発を行うことを目的と
する。
【０００８】また、レイアウト作業自体の労力をも削減
して、同様にＬＳＩ開発全体の迅速化を図る。
【０００９】
【課題を解決するための手段】
［請求項１］請求項１においては、レイアウトを変更す
る前のレイアウトを復元する手段を有するＬＳＩレイア
ウト設計装置において、前記レイアウト復元手段が、前
記レイアウト設計処理後の第１の論理回路データにタイ
ミング調整を施した第２の論理回路データに対して、セ
ルの追加が行われた場合には、該追加されたセルの付近
のセルの第１の論理回路データに基づく配置位置に追加
されたセルを重ねて配置する手段と、セルの削除が行わ
れた場合には、該セルを削除する手段と、セルの置換が
行われた場合には、該セルを、第１の論理回路データに
基づく置換前のセルの配置位置に配置する手段とを有す
ることを特徴とするＬＳＩレイアウト設計装置を提供す
る。
【００１０】請求項１に係るＬＳＩレイアウト設計装置
によれば、タイミング調整によって追加したセルを他の
既存のセル上に重ねて配置するため、他の復元されたレ
イアウト部分へのに影響を無くして、セルを追加したこ
とに起因する他のレイアウト部分におけるタイミングエ
ラーの発生を防止することができる。また、タイミング
調整によって置換したセルをもとのセルの配置位置にそ
のまま復元するため、同様に他の復元されたレイアウト
部分への影響を無くして、セルを置換したことに起因す
る他のレイアウト部分におけるタイミングエラーの発生
を防止することができる。
【００１１】［請求項２］請求項２においては、レイア
ウトを変更する前のレイアウトを復元する手段を有する
ＬＳＩレイアウト設計装置において、前記レイアウト復
元手段が、前記レイアウト設計処理後の第１の論理回路
データにタイミング調整を施した第２の論理回路データ
に対して、セルの追加が行われた場合には、該セルが追
加されたことによって切断された配線を該配線が切断さ
れる前に該配線の両端に接続されていたセルの何れか一
のセルに接続して、該配線の他端を未結線とする手段
と、セルの削除が行われた場合には、該セルに接続され
ていた配線をそのまま未結線として残す手段と、セルの
置換が行われた場合において、大容量セルに置換された
場合には、該置換されたセルの周辺を未結線とする手段
と、セルの置換が行われた場合において、小容量セルに
置換された場合には、該置換されたセルに接続されない
配線をそのまま未結線として残す手段とを有することを
特徴とするＬＳＩレイアウト設計装置を提供する。
【００１２】請求項２に係るＬＳＩレイアウト設計装置
によれば、タイミング調整によって追加したセルによっ
て切断された配線をそのまま残すことにより、タイミン
グ調整によって削除されたセルに接続されていた配線を
そのまま残すことにより、及びタイミング調整によって
他のセルに置換されたもとのセルに接続していた配線を
そのまま残すことにより、それら既存の配線を再利用し
て、新たに配線することに起因するタイミングエラーの
発生を防止することができる。また、この再利用は、そ
の後に行われる自動配線処理に要する時間の短縮にもつ
ながる。更に、タイミング調整によって小容量セルに置
換された場合、置換により空きとなった部分をセルの配
置や配線経路として使用することができ、ＬＳＩの集積
度を高めることが可能となる。
【００１３】［請求項３］請求項３においては、前記レ
イアウト復元手段が、前記タイミング調整において、セ
ルの追加が行われ、該セルが重ねて配置された場合に
は、前記セルをハイライト表示する手段を有する請求項
１又は請求項２に記載のＬＳＩレイアウト設計装置を提
供する。
【００１４】請求項３に係るＬＳＩレイアウト設計装置
によれば、タイミング調整によって追加したセルをハイ
ライト表示することにより、レイアウト作業者にタイミ
ング調整によって追加されたセルを直ちに認識させるこ
とができる。また、これらのセルは既にレイアウト基盤
上に存在するため、レイアウト作業者は、レイアウト基
盤上に新たにセルを取り入れることなくセルを移動させ
て配置する作業を行うだけで足りる。これにより、レイ
アウト作業者の労力を軽減できる。
【００１５】［請求項４］請求項４においては、前記レ
イアウト復元手段が、前記タイミング調整において、セ
ルの置換が行われ、該セルが他のセルと重なって配置さ
れた場合には、前記セルをハイライト表示する手段を有
する請求項１又は請求項２に記載のＬＳＩレイアウト設
計装置を提供する。
【００１６】請求項４に係るＬＳＩレイアウト設計装置
によれば、タイミング調整によって置換した大容量セル
をハイライト表示することにより、レイアウト作業者に
タイミング調整によって置換されたセルを直ちに認識さ
せることができる。また、これらのセルは既にレイアウ
ト基盤上に存在するため、レイアウト作業者は、レイア
ウト基盤上に新たにセルを取り入れることなくセルを移
動させて配置する作業を行うだけで足りる。これによ
り、レイアウト作業者の労力を軽減できる。
【００１７】［請求項５］請求項５においては、レイア
ウトを変更する前のレイアウトを復元する手段を有する
ＬＳＩレイアウト設計装置において、前記レイアウト復
元手段が、前記レイアウト設計処理後の第１の論理回路
データにタイミング調整によってセルが追加された場合
には、該追加されたセルの固有名と該追加されたセルの
付近のセルの固有名とを組み合わせて前記レイアウト復
元手段に入力して追加されたセルの付近のセルを抽出す
る手段を有することを特徴とするＬＳＩレイアウト設計
装置を提供する。
【００１８】請求項５に係るＬＳＩレイアウト設計装置
によれば、追加されたセルをタイミング調整前のレイア
ウト上のどの部分に配置すべきかを効率よく知ることが
でき、レイアウト作業の迅速化を図ることができる。 ［請求項６］請求項６においては、レイアウトを変更す
る前のレイアウトを復元する工程を有するＬＳＩレイア
ウト設計方法において、前記レイアウト復元工程が、前
記レイアウト設計処理後の第１の論理回路データにタイ
ミング調整を施した第２の論理回路データに対して、セ
ルの追加が行われた場合には、該追加されたセルの付近
のセルの第１の論理回路データに基づく配置位置に追加
されたセルを重ねて配置する工程と、セルの削除が行わ
れた場合には、該セルを削除する工程と、セルの置換が
行われた場合には、該セルを、第１の論理回路データに
基づく置換前のセルの配置位置に配置する工程とを有す
ることを特徴とするＬＳＩレイアウト設計方法を提供す
る。
【００１９】請求項６に係るＬＳＩレイアウト設計方法
によれば、請求項１に係るＬＳＩレイアウト設計装置と
同様な作用効果を得ることができる。 ［請求項７］請求項７においては、レイアウトを変更す
る前のレイアウトを復元する工程を有するＬＳＩレイア
ウト設計方法において、前記レイアウト復元工程が、前
記レイアウト設計処理後の第１の論理回路データにタイ
ミング調整を施した第２の論理回路データに対して、セ
ルの追加が行われた場合には、該セルが追加されたこと
によって切断された配線を該配線が切断される前に該配
線の両端に接続されていたセルの何れか一のセルに接続
して、該配線の他端を未結線とする工程と、セルの削除
が行われた場合には、該セルに接続されていた配線をそ
のまま未結線として残す工程と、セルの置換が行われた
場合において、大容量セルに置換された場合には、該置
換されたセルの周辺を未結線とする工程と、セルの置換
が行われた場合において、小容量セルに置換された場合
には、該置換されたセルに接続されない配線をそのまま
未結線として残す工程とを有することを特徴とするＬＳ
Ｉレイアウト設計方法を提供する。
【００２０】請求項７に係るＬＳＩレイアウト設計方法
によれば、請求項２に係るＬＳＩレイアウト設計装置と
同様な作用効果を得ることができる。 ［請求項８］請求項８においては、前記レイアウト復元
工程が、前記タイミング調整において、セルの追加が行
われ、該セルが重ねて配置された場合には、前記セルを
ハイライト表示する工程を有する請求項６又は請求項７
に記載のＬＳＩレイアウト設計方法を提供する。
【００２１】請求項８に係るＬＳＩレイアウト設計方法
によれば、請求項３に係るＬＳＩレイアウト設計装置と
同様な作用効果を得ることができる。 ［請求項９］請求項９においては、前記レイアウト復元
工程が、前記タイミング調整において、セルの置換が行
われ、該セルが他のセルと重なって配置された場合に
は、前記セルをハイライト表示する工程を有する請求項
６又は請求項７に記載のＬＳＩレイアウト設計方法を提
供する。
【００２２】請求項９に係るＬＳＩレイアウト設計方法
によれば、請求項４に係るＬＳＩレイアウト設計装置と
同様な作用効果を得ることができる。 ［請求項１０］請求項１０においては、レイアウトを変
更する前のレイアウトを復元する工程を有するＬＳＩレ
イアウト設計方法において、前記レイアウト復元工程
が、前記レイアウト設計処理後の第１の論理回路データ
にタイミング調整によってセルが追加された場合には、
該追加されたセルの固有名と該追加されたセルの付近の
セルの固有名とを組み合わせて前記レイアウト復元手段
に入力して追加されたセルの付近のセルを抽出する工程
を有することを特徴とするＬＳＩレイアウト設計方法を
提供する。
【００２３】請求項１０に係るＬＳＩレイアウト設計方
法によれば、請求項５に係るＬＳＩレイアウト設計装置
と同様な作用効果を得ることができる。 ［請求項１１］請求項１１においては、レイアウトを変
更する前のレイアウトを復元する工程を有するＬＳＩレ
イアウト設計プログラムを記録した記録媒体であって、
前記レイアウト復元工程が、前記レイアウト設計処理後
の第１の論理回路データにタイミング調整を施した第２
の論理回路データに対して、セルの追加が行われた場合
には、該追加されたセルの付近のセルの第１の論理回路
データに基づく配置位置に追加されたセルを重ねて配置
して、セルの削除が行われた場合には、該セルを削除
し、セルの置換が行われた場合には、該セルを、第１の
論理回路データに基づく置換前のセルの配置位置に配置
することを特徴とするＬＳＩレイアウト設計プログラム
を記録した記録媒体を提供する。
【００２４】請求項１１に係るＬＳＩレイアウト設計プ
ログラムを記録した記録媒体によれば、請求項１に係る
ＬＳＩレイアウト設計装置と同様な作用効果を得ること
ができる。また、この請求項１１に係る記録媒体によっ
て、本発明たるＬＳＩのレイアウト設計を行う手段の提
供が、汎用性の高いまた持ち運びに便利な記録媒体を通
して可能となり、本発明の広い実施が見込まれる。
【００２５】［請求項１２］請求項１２においては、レ
イアウトを変更する前のレイアウトを復元する工程を有
するＬＳＩレイアウト設計プログラムを記録した記録媒
体であって、前記レイアウト復元工程が、前記レイアウ
ト設計処理後の第１の論理回路データにタイミング調整
を施した第２の論理回路データに対して、セルの追加が
行われた場合には、該セルが追加されたことによって切
断された配線を該配線が切断される前に該配線の両端に
接続されていたセルの何れか一のセルに接続して、該配
線の他端を未結線とし、セルの削除が行われた場合に
は、該セルに接続されていた配線をそのまま未結線とし
て残し、セルの置換が行われた場合において、大容量セ
ルに置換された場合には、該置換されたセルの周辺を未
結線とし、セルの置換が行われた場合において、小容量
セルに置換された場合には、該置換されたセルに接続さ
れない配線をそのまま未結線として残すことを特徴とす
るＬＳＩレイアウト設計プログラムを記録した記録媒体
を提供する。
【００２６】請求項１２に係るＬＳＩレイアウト設計プ
ログラムを記録した記録媒体によれば、請求項２に係る
ＬＳＩレイアウト設計装置と同様な作用効果を得ること
ができる。また、この請求項１２に係る記録媒体によっ
て、請求項１１に係る記録媒体と同様に本発明たるＬＳ
Ｉのレイアウト設計を行う手段の提供が、汎用性の高い
また持ち運びに便利な記録媒体を通して可能となり、本
発明の広い実施が見込まれる。
【００２７】
【発明の実施の形態】図１に、本発明の一実施例のシス
テム構成図を示す。新たに設計されたシミュレーション
等によりタイミング条件がチェックされた論理回路デー
タは、図１が示すように自動配置手段、自動配線手段及
び容量計算手段を経てレイアウト処理される。このレイ
アウト処理によって出力される論理回路データは実遅延
又は実配線容量を有するため再びタイミング条件をチェ
ックする必要がある。タイミングエラーが発生しなけれ
ば、レイアウト処理は終了する。新たにタイミングエラ
ーが生じた場合にはタイミング調整手段によってタイミ
ング調整がなされる。配線による遅延がＬＳＩの性能に
大きな影響を与える今日においては、ここでタイミング
エラーが発生する確率は非常に大きい。
【００２８】タイミング調整された論理回路データは、
レイアウト復元手段、自動配線手段及び容量計算手段を
経て、再びレイアウト処理が行われる。ここで、再びタ
イミング条件をチェックを行い、タイミングエラーが生
じた場合には同様な処理即ちタイミング調整処理及びレ
イアウト復元手段、自動配線手段及び容量計算手段から
なるレイアウト処理が繰り返される。この、反復処理に
よって、レイアウト終結までにはかなりの時間を要する
と予想される。しかしながら、本発明たるレイアウト復
元手段において既存のレイアウトを有効に利用すること
によって、タイミング調整に起因する新たなタイミング
エラーの発生が防止され、この繰り返し回数が抑制され
る。
【００２９】図２に、本発明の一実施例の処理フローを
示す。以下、図示された番号に従ってその処理内容を説
明する。 （１）タイミング調整前のレイアウトファイルに基づい
てタイミング調整前のレイアウトをそのまま復元し、タ
イミング調整後のレイアウトファイルにそのレイアウト
情報を入力する。
【００３０】（２）図示されないタイミング調整が行わ
れた論理回路データに基づき、タイミング調整によって
置換されたセルをタイミング調整後のレイアウトファイ
ル上で置換し、また、タイミング調整によって削除され
たセルをタイミング調整後のレイアウトファイル上でそ
のセルを削除する。 （３）タイミング調整追加セル固有名ファイルから、タ
イミング調整によって追加されたセルの情報を得る。タ
イミング調整追加セル固有名ファイルには、タイミング
調整によって追加されたセルの固有名が、タイミングエ
ラーを起こした既存のセルの固有名と組み合わせて格納
されている。これにより、追加されたセルをどの部分に
レイアウトすべきかを知ることができる。なお、この追
加セル固有名情報は、メモリ上に格納される。
【００３１】（４）タイミング調整によって追加された
セルをタイミングエラーを起こしたセル上に重ねて配置
する。タイミングエラーを起こしたセルは、（３）の過
程において設定された、追加セル固有名が格納されたメ
モリ上から読みだされる。 （５）タイミング調整によって追加されたセルの付近の
配線を復元する。即ち、セルを追加する前の配線をその
まま復元する。
【００３２】（６）タイミング調整によって追加されタ
イミングエラーを起こしたセル上に重ねて配置されたセ
ルと大容量のセルへの置換によって他の既存のセルと重
なったセルをハイライト表示する。これにより、レイア
ウト作業者は、追加又は置換されたセルを直ちに認識す
ることができる。 （７）レイアウト作業者は、追加され又は大容量セルに
置換されて他のセルと重なって配置されているセルの移
動作業を行う。この作業は、画面上でマウスを用いイン
タラクティブに行うことができる。なお、新たなセルを
レイアウト上に取り入れることなく、重なって配置され
たセルの移動作業のみで足りるため、レイアウト作業者
の労力を大幅に軽減することができる。
【００３３】（８）自動配線機能によって、セルの追
加、セルの削除及びセルの置換によって未結線となった
配線の結線を行う。なお、係る自動配線は、タイミング
調整前のレイアウトによる配線を再利用して行われる。
これにより、自動配線処理期間を短縮することができ
る。図３に、レイアウトを変更する前のレイアウトを復
元する手段の原理を図示する。同図（Ａ）は、一般的な
レイアウト復元手段の原理図である。同図（Ａ）におい
ては、タイミング調整前から存在するセル（■）及び配
線（━）は復元され、タイミング調整によって新たに追
加されたセル（□）及び配線（─）は復元されない。従
って、同図（Ａ）上は便宜のため新たに追加されたセル
が図示されているが、実際の画面上においては「□」及
び「─」は見えていない即ち復元されていないこととな
る。
【００３４】また、同図（Ｂ）は、本発明の対象である
レイアウト復元手段の原理図である。同図（Ｂ）で図示
された原理は、基本的に同図（Ａ）に図示された原理と
同じである。しかしながら、タイミング調整によって新
たに追加されたセルの情報（Ｂ，Ｃ，Ｄ，Ｆ，Ｇ）を復
元技術に入力しているところが異なる。この情報によ
り、「Ｂ，Ｃ，Ｄ，Ｆ，Ｇ」は追加されたセルであると
認識され、またこれらのセルをどこに配置すべきかを知
ることができる。なお、このセルの情報は、本発明の一
実施例においては、図２のレイアウト復元手段の処理フ
ロー（３）で説明した「タイミング調整追加セル固有名
ファイル」に相当する。
【００３５】図４に、タイミング調整によって新たに追
加したセルを重ねて配置する場合の原理を図示する。新
たに追加されたセル（Ｄ，Ｅ，Ｆ）は、タイミングエラ
ーを起こしたセル（Ｃ）上に重ねて配置される。ここ
で、ＡＣ間の配線はＡに接続されてＣには接続されず、
未結線となる。また、ＢＣ間の配線はＢに接続されてＣ
には接続されず、未結線となる。このようにセルの追加
によって未結線となる配線をタイミングエラーを起こし
たセル（Ｃ）にもたせるか、又はその前段のセル（Ａ，
Ｂ）にもたせるかは自由に外部から指定できる。タイミ
ングエラーを起こしたセル（Ｃ）又はその前段のセル
（Ａ，Ｂ）に接続されて未結線となった従来の配線は、
図２のレイアウト復元手段の処理フロー（５）において
復元処理される。なお、図４においては、前段のセルに
未結線となる配線をもたせている。これらの未結線とな
った従来の配線はそのまま再利用される。図４において
は、ＡＤ間の配線及びＢＥ間の配線として再利用され
る。このように、従来の配線を利用することで、ＡＤ間
及びＢＥ間の配線を新たに引き直すことによって生じ得
る新たなタイミングエラーの発生を阻止できる。ＤＣ
間、ＥＦ間及びＦＣ間は自動配線機能によって新たに配
線される。
【００３６】図５に、タイミング調整によってセルを削
除した場合の原理を図示する。タイミング調整によって
セル（Ｄ，Ｅ，Ｆ）は削除され、タイミング調整後のレ
イアウト上には表示されない。また、削除されたセルに
接続されていた配線は全て未結線とされる。この未結線
となった配線も前述したようにそのまま再利用される。
第５図においてはＡＣ間及びＢＣ間の配線の一部として
使用される。セルが削除されたために未結線となってい
る部分は、自動配線機能によって新たに配線される。
【００３７】図６に、タイミング調整によって大容量セ
ルに置換した場合の原理を図示する。タイミング調整に
よって大容量セル（Ｄ）に置換された結果、セルが大き
くなるために、既存のセル（Ｃ）と重なり合って表示さ
れる。このセルの肥大化のためにセルパターンが変更さ
れ、従来の配線をそのまま利用することができない。例
えば、従来の配線が置換前のセルの第１端子（第１入力
ピン）に接続されていた場合、そのセルが大容量セルに
置換されたために従来の配線では大容量セルの第２端子
（第２入力ピン）に接続されてしまう場合がある。この
ような場合においては従来の配線をそのまま使用するこ
とはできない。そこで、置換された大容量セルの周辺に
おける配線は未結線とする。未結線とするのは置換され
た大容量セルの周辺部だけなので、その周辺部にまで到
達している従来の配線はそのまま再利用できる。その周
辺部にまで到達している配線から置換されたセルまでの
間は、自動配線機能によって新たに配線される。
【００３８】図７に、タイミング調整によって小容量セ
ルに置換した場合の原理を図示する。タイミング調整に
よって小容量セル（Ｄ）に置換された結果、セルが小さ
くなるために、従来の配線では、配線がセルに届かなく
なる。このため、従来の配線は未結線となる。なお、こ
のセルの縮小によって空きとなったスペースは、他のセ
ルを配置したり、他の配線をしたりして利用することが
できる。また、従来の配線はそのまま再利用され、その
従来の配線から置換されたセルの間は自動配線機能によ
って新たに配線される。
【００３９】図８は、タイミング調整によって追加され
重ねて配置されたセルとタイミング調整によって大容量
セルに置換され既存のセルと重なって配置されたセルを
ハイライト表示する場合の原理を示す。図の「■」のよ
うに、追加又は大容量セルに置換されたセルがハイライ
ト表示され、レイアウト作業者に移動すべきセルを知ら
せる。この機能により、レイアウト作業者は一目で移動
すべきセルを認識することができ、また作業は既にレイ
アウト上にあるセルの移動のみであるため、レイアウト
作業者の作業の迅速化とその労力の軽減を図ることがで
きる。
【００４０】
【発明の効果】以上説明した様に、本発明によれば、タ
イミング調整に基づく新たなタイミングエラーの発生を
防止し、論理設計とレイアウト設計（物理設計）の間の
イタレーション（反復）を低減して、迅速なＬＳＩの開
発を行うことが可能となる。また、タイミング調整おけ
る追加、削除又は置換によって生じる配線の寸断をその
まま未結線として残し、これら未結線の配線を再利用す
ることにより、新たに配線し直すことによって生じ得る
新たなタイミングエラーの発生を防止して、レイアウト
の完成時間を早めて更に迅速なＬＳＩの開発が実現され
る。
【００４１】更に、レイアウト作業者の作業の迅速化及
びその労力の軽減を図ることができ、ＬＳＩの経済性も
図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例のシステム構成図である。
【図２】本発明の一実施例の処理フローをである。
【図３】レイアウトを変更する前のレイアウトを復元す
る手段の原理を示す図である。
【図４】タイミング調整によって追加したセルを重ねて
配置する場合の原理を示す図である。
【図５】タイミング調整によってセルを削除した場合の
原理を示す図である。
【図６】タイミング調整によって大容量セルに置換した
場合の原理を示す図である。
【図７】タイミング調整によって小容量セルに置換した
場合の原理を示す図である。
【図８】セルをハイライト表示する場合の原理を示す図
である。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】レイアウトを変更する前のレイアウトを復
    元する手段を有するＬＳＩレイアウト設計装置におい
    て、 前記レイアウト復元手段が、 前記レイアウト設計処理後の第１の論理回路データにタ
    イミング調整を施した第２の論理回路データに対して、 セルの追加が行われた場合には、該追加されたセルの付
    近のセルの第１の論理回路データに基づく配置位置に追
    加されたセルを重ねて配置する手段と、 セルの削除が行われた場合には、該セルを削除する手段
    と、 セルの置換が行われた場合には、該セルを、第１の論理
    回路データに基づく置換前のセルの配置位置に配置する
    手段とを有することを特徴とするＬＳＩレイアウト設計
    装置。
  2. 【請求項２】レイアウトを変更する前のレイアウトを復
    元する手段を有するＬＳＩレイアウト設計装置におい
    て、 前記レイアウト復元手段が、 前記レイアウト設計処理後の第１の論理回路データにタ
    イミング調整を施した第２の論理回路データに対して、 セルの追加が行われた場合には、該セルが追加されたこ
    とによって切断された配線を該配線が切断される前に該
    配線の両端に接続されていたセルの何れか一のセルに接
    続して、該配線の他端を未結線とする手段と、 セルの削除が行われた場合には、該セルに接続されてい
    た配線をそのまま未結線として残す手段と、 セルの置換が行われた場合において、大容量セルに置換
    された場合には、該置換されたセルの周辺を未結線とす
    る手段と、 セルの置換が行われた場合において、小容量セルに置換
    された場合には、該置換されたセルに接続されない配線
    をそのまま未結線として残す手段と、 を有することを特徴とするＬＳＩレイアウト設計装置。
  3. 【請求項３】前記レイアウト復元手段が、 前記タイミング調整において、セルの追加が行われ、該
    セルが重ねて配置された場合には、 前記セルをハイライト表示する手段を有する請求項１又
    は請求項２に記載のＬＳＩレイアウト設計装置。
  4. 【請求項４】前記レイアウト復元手段が、 前記タイミング調整において、セルの置換が行われ、該
    セルが他のセルと重なって配置された場合には、 前記セルをハイライト表示する手段を有する請求項１又
    は請求項２に記載のＬＳＩレイアウト設計装置。
  5. 【請求項５】レイアウトを変更する前のレイアウトを復
    元する手段を有するＬＳＩレイアウト設計装置におい
    て、 前記レイアウト復元手段が、 前記レイアウト設計処理後の第１の論理回路データにタ
    イミング調整によってセルが追加された場合には、 該追加されたセルの固有名と該追加されたセルの付近の
    セルの固有名とを組み合わせて前記レイアウト復元手段
    に入力して追加されたセルの付近のセルを抽出する手
    段、 を有することを特徴とするＬＳＩレイアウト設計装置。
  6. 【請求項６】レイアウトを変更する前のレイアウトを復
    元する工程を有するＬＳＩレイアウト設計方法におい
    て、 前記レイアウト復元工程が、 前記レイアウト設計処理後の第１の論理回路データにタ
    イミング調整を施した第２の論理回路データに対して、 セルの追加が行われた場合には、該追加されたセルの付
    近のセルの第１の論理回路データに基づく配置位置に追
    加されたセルを重ねて配置する工程と、 セルの削除が行われた場合には、該セルを削除する工程
    と、 セルの置換が行われた場合には、該セルを、第１の論理
    回路データに基づく置換前のセルの配置位置に配置する
    工程とを有することを特徴とするＬＳＩレイアウト設計
    方法。
  7. 【請求項７】レイアウトを変更する前のレイアウトを復
    元する工程を有するＬＳＩレイアウト設計方法におい
    て、 前記レイアウト復元工程が、 前記レイアウト設計処理後の第１の論理回路データにタ
    イミング調整を施した第２の論理回路データに対して、 セルの追加が行われた場合には、該セルが追加されたこ
    とによって切断された配線を該配線が切断される前に該
    配線の両端に接続されていたセルの何れか一のセルに接
    続して、該配線の他端を未結線とする工程と、 セルの削除が行われた場合には、該セルに接続されてい
    た配線をそのまま未結線として残す工程と、 セルの置換が行われた場合において、大容量セルに置換
    された場合には、該置換されたセルの周辺を未結線とす
    る工程と、 セルの置換が行われた場合において、小容量セルに置換
    された場合には、該置換されたセルに接続されない配線
    をそのまま未結線として残す工程と、 を有することを特徴とするＬＳＩレイアウト設計方法。
  8. 【請求項８】前記レイアウト復元工程が、 前記タイミング調整において、セルの追加が行われ、該
    セルが重ねて配置された場合には、 前記セルをハイライト表示する工程を有する請求項６又
    は請求項７に記載のＬＳＩレイアウト設計方法。
  9. 【請求項９】前記レイアウト復元工程が、 前記タイミング調整において、セルの置換が行われ、該
    セルが他のセルと重なって配置された場合には、 前記セルをハイライト表示する工程を有する請求項６又
    は請求項７に記載のＬＳＩレイアウト設計方法。
  10. 【請求項１０】レイアウトを変更する前のレイアウトを
    復元する工程を有するＬＳＩレイアウト設計方法におい
    て、 前記レイアウト復元工程が、 前記レイアウト設計処理後の第１の論理回路データにタ
    イミング調整によってセルが追加された場合には、 該追加されたセルの固有名と該追加されたセルの付近の
    セルの固有名とを組み合わせて前記レイアウト復元手段
    に入力して追加されたセルの付近のセルを抽出する工
    程、 を有することを特徴とするＬＳＩレイアウト設計方法。
  11. 【請求項１１】レイアウトを変更する前のレイアウトを
    復元する工程を有するＬＳＩレイアウト設計プログラム
    を記録した記録媒体であって、 前記レイアウト復元工程が、 前記レイアウト設計処理後の第１の論理回路データにタ
    イミング調整を施した第２の論理回路データに対して、 セルの追加が行われた場合には、該追加されたセルの付
    近のセルの第１の論理回路データに基づく配置位置に追
    加されたセルを重ねて配置して、 セルの削除が行われた場合には、該セルを削除し、 セルの置換が行われた場合には、該セルを、第１の論理
    回路データに基づく置換前のセルの配置位置に配置する
    ことを特徴とするＬＳＩレイアウト設計プログラムを記
    録した記録媒体。
  12. 【請求項１２】レイアウトを変更する前のレイアウトを
    復元する工程を有するＬＳＩレイアウト設計プログラム
    を記録した記録媒体であって、 前記レイアウト復元工程が、 前記レイアウト設計処理後の第１の論理回路データにタ
    イミング調整を施した第２の論理回路データに対して、 セルの追加が行われた場合には、該セルが追加されたこ
    とによって切断された配線を該配線が切断される前に該
    配線の両端に接続されていたセルの何れか一のセルに接
    続して、該配線の他端を未結線とし、 セルの削除が行われた場合には、該セルに接続されてい
    た配線をそのまま未結線として残し、 セルの置換が行われた場合において、大容量セルに置換
    された場合には、該置換されたセルの周辺を未結線と
    し、 セルの置換が行われた場合において、小容量セルに置換
    された場合には、該置換されたセルに接続されない配線
    をそのまま未結線として残すことを特徴とするＬＳＩレ
    イアウト設計プログラムを記録した記録媒体。
JP9212268A 1997-08-06 1997-08-06 タイミング調整軽減を考慮したｌｓｉのレイアウト設計装置及びレイアウト設計方法並びにｌｓｉのレイアウト設計プログラムを記録した記録媒体 Pending JPH1154626A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9212268A JPH1154626A (ja) 1997-08-06 1997-08-06 タイミング調整軽減を考慮したｌｓｉのレイアウト設計装置及びレイアウト設計方法並びにｌｓｉのレイアウト設計プログラムを記録した記録媒体
US09/129,426 US6321368B1 (en) 1997-08-06 1998-08-05 LSI layout designing apparatus, computer-implemented method of designing LSI layout and computer readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9212268A JPH1154626A (ja) 1997-08-06 1997-08-06 タイミング調整軽減を考慮したｌｓｉのレイアウト設計装置及びレイアウト設計方法並びにｌｓｉのレイアウト設計プログラムを記録した記録媒体

Publications (1)

Publication Number Publication Date
JPH1154626A true JPH1154626A (ja) 1999-02-26

Family

ID=16619781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9212268A Pending JPH1154626A (ja) 1997-08-06 1997-08-06 タイミング調整軽減を考慮したｌｓｉのレイアウト設計装置及びレイアウト設計方法並びにｌｓｉのレイアウト設計プログラムを記録した記録媒体

Country Status (2)

Country Link
US (1) US6321368B1 (ja)
JP (1) JPH1154626A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542834B1 (en) * 1999-11-24 2003-04-01 Lsi Logic Corporation Capacitance estimation
JP4182202B2 (ja) * 2002-08-02 2008-11-19 富士通マイクロエレクトロニクス株式会社 シミュレーション用カバレッジ算出装置及びシミュレーション用カバレッジ算出方法
JP4163974B2 (ja) * 2003-02-18 2008-10-08 松下電器産業株式会社 半導体装置
US7409946B2 (en) * 2005-08-12 2008-08-12 Stant Manufacturing Inc. Fuel vapor recovery canister

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618744A (en) * 1992-09-22 1997-04-08 Fujitsu Ltd. Manufacturing method and apparatus of a semiconductor integrated circuit device
US5654898A (en) * 1993-05-10 1997-08-05 Cascade Design Automation Corporation Timing-driven integrated circuit layout through device sizing

Also Published As

Publication number Publication date
US6321368B1 (en) 2001-11-20

Similar Documents

Publication Publication Date Title
US6453454B1 (en) Automatic engineering change order methodology
US7895551B2 (en) Generation of standard cell library components with increased signal routing resources
US8807948B2 (en) System and method for automated real-time design checking
KR100741915B1 (ko) 더미 금속 채움에 대한 시간 지연 효과를 효율적으로반영할 수 있는 반도체 소자의 설계 방법
US6536023B1 (en) Method and system for hierarchical metal-end, enclosure and exposure checking
US7159202B2 (en) Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages
US5422833A (en) Method and system for propagating data type for circuit design from a high level block diagram
US6922823B2 (en) Method for creating derivative integrated circuit layouts for related products
US7509616B2 (en) Integrated circuit layout design system, and method thereof, and program
US20140123086A1 (en) Parasitic extraction in an integrated circuit with multi-patterning requirements
JP3420195B2 (ja) クロック配線の設計方法
CN109145517B (zh) 一种芯片设计工程改变命令eco方法
US20100275168A1 (en) Design method of semiconductor integrated circuit device and program
JP2000277617A (ja) Ａｓｉｃ設計方法およびａｓｉｃ設計装置
JPH1154626A (ja) タイミング調整軽減を考慮したｌｓｉのレイアウト設計装置及びレイアウト設計方法並びにｌｓｉのレイアウト設計プログラムを記録した記録媒体
JP2872216B1 (ja) マクロの設計方法
JP5059657B2 (ja) マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム
CN102314530B (zh) 一种交互式层次短路跟踪及动态调试方法
JP4668974B2 (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム
JP3080037B2 (ja) 論理シミュレーション用モデルの作成方法
JP2842334B2 (ja) レイアウト方法
JP2580982B2 (ja) Ｌｓｉ電源配線レイアウトシステム
GM et al. Layout Verification of Hard Macros
JP3247455B2 (ja) 集積回路マスクパターンの検証装置
US8638120B2 (en) Programmable gate array as drivers for data ports of spare latches

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328