JPH05266134A - 設計データの部分修正方法 - Google Patents
設計データの部分修正方法Info
- Publication number
- JPH05266134A JPH05266134A JP4090260A JP9026092A JPH05266134A JP H05266134 A JPH05266134 A JP H05266134A JP 4090260 A JP4090260 A JP 4090260A JP 9026092 A JP9026092 A JP 9026092A JP H05266134 A JPH05266134 A JP H05266134A
- Authority
- JP
- Japan
- Prior art keywords
- area
- data
- design data
- correction
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明の目的は、設計データの部分修正に要
する時間を短縮するための技術を提供することにある。 【構成】 設計データの部分修正対象領域が指定された
場合に（２１）、当該指定領を上記設計データから切出
すことにより当該領域データを設計データから独立させ
て当該領域データに対する変更のみを許容することによ
り（２２）、オペレータが変更できる領域を必要最小限
に限定し、不所望部分のデータを誤操作によって変更す
るような事態を排除するとともに、人手による確認作
業、及びシステムでの確認用プログラム実行による確認
処理時間の短縮を図る。
する時間を短縮するための技術を提供することにある。 【構成】 設計データの部分修正対象領域が指定された
場合に（２１）、当該指定領を上記設計データから切出
すことにより当該領域データを設計データから独立させ
て当該領域データに対する変更のみを許容することによ
り（２２）、オペレータが変更できる領域を必要最小限
に限定し、不所望部分のデータを誤操作によって変更す
るような事態を排除するとともに、人手による確認作
業、及びシステムでの確認用プログラム実行による確認
処理時間の短縮を図る。
Description
【０００１】
【産業上の利用分野】本発明は、設計データの部分修正
技術、さらには回路の図形表現（回路図、マスクパター
ン）において、その一部を修正する場合、回路の全体デ
ータから修正に必要な部分のデータのみ切り出し、部分
データに限定して修正することにより、修正対象以外に
不必要な変更が及ばないようにするための技術に関し、
例えば半導体集積回路設計データについての対話編集シ
ステムに適用して有効な技術に関する。
技術、さらには回路の図形表現（回路図、マスクパター
ン）において、その一部を修正する場合、回路の全体デ
ータから修正に必要な部分のデータのみ切り出し、部分
データに限定して修正することにより、修正対象以外に
不必要な変更が及ばないようにするための技術に関し、
例えば半導体集積回路設計データについての対話編集シ
ステムに適用して有効な技術に関する。
【０００２】
【従来の技術】半導体集積回路の設計の基本的な流れは
以下の通りである。
以下の通りである。
【０００３】先ず、半導体集積回路の論理設計が行わ
れ、その設計内容に基づいて自動レイアウトが行われ
る。自動レイアウトが適切に行われたか否かがチェック
され、適切に行われたと判断された場合にはアートワー
ク処理に移行され、さらに半導体集積回路の製造、そし
てチップ評価が行われる。チップ評価の結果、設計内容
の変更を必要とするとき、パターンレベルの修正が行わ
れ、再びその修正内容のチェック、アートワーク処理、
製造、チップ評価が行われる。そのようなパターンレベ
ルの修正は、設計データをＣＲＴディスプレイに表示し
て、それを見ながらオペレータが適宜の入力装置を操作
することにより設計データの内容変更を可能とする対話
型編集システムが利用される。
れ、その設計内容に基づいて自動レイアウトが行われ
る。自動レイアウトが適切に行われたか否かがチェック
され、適切に行われたと判断された場合にはアートワー
ク処理に移行され、さらに半導体集積回路の製造、そし
てチップ評価が行われる。チップ評価の結果、設計内容
の変更を必要とするとき、パターンレベルの修正が行わ
れ、再びその修正内容のチェック、アートワーク処理、
製造、チップ評価が行われる。そのようなパターンレベ
ルの修正は、設計データをＣＲＴディスプレイに表示し
て、それを見ながらオペレータが適宜の入力装置を操作
することにより設計データの内容変更を可能とする対話
型編集システムが利用される。
【０００４】
【発明が解決しようとする課題】半導体集積回路の開発
において、最初から全ての特性を満足するようにレイア
ウトすることは困難であり、レイアウト完了後の実負荷
シミュレーションあるいはサンプルデバッグ等で特性不
良が発見された場合、当該半導体集積回路の特性を改善
するための修正を行う必要がある。そのような修正に利
用される従来の対話編集システムには、修正に必要な部
分のみを切り出す機能はなく、具体的には回路設計に係
る全データをシステム上に読み込み、必要な部分をＣＲ
Ｔディスプレイに拡大表示し、それを見ながら設計デー
タに対する修正を可能としている。しかしながら、表示
画面上では、表示画面の大きさの制限から回路設計内容
の一部しか見えないが、システムには回路設計に係る全
データが読み込まれており、しかもその全データが修正
可能となっているため、オペレータ（ユーザ）が対話編
集システムのキー操作を間違えると、意図しない部分の
データが変更されてしまうおそれがある。そのため、修
正後のデータの確認も修正範囲に限定できず、回路の全
データを十分に確認する必要がある。例え修正範囲が狭
くても上記の理由により回路の全データを確認する必要
があるため、確認用のプログラムの処理対象が当該設計
データの全てとなり、そのような確認処理に要する時間
が長くなる。さらに、そのような確認作業に多くの工数
を要する。
において、最初から全ての特性を満足するようにレイア
ウトすることは困難であり、レイアウト完了後の実負荷
シミュレーションあるいはサンプルデバッグ等で特性不
良が発見された場合、当該半導体集積回路の特性を改善
するための修正を行う必要がある。そのような修正に利
用される従来の対話編集システムには、修正に必要な部
分のみを切り出す機能はなく、具体的には回路設計に係
る全データをシステム上に読み込み、必要な部分をＣＲ
Ｔディスプレイに拡大表示し、それを見ながら設計デー
タに対する修正を可能としている。しかしながら、表示
画面上では、表示画面の大きさの制限から回路設計内容
の一部しか見えないが、システムには回路設計に係る全
データが読み込まれており、しかもその全データが修正
可能となっているため、オペレータ（ユーザ）が対話編
集システムのキー操作を間違えると、意図しない部分の
データが変更されてしまうおそれがある。そのため、修
正後のデータの確認も修正範囲に限定できず、回路の全
データを十分に確認する必要がある。例え修正範囲が狭
くても上記の理由により回路の全データを確認する必要
があるため、確認用のプログラムの処理対象が当該設計
データの全てとなり、そのような確認処理に要する時間
が長くなる。さらに、そのような確認作業に多くの工数
を要する。
【０００５】本発明の目的は、設計データの部分修正に
要する時間を短縮するための技術を提供することにあ
る。
要する時間を短縮するための技術を提供することにあ
る。
【０００６】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００８】すなわち、設計データの部分修正対象領域
が指定された場合に、当該指定領域を上記設計データか
ら切出すことにより当該領域データを設計データから独
立させて当該領域データに対する変更のみを許容し、修
正後の当該領域データを上記設計データに合成するもの
である。このとき、部分修正対象として指定された領域
の境界に線分又は素子が存在するとき、当該線分又は素
子について指定領域内と指定領域外とに分割するととも
に、その場合の境界上の位置関係の明確化のため、当該
分割箇所に仮端子を設定し、修正後そのような仮端子が
不要になった時点でそれを削除するようにするとよい。
が指定された場合に、当該指定領域を上記設計データか
ら切出すことにより当該領域データを設計データから独
立させて当該領域データに対する変更のみを許容し、修
正後の当該領域データを上記設計データに合成するもの
である。このとき、部分修正対象として指定された領域
の境界に線分又は素子が存在するとき、当該線分又は素
子について指定領域内と指定領域外とに分割するととも
に、その場合の境界上の位置関係の明確化のため、当該
分割箇所に仮端子を設定し、修正後そのような仮端子が
不要になった時点でそれを削除するようにするとよい。
【０００９】
【作用】上記した手段によれば、設計データの部分修正
対象領域が指定された場合に、当該指定領域を上記設計
データから切出すことにより当該領域データを設計デー
タから独立させて当該領域データに対する変更のみを許
容することは、オペレータが変更できる領域を必要最小
限に限定し、誤操作によって意図しない部分のデータを
変更するような事態を排除し、また、データの確認プロ
グラムの処理対象を上記部分修正対象領域に限定するこ
とは、修正後の設計データの確認処理時間を短縮する。
このことが、設計データの部分修正に要する時間の短縮
を達成する。
対象領域が指定された場合に、当該指定領域を上記設計
データから切出すことにより当該領域データを設計デー
タから独立させて当該領域データに対する変更のみを許
容することは、オペレータが変更できる領域を必要最小
限に限定し、誤操作によって意図しない部分のデータを
変更するような事態を排除し、また、データの確認プロ
グラムの処理対象を上記部分修正対象領域に限定するこ
とは、修正後の設計データの確認処理時間を短縮する。
このことが、設計データの部分修正に要する時間の短縮
を達成する。
【００１０】
【実施例】図１には、本発明の一実施例方法を含む半導
体集積回路設計フローが示される。
体集積回路設計フローが示される。
【００１１】先ず、半導体集積回路の論理設計が行われ
（ステップ１）、その設計内容に基づいて自動レイアウ
トが行われる（ステップ２）。自動レイアウトが適切に
行われたか否かがチェックされ（ステップ３）、適切に
行われたと判断された場合にはアートワーク処理に移行
され（ステップ４）、しかる後に半導体集積回路の製造
（ステップ５）、そしてチップ評価が行われる（ステッ
プ６）。上記ステップ２の自動レイアウト終了後、又は
ステップ４のアートワーク処理後、若しくはステップ５
の製造チップ評価の結果によって設計データの部分的修
正が必要とされた場合には、部分修正の処理（ステップ
７）に移行される。この部分修正は、設計データの部分
修正対象領域が指定された場合に当該指定領域を上記設
計データから切出すことにより当該領域データを設計デ
ータから独立させて当該領域データに対する変更のみを
許容し、修正後の当該領域データを上記設計データに合
成するレイアウト部分修正（ステップ８）、そのような
修正についての部分チェック（ステップ９）、修正箇所
についての部分アートワーク処理（ステップ１０）を含
む。ＣＲＴディスプレイなどの適宜の表示手段に表示し
て、それを見ながらオペレータが入力装置を操作するこ
とにより設計データの内容変更を可能とする対話編集シ
ステムが利用される。
（ステップ１）、その設計内容に基づいて自動レイアウ
トが行われる（ステップ２）。自動レイアウトが適切に
行われたか否かがチェックされ（ステップ３）、適切に
行われたと判断された場合にはアートワーク処理に移行
され（ステップ４）、しかる後に半導体集積回路の製造
（ステップ５）、そしてチップ評価が行われる（ステッ
プ６）。上記ステップ２の自動レイアウト終了後、又は
ステップ４のアートワーク処理後、若しくはステップ５
の製造チップ評価の結果によって設計データの部分的修
正が必要とされた場合には、部分修正の処理（ステップ
７）に移行される。この部分修正は、設計データの部分
修正対象領域が指定された場合に当該指定領域を上記設
計データから切出すことにより当該領域データを設計デ
ータから独立させて当該領域データに対する変更のみを
許容し、修正後の当該領域データを上記設計データに合
成するレイアウト部分修正（ステップ８）、そのような
修正についての部分チェック（ステップ９）、修正箇所
についての部分アートワーク処理（ステップ１０）を含
む。ＣＲＴディスプレイなどの適宜の表示手段に表示し
て、それを見ながらオペレータが入力装置を操作するこ
とにより設計データの内容変更を可能とする対話編集シ
ステムが利用される。
【００１２】図２には上記ステップ７の部分修正を行う
ための部分修正システムが示され、図３には半導体集積
回路の部分修正の様子が示される。
ための部分修正システムが示され、図３には半導体集積
回路の部分修正の様子が示される。
【００１３】図２において、入力部１１はキーボードや
マウスなどを含む適宜の入力装置とされ、本実施例シス
テムに対して回路データなどの入力に使用される。ここ
で回路データとしては、半導体集積回路の素子の種類と
その位置、配線の位置及び修正領域の範囲とされる。例
えば図３においてステップ２１で示されるように、半導
体集積回路の設計データに対して修正範囲の指定が可能
とされる。切り出し部１２では、修正範囲に含まれるデ
ータの検索が行われ、領域の境界に存在する線分や、素
子について領域内と領域外とに分割される。分割された
データについては境界上の位置が分かるように、仮端子
が設定される。
マウスなどを含む適宜の入力装置とされ、本実施例シス
テムに対して回路データなどの入力に使用される。ここ
で回路データとしては、半導体集積回路の素子の種類と
その位置、配線の位置及び修正領域の範囲とされる。例
えば図３においてステップ２１で示されるように、半導
体集積回路の設計データに対して修正範囲の指定が可能
とされる。切り出し部１２では、修正範囲に含まれるデ
ータの検索が行われ、領域の境界に存在する線分や、素
子について領域内と領域外とに分割される。分割された
データについては境界上の位置が分かるように、仮端子
が設定される。
【００１４】そして上記領域内に含まれるデータのみが
データ記憶部１７に転送される。図３のステップ２２で
は、そのようにして切出された領域が示される。データ
記憶部１７は、本実施例システムにおける作業領域とさ
れ、半導体集積回路の切出し前の全データの記憶領域
（格納部）と明確に区別される。つまり、このデータ記
憶部１７の記憶データが本実施例システムでの部分修正
の対象領域とされる。データ編集部１３では、上記デー
タ記憶部１７の領域内データの素子移動／削除／追加／
入れ替え、配線削除／追加／経路変更等が行われる。例
えば図３のステップ２３では、２点破線で示される配線
が、矢印２３Ａ方向に変更された状態が示される。デー
タ記憶部１７には上記入力部１１によって指定された領
域内のデータのみが記憶されているため、データ編集部
１３において指定領域外のデータが変更されることはな
い。換言すれば、部分編集対象領域として切出された領
域以外の部分についての変更が禁止される。そして確認
部１４において、領域内データに異常がないことの確
認、領域外にデータが存在しないことの確認、及び領域
境界上のデータに変更がないことの確認が行われる。こ
の場合の確認は、システムのＣＲＴディスプレイに表示
された画像を見ることによって、また本実施例システム
において確認用プログラムを実行することによって可能
とされる。上記のように必要最小限のデータに対して変
更を行うようにしているため、人手による確認作業、あ
るいはシステムでの確認用プログラム実行による確認処
理においては、その確認範囲が上記指定領域に限定され
ることから確認時間の短縮を図ることができる。また、
そのような確認において不所望な変更が認められた場合
には再びデータ編集部１３での編集が可能とされる。さ
らに、上記確認部１４での確認において不所望な変更が
認められない場合には、格納部１５において、上記切り
出し部１２で生成した仮端子が削除され、さらに出力部
１６において領域内データの入れ替え処理が行われ、そ
のような処理によりデータ記憶部１７の領域内データが
回路の全体データに合成される（図３のステップ２４参
照）。そのようにして半導体集積回路の設計データの部
分修正が完了する。
データ記憶部１７に転送される。図３のステップ２２で
は、そのようにして切出された領域が示される。データ
記憶部１７は、本実施例システムにおける作業領域とさ
れ、半導体集積回路の切出し前の全データの記憶領域
（格納部）と明確に区別される。つまり、このデータ記
憶部１７の記憶データが本実施例システムでの部分修正
の対象領域とされる。データ編集部１３では、上記デー
タ記憶部１７の領域内データの素子移動／削除／追加／
入れ替え、配線削除／追加／経路変更等が行われる。例
えば図３のステップ２３では、２点破線で示される配線
が、矢印２３Ａ方向に変更された状態が示される。デー
タ記憶部１７には上記入力部１１によって指定された領
域内のデータのみが記憶されているため、データ編集部
１３において指定領域外のデータが変更されることはな
い。換言すれば、部分編集対象領域として切出された領
域以外の部分についての変更が禁止される。そして確認
部１４において、領域内データに異常がないことの確
認、領域外にデータが存在しないことの確認、及び領域
境界上のデータに変更がないことの確認が行われる。こ
の場合の確認は、システムのＣＲＴディスプレイに表示
された画像を見ることによって、また本実施例システム
において確認用プログラムを実行することによって可能
とされる。上記のように必要最小限のデータに対して変
更を行うようにしているため、人手による確認作業、あ
るいはシステムでの確認用プログラム実行による確認処
理においては、その確認範囲が上記指定領域に限定され
ることから確認時間の短縮を図ることができる。また、
そのような確認において不所望な変更が認められた場合
には再びデータ編集部１３での編集が可能とされる。さ
らに、上記確認部１４での確認において不所望な変更が
認められない場合には、格納部１５において、上記切り
出し部１２で生成した仮端子が削除され、さらに出力部
１６において領域内データの入れ替え処理が行われ、そ
のような処理によりデータ記憶部１７の領域内データが
回路の全体データに合成される（図３のステップ２４参
照）。そのようにして半導体集積回路の設計データの部
分修正が完了する。
【００１５】次に上記部分修正領域の切出し処理の詳細
について説明する。
について説明する。
【００１６】特に制限されないが、指定領域の切り出し
はフィールドブロック単位に行われる。指定領域のデー
タをフィールドブロックから切出す場合、全体データと
同じ階層を保持して切出す必要がある。そのため、指定
領域内に含まれる素子、及び領域境界上の素子を階層毎
に切出すようにする。また、配線に関しても同様に階層
毎に、指定領域に含まれる配線（セグメント単位）を切
出すようにする。指定領域の境界上にまたがる配線につ
いては、当該境界で配線を切断し、指定領域に含まれる
部分のみが切出されるのは既述の通りであるが、具体的
には以下のように切出しルールを設定するとよい。
はフィールドブロック単位に行われる。指定領域のデー
タをフィールドブロックから切出す場合、全体データと
同じ階層を保持して切出す必要がある。そのため、指定
領域内に含まれる素子、及び領域境界上の素子を階層毎
に切出すようにする。また、配線に関しても同様に階層
毎に、指定領域に含まれる配線（セグメント単位）を切
出すようにする。指定領域の境界上にまたがる配線につ
いては、当該境界で配線を切断し、指定領域に含まれる
部分のみが切出されるのは既述の通りであるが、具体的
には以下のように切出しルールを設定するとよい。
【００１７】特に制限されないが、図４に示されるよう
に、指定された修正領域４０に完全に含まれてしまう図
形例えば素子４１、当該素子の端子４２、この端子４２
に結合される配線４４や、スルーホール又はコンタクト
ホール４３などは、全て切出し対象とされる。また、図
５に示されるように、素子５３や、この素子の端子５
２、この端子５２に結合された幅広配線５１などが、修
正領域５０に完全に含まれない場合でも、それらは切出
し対象とされる。さらに、図６に示されるように、修正
領域６０の境界をまたぐような配線６１が存在する場合
には、当該配線６１を当該修正領域６０に含まれる部分
と含まれない部分とに境界上で分割し、当該修正領域６
０に含まれる配線は切出し対象とするが、当該修正領域
６０に含まれない配線は切出し対象に含めない。そのよ
うにして配線が切断された場合には、境界上の位置関係
の明確化のため修正領域の境界と配線との接する点に仮
端子が設定される。特に制限されないが、この仮端子の
大きさは、当該修正領域によって切断された配線の幅に
応じて決定される。また、仮端子名は、当該配線のネッ
ト名や出現順番などを利用して決定することができる。
に、指定された修正領域４０に完全に含まれてしまう図
形例えば素子４１、当該素子の端子４２、この端子４２
に結合される配線４４や、スルーホール又はコンタクト
ホール４３などは、全て切出し対象とされる。また、図
５に示されるように、素子５３や、この素子の端子５
２、この端子５２に結合された幅広配線５１などが、修
正領域５０に完全に含まれない場合でも、それらは切出
し対象とされる。さらに、図６に示されるように、修正
領域６０の境界をまたぐような配線６１が存在する場合
には、当該配線６１を当該修正領域６０に含まれる部分
と含まれない部分とに境界上で分割し、当該修正領域６
０に含まれる配線は切出し対象とするが、当該修正領域
６０に含まれない配線は切出し対象に含めない。そのよ
うにして配線が切断された場合には、境界上の位置関係
の明確化のため修正領域の境界と配線との接する点に仮
端子が設定される。特に制限されないが、この仮端子の
大きさは、当該修正領域によって切断された配線の幅に
応じて決定される。また、仮端子名は、当該配線のネッ
ト名や出現順番などを利用して決定することができる。
【００１８】次に上記確認部１４での処理の詳細につい
て説明する。
て説明する。
【００１９】上記確認部１４での確認には、境界図形一
致チェック、領域外図形チェック、境界横断図形位置チ
ェックが含まれる。境界図形一致チェックは、切出しの
際に指定された領域が編集前後で変っていないことの確
認であり、その場合の基準は編集前データとされる。領
域外図形チェックでは、指定領域（境界図形）の外側に
図形データが存在しないことが確認される。例えば図７
においてＥ１、Ｅ２で示されるように、指定領域７０の
外側に図形データが存在することが認められた場合に
は、そのような図形については、領域データ入れ替えの
対象外とされるため、エラーメッセージを出力し、処理
を中断する。しかしながら、ブロック７３、幅広配線７
５のようにそれが指定領域の境界を横断する場合、配線
禁止領域７２を含む矩形７１が指定領域を横断する場
合、さらにはセル名表示図形７４などは、それが上記指
定領域外に存在してもエラーとはされない。また、上記
境界横断図形チェックでは、上記境界図形一致チェック
においてチェックされたところの境界図形を横断する図
形について、編集前後で図形が一致し、且つ配置座標が
一致していることが確認され、一致していない場合には
エラーメッセージが出力され、処理が中断される。
致チェック、領域外図形チェック、境界横断図形位置チ
ェックが含まれる。境界図形一致チェックは、切出しの
際に指定された領域が編集前後で変っていないことの確
認であり、その場合の基準は編集前データとされる。領
域外図形チェックでは、指定領域（境界図形）の外側に
図形データが存在しないことが確認される。例えば図７
においてＥ１、Ｅ２で示されるように、指定領域７０の
外側に図形データが存在することが認められた場合に
は、そのような図形については、領域データ入れ替えの
対象外とされるため、エラーメッセージを出力し、処理
を中断する。しかしながら、ブロック７３、幅広配線７
５のようにそれが指定領域の境界を横断する場合、配線
禁止領域７２を含む矩形７１が指定領域を横断する場
合、さらにはセル名表示図形７４などは、それが上記指
定領域外に存在してもエラーとはされない。また、上記
境界横断図形チェックでは、上記境界図形一致チェック
においてチェックされたところの境界図形を横断する図
形について、編集前後で図形が一致し、且つ配置座標が
一致していることが確認され、一致していない場合には
エラーメッセージが出力され、処理が中断される。
【００２０】上記実施例によれば以下の作用効果が得ら
れる。
れる。
【００２１】（１）部分修正のための指定領域内に含ま
れるデータのみがデータ記憶部１７に転送され、データ
記憶部１７には上記入力部１１によって指定された領域
内のデータのみが記憶されているため、切出された領域
以外の部分についての変更が禁止される。このように、
設計データの部分修正対象領域が指定された場合に、当
該指定領を上記設計データから切出すことにより当該領
域データを設計データから独立させて当該領域データに
対する変更のみを許容することにより、オペレータが変
更できる領域が必要最小限に限定され、不所望部分のデ
ータを誤操作によって変更するような事態を排除するこ
とができる。
れるデータのみがデータ記憶部１７に転送され、データ
記憶部１７には上記入力部１１によって指定された領域
内のデータのみが記憶されているため、切出された領域
以外の部分についての変更が禁止される。このように、
設計データの部分修正対象領域が指定された場合に、当
該指定領を上記設計データから切出すことにより当該領
域データを設計データから独立させて当該領域データに
対する変更のみを許容することにより、オペレータが変
更できる領域が必要最小限に限定され、不所望部分のデ
ータを誤操作によって変更するような事態を排除するこ
とができる。
【００２２】（２）また、上記のようにして部分修正が
完了した後、確認部１４において、領域内データに異常
がないことの確認／領域外にデータが存在しないことの
確認、及び領域境界上のデータに変更がないことが確認
され、上記のように必要最小限のデータに対して変更を
行うようにしているため、人手による確認作業、及びシ
ステムでの確認用プログラム実行による確認処理時間の
短縮を図ることができる。
完了した後、確認部１４において、領域内データに異常
がないことの確認／領域外にデータが存在しないことの
確認、及び領域境界上のデータに変更がないことが確認
され、上記のように必要最小限のデータに対して変更を
行うようにしているため、人手による確認作業、及びシ
ステムでの確認用プログラム実行による確認処理時間の
短縮を図ることができる。
【００２３】（３）上記（１），（２）の作用効果によ
り、半導体集積回路の設計データの部分修正に要する時
間を短縮することができる。
り、半導体集積回路の設計データの部分修正に要する時
間を短縮することができる。
【００２４】（４）切り出し部１２では、修正範囲に含
まれるデータの検索が行われ、領域の境界に存在する線
分や、素子について領域内と領域外とに分割され、分割
されたデータについては境界上の位置が分かるように、
仮端子が設定されるので、境界上の位置の明確化が図れ
る。
まれるデータの検索が行われ、領域の境界に存在する線
分や、素子について領域内と領域外とに分割され、分割
されたデータについては境界上の位置が分かるように、
仮端子が設定されるので、境界上の位置の明確化が図れ
る。
【００２５】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００２６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路の設計データの部分修正に適用した場合につい
て説明したが、電子回路素子などを実装するためのプリ
ント基板の設計などにも適用することができる。
なされた発明をその背景となった利用分野である半導体
集積回路の設計データの部分修正に適用した場合につい
て説明したが、電子回路素子などを実装するためのプリ
ント基板の設計などにも適用することができる。
【００２７】本発明は、少なくとも設計データを編集す
ることを条件に適用することができる。
ることを条件に適用することができる。
【００２８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００２９】すなわち、設計データの部分修正対象領域
が指定された場合に、当該指定領域を上記設計データか
ら切出すことにより当該領域データを設計データから独
立させて当該領域データに対する変更のみを許容するこ
とにより、オペレータが変更できる領域が必要最小限に
限定され、不所望部分のデータを誤操作によって変更す
るような事態を排除することができ、また、修正後のデ
ータ確認処理時間を短縮することができ、それによっ
て、設計データの部分修正に要する時間を短縮すること
ができる。
が指定された場合に、当該指定領域を上記設計データか
ら切出すことにより当該領域データを設計データから独
立させて当該領域データに対する変更のみを許容するこ
とにより、オペレータが変更できる領域が必要最小限に
限定され、不所望部分のデータを誤操作によって変更す
るような事態を排除することができ、また、修正後のデ
ータ確認処理時間を短縮することができ、それによっ
て、設計データの部分修正に要する時間を短縮すること
ができる。
【図１】本発明の一実施例方法を含む半導体集積回路設
計の流れ図である。
計の流れ図である。
【図２】本実施例の部分修正を行うためのシステム構成
ブロック図である。
ブロック図である。
【図３】半導体集積回路設計データの部分修正の説明図
である。
である。
【図４】本実施例の部分修正における切出しルールの説
明図である。
明図である。
【図５】本実施例の部分修正における切出しルールの説
明図である。
明図である。
【図６】本実施例の部分修正における切出しルールの説
明図である。
明図である。
【図７】本実施例の部分修正における領域外図形チェッ
クの説明図である。
クの説明図である。
１１ 入力部 １２ 切出し部 １３ データ編集部 １４ 確認部 １５ 格納部 １６ 出力部 １７ データ記憶部 ４０ 指定領域 ４１ 素子 ４２ 端子 ４３ スルーホール又はコンタクトホール ４４ 配線 ５０ 指定領域 ５１ 幅広配線 ５２ 端子 ５３ 素子 ６０ 指定領域 ６１ 配線 ７０ 指定領域 ７１ 配線禁止領域を含む矩形 ７２ 配線禁止領域 ７３ ブロック ７４ セル名表示図形 ７５ 幅広配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野中 義弘 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 川上 弘昭 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 宮嶋 敏幸 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (4)
- 【請求項１】 設計データの部分修正対象領域を指定す
る第１ステップと、指定された領域を上記設計データか
ら切出すことにより当該領域データを上記設計データか
ら独立させ、且つ、当該領域データに対する変更のみを
許容する第２ステップと、修正後の当該領域データを上
記設計データに合成する第３ステップとを含む設計デー
タの部分修正方法。 - 【請求項２】 上記第１ステップは、部分修正対象とし
て指定された領域の境界に線分又は素子が存在すると
き、当該線分又は素子について指定領域内と指定領域外
とに分割するとともに、当該分割箇所に仮端子を設定す
るステップを含む請求項１記載の設計データの部分修正
方法。 - 【請求項３】 上記第３ステップの実行前に上記仮端子
を削除するステップを含む請求項２記載の設計データの
部分修正方法。 - 【請求項４】 上記設計データは半導体集積回路の設計
データとされる請求項１，２又は３記載の設計データの
部分修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090260A JPH05266134A (ja) | 1992-03-16 | 1992-03-16 | 設計データの部分修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090260A JPH05266134A (ja) | 1992-03-16 | 1992-03-16 | 設計データの部分修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05266134A true JPH05266134A (ja) | 1993-10-15 |
Family
ID=13993534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4090260A Withdrawn JPH05266134A (ja) | 1992-03-16 | 1992-03-16 | 設計データの部分修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05266134A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7131086B2 (en) | 2004-03-30 | 2006-10-31 | Fujitsu Limited | Logic verification device, logic verification method and logic verification computer program |
| JP2011090471A (ja) * | 2009-10-22 | 2011-05-06 | Hitachi Ltd | 配管データ編集装置、および配管データ編集プログラム |
-
1992
- 1992-03-16 JP JP4090260A patent/JPH05266134A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7131086B2 (en) | 2004-03-30 | 2006-10-31 | Fujitsu Limited | Logic verification device, logic verification method and logic verification computer program |
| JP2011090471A (ja) * | 2009-10-22 | 2011-05-06 | Hitachi Ltd | 配管データ編集装置、および配管データ編集プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758953A (en) | Method for generating logic circuit data | |
| US6574788B1 (en) | Method and system for automatically generating low level program commands as dependency graphs from high level physical design stages | |
| US7509616B2 (en) | Integrated circuit layout design system, and method thereof, and program | |
| US5046012A (en) | Pattern data processing method | |
| JPH07249748A (ja) | マスタースライス型ｌｓｉの設計装置 | |
| JPH0743742B2 (ja) | 自動配線方法 | |
| JP3042443B2 (ja) | マスクパターンデータの作成方法 | |
| US7073142B2 (en) | Wiring diagram verifying method, program, and apparatus | |
| JPH05266134A (ja) | 設計データの部分修正方法 | |
| US6321368B1 (en) | LSI layout designing apparatus, computer-implemented method of designing LSI layout and computer readable storage medium | |
| JPH07334558A (ja) | 図形処理方法及び図形処理装置 | |
| JP2621506B2 (ja) | トリム・データ生成方法 | |
| JP2752923B2 (ja) | 論理シミュレーション装置および論理回路情報作成方法 | |
| JPH07271836A (ja) | 配線間隔決定方法 | |
| JP3231461B2 (ja) | Ｌｓｉ設計データ管理装置 | |
| JP3001556B1 (ja) | マスクパターンの自動レイアウト装置 | |
| JP3019674B2 (ja) | 動力回路図用ｃａｄシステム | |
| JP2563949B2 (ja) | シンボリックレイアウト方法 | |
| JP2756065B2 (ja) | 電気回路設計方法及び電気回路設計用ｃａｄ装置 | |
| JPH0635983A (ja) | 回路図生成システム | |
| JP3247455B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JP3233116B2 (ja) | 半導体集積回路のレイアウトエディタ | |
| JPH0122662B2 (ja) | ||
| JPH0944533A (ja) | 回路図編集方法 | |
| JP2000187315A (ja) | 位相シフタの配置方法、レイアウトパターン設計方法、位相シフタの配置装置、及び、記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |