JP2002076118A - 半導体装置、その設計方法および設計装置 - Google Patents
半導体装置、その設計方法および設計装置Info
- Publication number
- JP2002076118A JP2002076118A JP2000251861A JP2000251861A JP2002076118A JP 2002076118 A JP2002076118 A JP 2002076118A JP 2000251861 A JP2000251861 A JP 2000251861A JP 2000251861 A JP2000251861 A JP 2000251861A JP 2002076118 A JP2002076118 A JP 2002076118A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dummy pattern
- unconnected
- semiconductor device
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims description 50
- 238000013461 design Methods 0.000 title claims description 45
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 230000006866 deterioration Effects 0.000 claims description 4
- 238000012795 verification Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 85
- 239000002184 metal Substances 0.000 description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 23
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 102100022749 Aminopeptidase N Human genes 0.000 description 1
- 101100325793 Arabidopsis thaliana BCA2 gene Proteins 0.000 description 1
- 101000757160 Homo sapiens Aminopeptidase N Proteins 0.000 description 1
- 102000003729 Neprilysin Human genes 0.000 description 1
- 108090000028 Neprilysin Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 写真製版技術におけるマスクの疎密の差を解
消し、なおかつその疎密解消のために設ける新たな構造
がクロストークノイズの問題をもたらさないようにす
る。 【解決手段】 半導体装置は、各層の本来疎になる部分
にはダミーパターン４ｃ，４ｄ，１４ｃ，１４ｄ，２４
を備えており、これらのダミーパターンは、電源配線２
５およびグランド配線２６のいずれか一方である基準配
線と電気的に接続されている。
消し、なおかつその疎密解消のために設ける新たな構造
がクロストークノイズの問題をもたらさないようにす
る。 【解決手段】 半導体装置は、各層の本来疎になる部分
にはダミーパターン４ｃ，４ｄ，１４ｃ，１４ｄ，２４
を備えており、これらのダミーパターンは、電源配線２
５およびグランド配線２６のいずれか一方である基準配
線と電気的に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その設計方法に関するものである。さらにその設計方法
を行なう設計装置に関する。
その設計方法に関するものである。さらにその設計方法
を行なう設計装置に関する。
【０００２】
【従来の技術】一般に半導体装置の製造工程において、
写真製版技術を用いる場合がある。具体的には、図１７
に示すように、被除去層６の上に所望のパターンのマス
ク５を形成してこれに光を当てることで、被除去層６の
うちマスク５に覆われていない部分を変質させ、除去す
るものである。
写真製版技術を用いる場合がある。具体的には、図１７
に示すように、被除去層６の上に所望のパターンのマス
ク５を形成してこれに光を当てることで、被除去層６の
うちマスク５に覆われていない部分を変質させ、除去す
るものである。
【０００３】
【発明が解決しようとする課題】しかし、図１７に示す
ように、マスク５のパターンの部位によって疎密の差が
あると、疎の部分は、光の回折、干渉などが起こること
によってマスク５の裏側まで光が入り込んでしまい、出
来上がるパターンの精度（以下、「パターニング精度」
という。）が劣化する。その結果として、形成される配
線の幅が予定したよりも狭くなったりする場合がある。
配線の幅が０．３５μｍ、０．２５μｍなどであった従
来の半導体装置の製造においては、この影響はあまり問
題ではならなかった。しかし、近年、配線の微細化が進
み、配線の幅が０．１８μｍ以下のものが製造されるよ
うになってきており、そのような細い配線の製造におい
ては、この問題は、現実に歩留まりの低下をもたらすも
のとなっており、無視できなくなってきている。
ように、マスク５のパターンの部位によって疎密の差が
あると、疎の部分は、光の回折、干渉などが起こること
によってマスク５の裏側まで光が入り込んでしまい、出
来上がるパターンの精度（以下、「パターニング精度」
という。）が劣化する。その結果として、形成される配
線の幅が予定したよりも狭くなったりする場合がある。
配線の幅が０．３５μｍ、０．２５μｍなどであった従
来の半導体装置の製造においては、この影響はあまり問
題ではならなかった。しかし、近年、配線の微細化が進
み、配線の幅が０．１８μｍ以下のものが製造されるよ
うになってきており、そのような細い配線の製造におい
ては、この問題は、現実に歩留まりの低下をもたらすも
のとなっており、無視できなくなってきている。
【０００４】そこで、本発明は、写真製版技術における
マスクの疎密の差を解消することを目的とし、さらにそ
の疎密解消のために設ける新たな構造がクロストークノ
イズの問題をもたらさないようにすることを目的とす
る。
マスクの疎密の差を解消することを目的とし、さらにそ
の疎密解消のために設ける新たな構造がクロストークノ
イズの問題をもたらさないようにすることを目的とす
る。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明に基づく半導体装置の一つの局面では、写真
製版技術を用いて製造を行なう半導体装置において、フ
ォトマスクの配置の疎密差に起因して、疎の部分で生じ
る露光時のパターニング精度の劣化を解消するために上
記疎密差を緩和するように設けられたダミーパターンを
備える。この構成を採用することにより、ダミーパター
ンの存在によって疎密差が緩和される結果、写真製版技
術において、パターニング精度の劣化をもたらしていた
現象を防止することができる。
め、本発明に基づく半導体装置の一つの局面では、写真
製版技術を用いて製造を行なう半導体装置において、フ
ォトマスクの配置の疎密差に起因して、疎の部分で生じ
る露光時のパターニング精度の劣化を解消するために上
記疎密差を緩和するように設けられたダミーパターンを
備える。この構成を採用することにより、ダミーパター
ンの存在によって疎密差が緩和される結果、写真製版技
術において、パターニング精度の劣化をもたらしていた
現象を防止することができる。
【０００６】また、本発明に基づく他の局面では、配置
されたパターンの疎密差を緩和するためのダミーパター
ンと、電源配線と、グランド配線とを備え、上記ダミー
パターンが、上記電源配線および上記グランド配線のい
ずれか一方である基準配線と電気的に接続されている。
この構成を採用することにより、ダミーパターンがいわ
ゆるフローティングな状態ではなくなり、電源配線かグ
ランド配線かいずれかの電位に固定される。これによっ
て、ダミーパターンはシールドの役割を果たし、信号配
線間で生じるクロストークノイズを防止できる。
されたパターンの疎密差を緩和するためのダミーパター
ンと、電源配線と、グランド配線とを備え、上記ダミー
パターンが、上記電源配線および上記グランド配線のい
ずれか一方である基準配線と電気的に接続されている。
この構成を採用することにより、ダミーパターンがいわ
ゆるフローティングな状態ではなくなり、電源配線かグ
ランド配線かいずれかの電位に固定される。これによっ
て、ダミーパターンはシールドの役割を果たし、信号配
線間で生じるクロストークノイズを防止できる。
【０００７】上記発明において好ましくは、上記ダミー
パターンと上記基準配線との電気的接続は、第１工程と
して、上記ダミーパターンのすべてを未接続ダミーパタ
ーンとして設定する工程を行ない、第２工程として、上
記基準配線および上記基準配線と同電位の配線のうちの
一つである対象配線を起点として、所定距離以下で上下
方向に隣接して重なり合う上記未接続ダミーパターンを
探索し、上記探索の結果、上記未接続ダミーパターンを
検出した場合は、これを隣接ダミーパターンとして、上
記対象配線と上記隣接ダミーパターンとの間に層間接続
を設けるとともに、上記隣接ダミーパターンを上記未接
続ダミーパターンでないものと設定変更し、上記隣接ダ
ミーパターンを上記対象配線と同電位であると設定変更
する工程を行ない、上記基準配線および上記基準配線と
同電位の配線のすべてについて上記第２工程を再帰的に
繰り返し、さらに上記基準配線に代えて、上記電源配線
および上記グランド配線のうち他方を新たに基準配線と
して、上記基準配線および上記基準配線と同電位の配線
のすべてについて上記第２工程を再帰的に繰り返すこと
によって決定された経路に沿ってなされている。
パターンと上記基準配線との電気的接続は、第１工程と
して、上記ダミーパターンのすべてを未接続ダミーパタ
ーンとして設定する工程を行ない、第２工程として、上
記基準配線および上記基準配線と同電位の配線のうちの
一つである対象配線を起点として、所定距離以下で上下
方向に隣接して重なり合う上記未接続ダミーパターンを
探索し、上記探索の結果、上記未接続ダミーパターンを
検出した場合は、これを隣接ダミーパターンとして、上
記対象配線と上記隣接ダミーパターンとの間に層間接続
を設けるとともに、上記隣接ダミーパターンを上記未接
続ダミーパターンでないものと設定変更し、上記隣接ダ
ミーパターンを上記対象配線と同電位であると設定変更
する工程を行ない、上記基準配線および上記基準配線と
同電位の配線のすべてについて上記第２工程を再帰的に
繰り返し、さらに上記基準配線に代えて、上記電源配線
および上記グランド配線のうち他方を新たに基準配線と
して、上記基準配線および上記基準配線と同電位の配線
のすべてについて上記第２工程を再帰的に繰り返すこと
によって決定された経路に沿ってなされている。
【０００８】上記構成を採用することにより、原則とし
てすべてのダミーパターンを基準配線に電気的に接続す
ることができるため、ほぼすべてのダミーパターンが電
位固定され、クロストークノイズの発生しにくい半導体
装置とすることができる。また、このような構造であれ
ば、一定のアルゴリズムでほぼ自動的にダミーパターン
の層間接続の仕方を決めることのできる半導体装置とす
ることができる。
てすべてのダミーパターンを基準配線に電気的に接続す
ることができるため、ほぼすべてのダミーパターンが電
位固定され、クロストークノイズの発生しにくい半導体
装置とすることができる。また、このような構造であれ
ば、一定のアルゴリズムでほぼ自動的にダミーパターン
の層間接続の仕方を決めることのできる半導体装置とす
ることができる。
【０００９】また、上記目的を達成するため、本発明に
基づく、半導体装置の設計方法においては、提供された
配線配置情報に基づいて配線パターンの疎密差を解消す
るためのダミーパターンを発生し、提供された電源配線
およびグランド配線の配置情報に基づいて、電源配線お
よびグランド配線のうち一方を基準配線として、上記ダ
ミーパターンを上記基準配線と電気的に接続させるため
に、第１工程として、上記ダミーパターンのすべてを未
接続ダミーパターンとして設定する工程を行ない、第２
工程として、上記基準配線および上記基準配線と同電位
の配線のうちの一つである対象配線を起点として、所定
距離以下で上下方向に隣接して重なり合う上記未接続ダ
ミーパターンを探索し、上記探索の結果、上記未接続ダ
ミーパターンを検出した場合は、これを隣接ダミーパタ
ーンとして、上記対象配線と上記隣接ダミーパターンと
の間に層間接続を設けるとともに、上記隣接ダミーパタ
ーンを上記未接続ダミーパターンでないものと設定変更
し、上記隣接ダミーパターンを上記対象配線と同電位で
あると設定変更する工程を行ない、上記基準配線および
上記基準配線と同電位の配線のすべてについて上記第２
工程を再帰的に繰り返し、さらに上記基準配線に代え
て、上記電源配線および上記グランド配線のうち他方を
新たに基準配線として、上記基準配線および上記基準配
線と同電位の配線のすべてについて上記第２工程を再帰
的に繰り返すことによって、各ダミーパターンと上記電
源配線および上記グランド配線のうちいずれかとの接続
経路情報を導出する。
基づく、半導体装置の設計方法においては、提供された
配線配置情報に基づいて配線パターンの疎密差を解消す
るためのダミーパターンを発生し、提供された電源配線
およびグランド配線の配置情報に基づいて、電源配線お
よびグランド配線のうち一方を基準配線として、上記ダ
ミーパターンを上記基準配線と電気的に接続させるため
に、第１工程として、上記ダミーパターンのすべてを未
接続ダミーパターンとして設定する工程を行ない、第２
工程として、上記基準配線および上記基準配線と同電位
の配線のうちの一つである対象配線を起点として、所定
距離以下で上下方向に隣接して重なり合う上記未接続ダ
ミーパターンを探索し、上記探索の結果、上記未接続ダ
ミーパターンを検出した場合は、これを隣接ダミーパタ
ーンとして、上記対象配線と上記隣接ダミーパターンと
の間に層間接続を設けるとともに、上記隣接ダミーパタ
ーンを上記未接続ダミーパターンでないものと設定変更
し、上記隣接ダミーパターンを上記対象配線と同電位で
あると設定変更する工程を行ない、上記基準配線および
上記基準配線と同電位の配線のすべてについて上記第２
工程を再帰的に繰り返し、さらに上記基準配線に代え
て、上記電源配線および上記グランド配線のうち他方を
新たに基準配線として、上記基準配線および上記基準配
線と同電位の配線のすべてについて上記第２工程を再帰
的に繰り返すことによって、各ダミーパターンと上記電
源配線および上記グランド配線のうちいずれかとの接続
経路情報を導出する。
【００１０】上記方法を採用することにより、原則とし
てすべてのダミーパターンを対象に、効率良く、電源配
線またはグランド配線からの電気的接続を行なうことが
できる。各ダミーパターンは電源配線またはグランド配
線に電気的に接続されることによって電位が固定される
ため、信号配線間に存在するダミーパターンがシールド
の役割を果たし，クロストークノイズによる悪影響を防
止することができる。
てすべてのダミーパターンを対象に、効率良く、電源配
線またはグランド配線からの電気的接続を行なうことが
できる。各ダミーパターンは電源配線またはグランド配
線に電気的に接続されることによって電位が固定される
ため、信号配線間に存在するダミーパターンがシールド
の役割を果たし，クロストークノイズによる悪影響を防
止することができる。
【００１１】上記発明において好ましくは、上述の半導
体装置の設計方法を、レイアウトの設計作業の後に行
い、その後に、デザインルールチェック、回路図とレイ
アウトとの一致検証、および、配線の容量および抵抗の
計算を行なう。この方法を採用することにより、計算時
と実際の半導体装置でのテスト時との間での不一致が発
生することを防止することができ、精度良い予測を行な
うことができる。
体装置の設計方法を、レイアウトの設計作業の後に行
い、その後に、デザインルールチェック、回路図とレイ
アウトとの一致検証、および、配線の容量および抵抗の
計算を行なう。この方法を採用することにより、計算時
と実際の半導体装置でのテスト時との間での不一致が発
生することを防止することができ、精度良い予測を行な
うことができる。
【００１２】また、上記目的を達成するため、本発明に
基づく記憶媒体は、上述の半導体装置の設計方法を電子
計算機に行なわせるためのプログラムを記録したもので
ある。この構成を採用することにより、上述の設計方法
をコンピュータによって自動的に行なうことができるた
め、オペレータにかかる負担を少なく抑え、迅速かつ正
確に行なうことができる。
基づく記憶媒体は、上述の半導体装置の設計方法を電子
計算機に行なわせるためのプログラムを記録したもので
ある。この構成を採用することにより、上述の設計方法
をコンピュータによって自動的に行なうことができるた
め、オペレータにかかる負担を少なく抑え、迅速かつ正
確に行なうことができる。
【００１３】上記目的を達成するため、本発明に基づく
半導体装置の設計装置においては、提供された配線配置
情報に基づいて配線パターンの疎密差を解消するための
ダミーパターンを発生するダミーパターン発生手段と、
提供された電源配線およびグランド配線の配置情報に基
づいて、電源配線およびグランド配線のうち一方を基準
配線として、上記ダミーパターンを上記基準配線と電気
的に接続させるために、上記ダミーパターンのすべてを
未接続ダミーパターンとして設定する工程を行なう、未
接続ダミーパターン設定手段と、ダミーパターン接続作
業として、上記基準配線および上記基準配線と同電位の
配線のうちの一つである対象配線を起点として、所定距
離以下で上下方向に隣接して重なり合う上記未接続ダミ
ーパターンを探索し、上記探索の結果、上記未接続ダミ
ーパターンを検出した場合は、これを隣接ダミーパター
ンとして、上記対象配線と上記隣接ダミーパターンとの
間に層間接続を設けるとともに、上記隣接ダミーパター
ンを上記未接続ダミーパターンでないものと設定変更
し、上記隣接ダミーパターンを上記対象配線と同電位で
あると設定変更する作業を、上記基準配線および上記基
準配線と同電位の配線のすべてについて再帰的に繰り返
す、第１再帰的作業実施手段と、さらに上記基準配線に
代えて、上記電源配線および上記グランド配線のうち他
方を新たに基準配線として、上記基準配線および上記基
準配線と同電位の配線のすべてについて上記ダミーパタ
ーン接続作業を再帰的に繰り返す、第２再帰的作業実施
手段とを備える。
半導体装置の設計装置においては、提供された配線配置
情報に基づいて配線パターンの疎密差を解消するための
ダミーパターンを発生するダミーパターン発生手段と、
提供された電源配線およびグランド配線の配置情報に基
づいて、電源配線およびグランド配線のうち一方を基準
配線として、上記ダミーパターンを上記基準配線と電気
的に接続させるために、上記ダミーパターンのすべてを
未接続ダミーパターンとして設定する工程を行なう、未
接続ダミーパターン設定手段と、ダミーパターン接続作
業として、上記基準配線および上記基準配線と同電位の
配線のうちの一つである対象配線を起点として、所定距
離以下で上下方向に隣接して重なり合う上記未接続ダミ
ーパターンを探索し、上記探索の結果、上記未接続ダミ
ーパターンを検出した場合は、これを隣接ダミーパター
ンとして、上記対象配線と上記隣接ダミーパターンとの
間に層間接続を設けるとともに、上記隣接ダミーパター
ンを上記未接続ダミーパターンでないものと設定変更
し、上記隣接ダミーパターンを上記対象配線と同電位で
あると設定変更する作業を、上記基準配線および上記基
準配線と同電位の配線のすべてについて再帰的に繰り返
す、第１再帰的作業実施手段と、さらに上記基準配線に
代えて、上記電源配線および上記グランド配線のうち他
方を新たに基準配線として、上記基準配線および上記基
準配線と同電位の配線のすべてについて上記ダミーパタ
ーン接続作業を再帰的に繰り返す、第２再帰的作業実施
手段とを備える。
【００１４】上記構成を採用することにより、ダミーパ
ターンの配置や、各ダミーパターンから電源配線または
グランド配線への電気的接続を、効率良く配置した設計
を行なうことができる。
ターンの配置や、各ダミーパターンから電源配線または
グランド配線への電気的接続を、効率良く配置した設計
を行なうことができる。
【００１５】
【発明の実施の形態】（実施の形態１） （構成）写真製版技術における露光時に疎の部分で生じ
るパターニング精度の劣化を防止するために、図１３に
示すように、各配線層のマスク５のパターンが疎となっ
ている部分に、疎密差を緩和するように、ダミーパター
ン５４を挿入する。
るパターニング精度の劣化を防止するために、図１３に
示すように、各配線層のマスク５のパターンが疎となっ
ている部分に、疎密差を緩和するように、ダミーパター
ン５４を挿入する。
【００１６】（作用・効果）マスク５のパターンにおい
て、疎の部分ごとにそれぞれダミーパターン５４を挿入
して、見かけ上、疎密の差がないようなパターンにして
おけば、光の回折の起こる度合いは他の密な部分と同程
度となり、パターニング精度の劣化は防止できる。
て、疎の部分ごとにそれぞれダミーパターン５４を挿入
して、見かけ上、疎密の差がないようなパターンにして
おけば、光の回折の起こる度合いは他の密な部分と同程
度となり、パターニング精度の劣化は防止できる。
【００１７】（実施の形態２）従来であれば、半導体装
置の設計のための設計ＣＡＤ（Computer Aided Desig
n）システムにおける作業の流れとしては、レイアウト
の設計作業の後に、デザインルールチェック（ＤＲＣ）
を行なう。ＤＲＣとは、レイアウトされた配線が、所定
の製造規定を遵守したものになっているかどうかをチェ
ックするものである。その次に、設計で得られた配線の
レイアウトと、本来目標としている回路の回路図との一
致検証（ＬＶＳ）を行なう。さらに、その次に、配線の
容量や抵抗の計算を行なっていた。
置の設計のための設計ＣＡＤ（Computer Aided Desig
n）システムにおける作業の流れとしては、レイアウト
の設計作業の後に、デザインルールチェック（ＤＲＣ）
を行なう。ＤＲＣとは、レイアウトされた配線が、所定
の製造規定を遵守したものになっているかどうかをチェ
ックするものである。その次に、設計で得られた配線の
レイアウトと、本来目標としている回路の回路図との一
致検証（ＬＶＳ）を行なう。さらに、その次に、配線の
容量や抵抗の計算を行なっていた。
【００１８】一方、配線にダミーパターンを追加する際
のダミーパターンの配置設計は、マスク生成ＣＡＤシス
テムのようなものを構築してそこで行なわせれば効率的
である。
のダミーパターンの配置設計は、マスク生成ＣＡＤシス
テムのようなものを構築してそこで行なわせれば効率的
である。
【００１９】そこで、マスク生成を行なうためには、従
来の設計ＣＡＤシステムにおける作業の流れをこのまま
にして、ここから得られた設計データを、マスク生成Ｃ
ＡＤシステムに移管してマスクを生成する作業を行なう
ことが考えられるが、仮にそのようにした場合、配線の
容量や抵抗の計算の時点では、ダミーパターンがなかっ
たにもかかわらず、最終的に出来上がるデータとして
は、ダミーパターンのあるものとなるため、計算で確認
した容量と実際の製品の容量とが一致しないこととな
る。
来の設計ＣＡＤシステムにおける作業の流れをこのまま
にして、ここから得られた設計データを、マスク生成Ｃ
ＡＤシステムに移管してマスクを生成する作業を行なう
ことが考えられるが、仮にそのようにした場合、配線の
容量や抵抗の計算の時点では、ダミーパターンがなかっ
たにもかかわらず、最終的に出来上がるデータとして
は、ダミーパターンのあるものとなるため、計算で確認
した容量と実際の製品の容量とが一致しないこととな
る。
【００２０】たとえば、図１４に示すように、半導体基
板１の拡散領域２の上に形成されるポリシリコン配線層
３のパターンがあって、それより上方にある第１層にメ
タル配線層１３がある場合を想定すると、メタル配線層
１３の容量を計算する際には、まだダミーパターンが存
在しないため、メタル配線層１３と半導体基板１とが対
向することによって形成される部分の容量である、いわ
ゆる対基板容量６０が計算値として求められる。しか
し、その後でダミーパターンを形成するとなると、図１
５に示すように、ポリシリコン配線層３の疎密を考慮し
てポリシリコン配線層３と同じ高さにポリシリコンダミ
ーパターン４が配置され、それに対応する拡散領域２が
配置されることとなり、メタル配線層１３のもたらす容
量は、対基板容量６０ではなく、対拡散領域容量６１と
なり、計算したときの状況と食い違い、配線遅延に誤差
が生じてしまう。特に、対拡散領域容量６１は対基板容
量６０に比べて大きいため、配線遅延が問題となる可能
性がある。
板１の拡散領域２の上に形成されるポリシリコン配線層
３のパターンがあって、それより上方にある第１層にメ
タル配線層１３がある場合を想定すると、メタル配線層
１３の容量を計算する際には、まだダミーパターンが存
在しないため、メタル配線層１３と半導体基板１とが対
向することによって形成される部分の容量である、いわ
ゆる対基板容量６０が計算値として求められる。しか
し、その後でダミーパターンを形成するとなると、図１
５に示すように、ポリシリコン配線層３の疎密を考慮し
てポリシリコン配線層３と同じ高さにポリシリコンダミ
ーパターン４が配置され、それに対応する拡散領域２が
配置されることとなり、メタル配線層１３のもたらす容
量は、対基板容量６０ではなく、対拡散領域容量６１と
なり、計算したときの状況と食い違い、配線遅延に誤差
が生じてしまう。特に、対拡散領域容量６１は対基板容
量６０に比べて大きいため、配線遅延が問題となる可能
性がある。
【００２１】そこで、そのような事態を避けるために、
本発明に基づく実施の形態１における設計方法として
は、レイアウトの設計作業の直後であって、ＤＲＣやＬ
ＶＳや配線の容量・抵抗の計算の前の段階で、ダミーパ
ターンの生成を行なうこととしている。
本発明に基づく実施の形態１における設計方法として
は、レイアウトの設計作業の直後であって、ＤＲＣやＬ
ＶＳや配線の容量・抵抗の計算の前の段階で、ダミーパ
ターンの生成を行なうこととしている。
【００２２】また、仮にダミーパターンを配置しただけ
で、これを他の配線と接続しないいわゆるフローティン
グの状態のまま放置したのであれば、ダミーパターンを
介して信号配線同士が相互干渉し、信号配線がクロスト
ークノイズを拾うおそれもある。そこで、ダミーパター
ンは、電位のはっきりした他の配線と、なるべく接続し
ておくことが望ましい。
で、これを他の配線と接続しないいわゆるフローティン
グの状態のまま放置したのであれば、ダミーパターンを
介して信号配線同士が相互干渉し、信号配線がクロスト
ークノイズを拾うおそれもある。そこで、ダミーパター
ンは、電位のはっきりした他の配線と、なるべく接続し
ておくことが望ましい。
【００２３】（設計方法）図１２に、本実施の形態とし
ての設計方法によるダミーパターン生成のための大まか
な流れを示す。まず、設計者によるレイアウトの設計作
業が行なわれる。その作業が終わり、ダミーパターンの
ない状態でＤＲＣ、ＬＶＳを行ない、レイアウトに問題
がないことを確認する。その後、一般に「ストリーム」
と呼ばれるレイアウトのトランジスタ配置、配線の接続
などについてのデータが本発明に基づく実施の形態にお
ける設計方法のために提供される。なお、本実施の形態
における設計方法はダミーパターン生成プログラムによ
って計算機上で実施される。
ての設計方法によるダミーパターン生成のための大まか
な流れを示す。まず、設計者によるレイアウトの設計作
業が行なわれる。その作業が終わり、ダミーパターンの
ない状態でＤＲＣ、ＬＶＳを行ない、レイアウトに問題
がないことを確認する。その後、一般に「ストリーム」
と呼ばれるレイアウトのトランジスタ配置、配線の接続
などについてのデータが本発明に基づく実施の形態にお
ける設計方法のために提供される。なお、本実施の形態
における設計方法はダミーパターン生成プログラムによ
って計算機上で実施される。
【００２４】まず、Ｓ１の工程として、ストリームがダ
ミーパターン生成プログラムに入力される。
ミーパターン生成プログラムに入力される。
【００２５】本実施の形態では、図１に示すレイアウト
を一例として説明する。図１は上下方向に重なる複数層
からなる配線構造の平面図であるが、半導体基板１には
ところどころにソース／ドレイン領域としての拡散領域
２が形成されており、各拡散領域２に対応する箇所には
上側に接してポリシリコン配線層３が配置されている。
ポリシリコン層３より上の層である第１層としては、メ
タル配線層１３が配置されている。さらに、その上の層
である、第２層としては、この図では２点鎖線となって
いるが、電源配線２５、グランド配線２６が配置されて
いる。メタル配線層１３は、ビアホール７によって下方
のポリシリコン配線層３と電気的に接続されている。
を一例として説明する。図１は上下方向に重なる複数層
からなる配線構造の平面図であるが、半導体基板１には
ところどころにソース／ドレイン領域としての拡散領域
２が形成されており、各拡散領域２に対応する箇所には
上側に接してポリシリコン配線層３が配置されている。
ポリシリコン層３より上の層である第１層としては、メ
タル配線層１３が配置されている。さらに、その上の層
である、第２層としては、この図では２点鎖線となって
いるが、電源配線２５、グランド配線２６が配置されて
いる。メタル配線層１３は、ビアホール７によって下方
のポリシリコン配線層３と電気的に接続されている。
【００２６】Ｓ１の工程でダミーパターン生成プログラ
ムに入力されるストリームは、このようなレイアウトの
情報を含んだものである。
ムに入力されるストリームは、このようなレイアウトの
情報を含んだものである。
【００２７】Ｓ２の工程として、ダミーパターンの生成
が行なわれる。これは、ＤＲＣルールを考慮しながら各
マスク層の疎の部分に、それぞれダミーパターンを自動
的に生成していくものである。
が行なわれる。これは、ＤＲＣルールを考慮しながら各
マスク層の疎の部分に、それぞれダミーパターンを自動
的に生成していくものである。
【００２８】図１に示したレイアウトの例に対しては、
たとえば図２に示すように、ダミーパターンとしてポリ
シリコンダミーパターン４ａと第１層のメタルダミーパ
ターン１４ａ，１４ｂとを生成することとしてもよい。
図２の例では、ダミーパターンは、たとえば正方形など
の一定形状の小片を単位として、各マスク層の疎の部
分、すなわち、正規の配線がない空白の領域を埋めるよ
うにそれぞれ所要枚数が生成され、配置される。
たとえば図２に示すように、ダミーパターンとしてポリ
シリコンダミーパターン４ａと第１層のメタルダミーパ
ターン１４ａ，１４ｂとを生成することとしてもよい。
図２の例では、ダミーパターンは、たとえば正方形など
の一定形状の小片を単位として、各マスク層の疎の部
分、すなわち、正規の配線がない空白の領域を埋めるよ
うにそれぞれ所要枚数が生成され、配置される。
【００２９】あるいは図３に示すようにダミーパターン
としてポリシリコンダミーパターン４ｃ、第１層のメタ
ルダミーパターン１４ｃ，１４ｄ、および、第２層のメ
タルダミーパターン２４をそれぞれの層に生成すること
としても良い。図３の例では、正規の配線がない空白の
領域を埋めるようにそれぞれ所要面積のダミーパターン
が生成され、配置される。図３におけるＩＶ−ＩＶ線に
関する矢視断面図を、図４に示す。
としてポリシリコンダミーパターン４ｃ、第１層のメタ
ルダミーパターン１４ｃ，１４ｄ、および、第２層のメ
タルダミーパターン２４をそれぞれの層に生成すること
としても良い。図３の例では、正規の配線がない空白の
領域を埋めるようにそれぞれ所要面積のダミーパターン
が生成され、配置される。図３におけるＩＶ−ＩＶ線に
関する矢視断面図を、図４に示す。
【００３０】あるいは、図５に示すように、ダミーパタ
ーンを一筆書き状にしてもよい。この場合、線状のダミ
ーパターンが基本となり、ダミーパターンの線幅よりも
幅の広いある程度まとまったスペースには、ジグザグ状
または渦巻き状に線が描かれることになる。
ーンを一筆書き状にしてもよい。この場合、線状のダミ
ーパターンが基本となり、ダミーパターンの線幅よりも
幅の広いある程度まとまったスペースには、ジグザグ状
または渦巻き状に線が描かれることになる。
【００３１】なお、本実施の形態では、以下、図３、図
４に示したダミーパターンを基に説明を続ける。
４に示したダミーパターンを基に説明を続ける。
【００３２】まず、第１工程として、生成したダミーパ
ターンにはそれぞれ未接続ダミーパターンであることを
識別するためのフラグを立てておく。したがって、図
３、図４に示す例では、ポリシリコンダミーパターン４
ｃ、第１層のメタルダミーパターン１４ｃ，１４ｄ、お
よび、第２層のメタルダミーパターン２４のそれぞれに
おいて、未接続ダミーパターンとしてのフラグが立てら
れる。この第１工程は、図１２においては独立したブロ
ックとしては明記されていないが、Ｓ２の工程の一部と
して行なわれる。
ターンにはそれぞれ未接続ダミーパターンであることを
識別するためのフラグを立てておく。したがって、図
３、図４に示す例では、ポリシリコンダミーパターン４
ｃ、第１層のメタルダミーパターン１４ｃ，１４ｄ、お
よび、第２層のメタルダミーパターン２４のそれぞれに
おいて、未接続ダミーパターンとしてのフラグが立てら
れる。この第１工程は、図１２においては独立したブロ
ックとしては明記されていないが、Ｓ２の工程の一部と
して行なわれる。
【００３３】次に、電源配線およびグランド配線という
２種類の配線のうち一方ずつを順に基準配線としてダミ
ーパターンの接続を行なう。本実施の形態の例では、ま
ず電源配線を基準配線としてダミーパターンの接続を行
なったのちにグランド配線を基準配線としてダミーパタ
ーンの接続をするが、逆にグランド配線を先に基準配線
とし、後で電源配線を基準配線としてもよい。
２種類の配線のうち一方ずつを順に基準配線としてダミ
ーパターンの接続を行なう。本実施の形態の例では、ま
ず電源配線を基準配線としてダミーパターンの接続を行
なったのちにグランド配線を基準配線としてダミーパタ
ーンの接続をするが、逆にグランド配線を先に基準配線
とし、後で電源配線を基準配線としてもよい。
【００３４】本実施の形態の例では、この時点では電源
配線を基準配線としているため、Ｓ３の工程としては、
電源配線を起点としたダミーパターンの接続が行なわれ
る。Ｓ３の工程の中では後述する第２工程を再帰的に繰
り返し行なう。
配線を基準配線としているため、Ｓ３の工程としては、
電源配線を起点としたダミーパターンの接続が行なわれ
る。Ｓ３の工程の中では後述する第２工程を再帰的に繰
り返し行なう。
【００３５】第２工程とは、基準配線に対して、（１）
その時点での基準配線および基準配線と同電位の配線の
一つを対象配線として、（２）対象配線との間で一定条
件を満たす未接続ダミーパターンを探索し、（３）探索
の結果、未接続ダミーパターンを検出した場合は、
（３．１）これを隣接ダミーパターンとし、（３．２）
対象配線とこの隣接ダミーパターンとの間に層間接続を
設け、（３．３）この隣接ダミーパターンを未接続ダミ
ーパターンでないものと設定変更し、（３．４）この隣
接ダミーパターンを対象配線と同電位であると設定変更
する、という工程である。電源配線および電源配線と同
電位の配線のすべてについて上記第２工程が再帰的に繰
り返される。
その時点での基準配線および基準配線と同電位の配線の
一つを対象配線として、（２）対象配線との間で一定条
件を満たす未接続ダミーパターンを探索し、（３）探索
の結果、未接続ダミーパターンを検出した場合は、
（３．１）これを隣接ダミーパターンとし、（３．２）
対象配線とこの隣接ダミーパターンとの間に層間接続を
設け、（３．３）この隣接ダミーパターンを未接続ダミ
ーパターンでないものと設定変更し、（３．４）この隣
接ダミーパターンを対象配線と同電位であると設定変更
する、という工程である。電源配線および電源配線と同
電位の配線のすべてについて上記第２工程が再帰的に繰
り返される。
【００３６】具体的に、本実施の形態では、当初の時点
で既に複数ありうる電源配線のうち最上層に位置するも
のを最初に対象配線として第２工程を行なっている。も
っとも、これについては、必ずしも最上層のものを選ぶ
必要はなく、最下層のものを最初に対象配線としてもよ
いし、中間にあるものを最初に対象配線としてもよい。
で既に複数ありうる電源配線のうち最上層に位置するも
のを最初に対象配線として第２工程を行なっている。も
っとも、これについては、必ずしも最上層のものを選ぶ
必要はなく、最下層のものを最初に対象配線としてもよ
いし、中間にあるものを最初に対象配線としてもよい。
【００３７】図３〜図７を参照して説明する。図３、図
４に示す例では、最上層の電源配線とは、第２層の電源
配線２５である。したがって、第２層の電源配線２５を
起点として、上下方向に１層違いで隣接して重なり合う
未接続ダミーパターンを探索する。この例ではビアホー
ルの接続可能距離が１層であると仮定して上下方向に１
層以内の範囲を探索範囲としたが、ビアホールが接続可
能な距離がより長ければ、上下方向に２層以内、３層以
内、あるいはそれ以上の範囲について探索を行なっても
よい。
４に示す例では、最上層の電源配線とは、第２層の電源
配線２５である。したがって、第２層の電源配線２５を
起点として、上下方向に１層違いで隣接して重なり合う
未接続ダミーパターンを探索する。この例ではビアホー
ルの接続可能距離が１層であると仮定して上下方向に１
層以内の範囲を探索範囲としたが、ビアホールが接続可
能な距離がより長ければ、上下方向に２層以内、３層以
内、あるいはそれ以上の範囲について探索を行なっても
よい。
【００３８】上述の探索によって、第１層のメタルダミ
ーパターン１４ｃが検出される。そこで、第１層のメタ
ルダミーパターン１４ｃを隣接ダミーパターンとする。
図６、図７に示すように、対象配線としての第２層の電
源配線２５と、隣接ダミーパターンとしての第１層のメ
タルダミーパターン１４ｃとの間に、層間接続としてビ
アホール７ａを設けて接続する。なお、図７は、図６に
おけるＶＩＩ−ＶＩＩ線に関する矢視断面図である。
ーパターン１４ｃが検出される。そこで、第１層のメタ
ルダミーパターン１４ｃを隣接ダミーパターンとする。
図６、図７に示すように、対象配線としての第２層の電
源配線２５と、隣接ダミーパターンとしての第１層のメ
タルダミーパターン１４ｃとの間に、層間接続としてビ
アホール７ａを設けて接続する。なお、図７は、図６に
おけるＶＩＩ−ＶＩＩ線に関する矢視断面図である。
【００３９】こうして、第１層のメタルダミーパターン
１４ｃは、対象配線である第２層の電源配線２５と接続
されたので、第１層のメタルダミーパターン１４ｃの未
接続ダミーパターンとしてのフラグを除去し、代わり
に、第１層のメタルダミーパターン１４ｃを対象配線で
ある第２層の電源配線２５と同電位であると設定する。
一方、第２工程は、電源配線および電源配線と同電位の
配線のすべてについて再帰的に繰り返すのであるから、
電源配線と同電位の配線となった第１層のメタルダミー
パターン１４ｃ自体も、新たに第２工程の実施対象とな
る。
１４ｃは、対象配線である第２層の電源配線２５と接続
されたので、第１層のメタルダミーパターン１４ｃの未
接続ダミーパターンとしてのフラグを除去し、代わり
に、第１層のメタルダミーパターン１４ｃを対象配線で
ある第２層の電源配線２５と同電位であると設定する。
一方、第２工程は、電源配線および電源配線と同電位の
配線のすべてについて再帰的に繰り返すのであるから、
電源配線と同電位の配線となった第１層のメタルダミー
パターン１４ｃ自体も、新たに第２工程の実施対象とな
る。
【００４０】電源配線および電源配線と同電位の配線と
しては、第２工程をまだ行なっていないものは、この時
点では、第１層のメタルダミーパターン１４ｃのみであ
るから、次に第１層のメタルダミーパターン１４ｃを対
象配線として、第２工程を実施する。
しては、第２工程をまだ行なっていないものは、この時
点では、第１層のメタルダミーパターン１４ｃのみであ
るから、次に第１層のメタルダミーパターン１４ｃを対
象配線として、第２工程を実施する。
【００４１】対象配線である第１層のメタルダミーパタ
ーン１４ｃを起点として、上下方向に１層違いで隣接し
て重なり合う未接続ダミーパターンを探索する。この探
索の結果、第２層のメタルダミーパターン２４およびポ
リシリコンダミーパターン４ｃが検出される。そこで、
これらを隣接ダミーパターンとする。対象配線としての
第１層のメタルダミーパターン１４ｃと、隣接ダミーパ
ターンとしての第２層のメタルダミーパターン２４との
間に、層間接続としてのビアホール７ｂを設けて接続す
る。また、対象配線としての第１層のメタルダミーパタ
ーン１４ｃと、隣接ダミーパターンとしてのポリシリコ
ンダミーパターン４ｃとの間には、層間接続としてのビ
アホール７ｃを設けて接続する。このようにしてビアホ
ール７ｂ、７ｃを設けたところを図８に示す。図８にお
けるＩＸ−ＩＸ線に関する矢視断面図を図９に示す。
ーン１４ｃを起点として、上下方向に１層違いで隣接し
て重なり合う未接続ダミーパターンを探索する。この探
索の結果、第２層のメタルダミーパターン２４およびポ
リシリコンダミーパターン４ｃが検出される。そこで、
これらを隣接ダミーパターンとする。対象配線としての
第１層のメタルダミーパターン１４ｃと、隣接ダミーパ
ターンとしての第２層のメタルダミーパターン２４との
間に、層間接続としてのビアホール７ｂを設けて接続す
る。また、対象配線としての第１層のメタルダミーパタ
ーン１４ｃと、隣接ダミーパターンとしてのポリシリコ
ンダミーパターン４ｃとの間には、層間接続としてのビ
アホール７ｃを設けて接続する。このようにしてビアホ
ール７ｂ、７ｃを設けたところを図８に示す。図８にお
けるＩＸ−ＩＸ線に関する矢視断面図を図９に示す。
【００４２】さらに、第２層のメタルダミーパターン２
４およびポリシリコンダミーパターン４ｃの未接続ダミ
ーパターンとしてのフラグを除去する。第２層のメタル
ダミーパターン２４およびポリシリコンダミーパターン
４ｃを対象配線としての第１層のメタルダミーパターン
１４ｃと同電位であると設定変更する。ここで、第１層
のメタルダミーパターン１４ｃは、既に、電源配線と同
電位と設定されているから、第２層のメタルダミーパタ
ーン２４およびポリシリコンダミーパターン４ｃも電源
配線と同電位ということになる。
４およびポリシリコンダミーパターン４ｃの未接続ダミ
ーパターンとしてのフラグを除去する。第２層のメタル
ダミーパターン２４およびポリシリコンダミーパターン
４ｃを対象配線としての第１層のメタルダミーパターン
１４ｃと同電位であると設定変更する。ここで、第１層
のメタルダミーパターン１４ｃは、既に、電源配線と同
電位と設定されているから、第２層のメタルダミーパタ
ーン２４およびポリシリコンダミーパターン４ｃも電源
配線と同電位ということになる。
【００４３】この時点で、電源配線および電源配線と同
電位の配線のうち、第２工程をまだ行なっていないもの
は、新たに電源配線と同電位となった、第２層のメタル
ダミーパターン２４およびポリシリコンダミーパターン
４ｃとなる。そこで、これらをそれぞれ対象配線として
それぞれ第２工程が実施される。その中で上述の未接続
ダミーパターンの探索が行なわれるが、検出される未接
続ダミーパターンは存在しないから、ここで、Ｓ３の工
程は終了する。
電位の配線のうち、第２工程をまだ行なっていないもの
は、新たに電源配線と同電位となった、第２層のメタル
ダミーパターン２４およびポリシリコンダミーパターン
４ｃとなる。そこで、これらをそれぞれ対象配線として
それぞれ第２工程が実施される。その中で上述の未接続
ダミーパターンの探索が行なわれるが、検出される未接
続ダミーパターンは存在しないから、ここで、Ｓ３の工
程は終了する。
【００４４】次に、Ｓ４の工程に移る。さきほどは、電
源配線を基準配線としていたが、この基準配線に代え
て、グランド配線を基準配線とする。そして、グランド
配線およびグランド配線と同電位の配線のすべてについ
て、上述の第２工程を再帰的に実施する。
源配線を基準配線としていたが、この基準配線に代え
て、グランド配線を基準配線とする。そして、グランド
配線およびグランド配線と同電位の配線のすべてについ
て、上述の第２工程を再帰的に実施する。
【００４５】具体的には、図８、図９に示す例で説明す
ると、グランド配線およびグランド配線と同電位の配線
に該当するものとしては、第２層のグランド配線２６が
挙げられる。そこで、第２層のグランド配線２６を対象
配線として、これを起点に、上下方向に１層違いで隣接
して重なり合う未接続ダミーパターンを探索する。この
探索の結果、第１層のメタルダミーパターン１４ｄが検
出される。そこで、第２層のグランド配線２６を隣接ダ
ミーパターンとする。図１０に示すように、対象配線と
しての第１層のメタルダミーパターン１４ｄと、隣接ダ
ミーパターンとしての第１層のメタルダミーパターン１
４ｄとの間に、層間接続としてのビアホール７ｄを設け
て接続する。
ると、グランド配線およびグランド配線と同電位の配線
に該当するものとしては、第２層のグランド配線２６が
挙げられる。そこで、第２層のグランド配線２６を対象
配線として、これを起点に、上下方向に１層違いで隣接
して重なり合う未接続ダミーパターンを探索する。この
探索の結果、第１層のメタルダミーパターン１４ｄが検
出される。そこで、第２層のグランド配線２６を隣接ダ
ミーパターンとする。図１０に示すように、対象配線と
しての第１層のメタルダミーパターン１４ｄと、隣接ダ
ミーパターンとしての第１層のメタルダミーパターン１
４ｄとの間に、層間接続としてのビアホール７ｄを設け
て接続する。
【００４６】さらに、第１層のメタルダミーパターン１
４ｄの未接続ダミーパターンとしてのフラグを除去す
る。第１層のメタルダミーパターン１４ｄを対象配線と
しての第２層のグランド配線２６と同電位であるように
設定変更する。したがって、第１層のメタルダミーパタ
ーン１４ｄは、グランド配線と同電位ということにな
る。
４ｄの未接続ダミーパターンとしてのフラグを除去す
る。第１層のメタルダミーパターン１４ｄを対象配線と
しての第２層のグランド配線２６と同電位であるように
設定変更する。したがって、第１層のメタルダミーパタ
ーン１４ｄは、グランド配線と同電位ということにな
る。
【００４７】この時点で、グランド配線およびグランド
配線と同電位の配線のうち、第２工程をまだ行なってい
ないものとしては、新たにグランド配線と同電位となっ
た、第１層のメタルダミーパターン１４ｄが該当する。
配線と同電位の配線のうち、第２工程をまだ行なってい
ないものとしては、新たにグランド配線と同電位となっ
た、第１層のメタルダミーパターン１４ｄが該当する。
【００４８】そこで、第１層のメタルダミーパターン１
４ｄを対象配線として、第２工程が実施される。その中
で上述の未接続ダミーパターンの探索が行なわれた結
果、ポリシリコンダミーパターン４ｄが検出される。そ
こで、これを隣接ダミーパターンとする。図１１に示す
ように、対象配線としての第１層のメタルダミーパター
ン１４ｄと、隣接ダミーパターンとしてのポリシリコン
ダミーパターン４ｄとの間に、層間接続としてビアホー
ル７ｅを設けて接続する。
４ｄを対象配線として、第２工程が実施される。その中
で上述の未接続ダミーパターンの探索が行なわれた結
果、ポリシリコンダミーパターン４ｄが検出される。そ
こで、これを隣接ダミーパターンとする。図１１に示す
ように、対象配線としての第１層のメタルダミーパター
ン１４ｄと、隣接ダミーパターンとしてのポリシリコン
ダミーパターン４ｄとの間に、層間接続としてビアホー
ル７ｅを設けて接続する。
【００４９】さらに、ポリシリコンダミーパターン４ｄ
の未接続ダミーパターンとしてのフラグを除去する。ポ
リシリコンダミーパターン４ｄを、対象配線としての第
１層のメタルダミーパターン１４ｄと同電位であると設
定変更する。ここで、第１層のメタルダミーパターン１
４ｄは、既に、グランド配線と同電位と設定されている
から、ポリシリコンダミーパターン４ｄもグランド配線
と同電位ということになる。
の未接続ダミーパターンとしてのフラグを除去する。ポ
リシリコンダミーパターン４ｄを、対象配線としての第
１層のメタルダミーパターン１４ｄと同電位であると設
定変更する。ここで、第１層のメタルダミーパターン１
４ｄは、既に、グランド配線と同電位と設定されている
から、ポリシリコンダミーパターン４ｄもグランド配線
と同電位ということになる。
【００５０】この時点で、グランド配線およびグランド
配線と同電位の配線のうち、第２工程をまだ行なってい
ないものは、新たにグランド配線と同電位となった、ポ
リシリコンダミーパターン４ｄが該当する。そこで、こ
れを対象配線として、さらに第２工程が実施される。そ
の中で上述の未接続ダミーパターンの探索が行なわれる
が、検出される未接続ダミーパターンは存在しないか
ら、ここで、Ｓ４の工程は終了する。
配線と同電位の配線のうち、第２工程をまだ行なってい
ないものは、新たにグランド配線と同電位となった、ポ
リシリコンダミーパターン４ｄが該当する。そこで、こ
れを対象配線として、さらに第２工程が実施される。そ
の中で上述の未接続ダミーパターンの探索が行なわれる
が、検出される未接続ダミーパターンは存在しないか
ら、ここで、Ｓ４の工程は終了する。
【００５１】次にＳ５の工程に移る。ここでは、未接続
ダミーパターンとしてのフラグが残っている配線が存在
するかどうかの確認を行なうことによって、すべてのダ
ミーパターンに接続が行なわれたかどうかを判定する。
フラグが残っているものがなければ、「すべて接続され
た」と判断し、Ｓ１０の工程に移って、ここまでに決定
したダミーパターンの配置およびダミーパターン間の層
間接続を含むレイアウトの状況を設計結果として表示す
る。この設計結果は、Ｓ１１の工程でストリームとして
出力される。この後に、ＤＲＣ、ＬＶＳ、配線の容量・
抵抗の計算が行なわれる。
ダミーパターンとしてのフラグが残っている配線が存在
するかどうかの確認を行なうことによって、すべてのダ
ミーパターンに接続が行なわれたかどうかを判定する。
フラグが残っているものがなければ、「すべて接続され
た」と判断し、Ｓ１０の工程に移って、ここまでに決定
したダミーパターンの配置およびダミーパターン間の層
間接続を含むレイアウトの状況を設計結果として表示す
る。この設計結果は、Ｓ１１の工程でストリームとして
出力される。この後に、ＤＲＣ、ＬＶＳ、配線の容量・
抵抗の計算が行なわれる。
【００５２】一方、Ｓ５の工程で、フラグが残っている
ものが１つでもあった場合には、Ｓ６の工程に移り、設
計結果を表示する。Ｓ７の工程では、その設計結果が修
正可能か否かを判断する。さらに、Ｓ８の工程で現状の
設計結果がストリームとして出力される。このストリー
ムを用いて、オペレータが再び設計ＣＡＤでレイアウト
の修正作業を行なう。修正作業が済んだ後には、再びＳ
２の工程からやり直される。
ものが１つでもあった場合には、Ｓ６の工程に移り、設
計結果を表示する。Ｓ７の工程では、その設計結果が修
正可能か否かを判断する。さらに、Ｓ８の工程で現状の
設計結果がストリームとして出力される。このストリー
ムを用いて、オペレータが再び設計ＣＡＤでレイアウト
の修正作業を行なう。修正作業が済んだ後には、再びＳ
２の工程からやり直される。
【００５３】（作用・効果）このような方法によれば、
原則としてすべてのダミーパターンを対象に、効率良
く、電源配線またはグランド配線からの電気的接続を行
なうことができる。各ダミーパターンは電源配線または
グランド配線に電気的に接続されることによって電位が
固定されるため、信号配線間に存在するダミーパターン
がシールドの役割を果たし，クロストークノイズによる
悪影響を防止することができる。電源配線またはグラン
ド配線からの電気的接続を行なうことができなかったダ
ミーパターンがある場合は、その旨が明示され、オペレ
ータによるレイアウト修正によって修正が行ないやすく
なる。
原則としてすべてのダミーパターンを対象に、効率良
く、電源配線またはグランド配線からの電気的接続を行
なうことができる。各ダミーパターンは電源配線または
グランド配線に電気的に接続されることによって電位が
固定されるため、信号配線間に存在するダミーパターン
がシールドの役割を果たし，クロストークノイズによる
悪影響を防止することができる。電源配線またはグラン
ド配線からの電気的接続を行なうことができなかったダ
ミーパターンがある場合は、その旨が明示され、オペレ
ータによるレイアウト修正によって修正が行ないやすく
なる。
【００５４】また、ダミーパターンの生成およびビアホ
ールによる接続を、レイアウト直後で、かつ、容量・抵
抗計算よりも前に行なっているため、計算時と実際の半
導体装置でのテスト時との間での不一致を避けることが
できる。
ールによる接続を、レイアウト直後で、かつ、容量・抵
抗計算よりも前に行なっているため、計算時と実際の半
導体装置でのテスト時との間での不一致を避けることが
できる。
【００５５】（実施の形態３） （プログラムを記録した記憶媒体）本発明に基づく実施
の形態３における記憶媒体は、実施の形態２で説明した
設計方法を、記述したプログラムを収めた記憶媒体であ
る。
の形態３における記憶媒体は、実施の形態２で説明した
設計方法を、記述したプログラムを収めた記憶媒体であ
る。
【００５６】（作用・効果）これを用いれば、コンピュ
ータにそのプログラムを読み込ませ、実行させること
で、オペレータにかかる負担を少なく抑え、上述の設計
方法をコンピュータ上で、迅速かつ正確に行なうことが
できる。
ータにそのプログラムを読み込ませ、実行させること
で、オペレータにかかる負担を少なく抑え、上述の設計
方法をコンピュータ上で、迅速かつ正確に行なうことが
できる。
【００５７】（実施の形態４） （設計装置）本発明に基づく実施の形態４における設計
装置の構成を、図１６（ａ），（ｂ）に示す。図１６
（ａ）は、この設計装置１００の概念図であり、設計Ｃ
ＡＤとは独立した装置であってもよいが、この１台で設
計ＣＡＤを兼ねてもよい。電子計算機を内蔵し、プログ
ラムを読み込むことによって、実施の形態２で説明した
設計方法を実行可能とするものであってもよい。
装置の構成を、図１６（ａ），（ｂ）に示す。図１６
（ａ）は、この設計装置１００の概念図であり、設計Ｃ
ＡＤとは独立した装置であってもよいが、この１台で設
計ＣＡＤを兼ねてもよい。電子計算機を内蔵し、プログ
ラムを読み込むことによって、実施の形態２で説明した
設計方法を実行可能とするものであってもよい。
【００５８】図１６（ｂ）は、この設計装置１００の内
部の概念図である。この設計装置１００は、ダミーパタ
ーン発生手段１１１と、未接続ダミーパターン設定手段
１１２と、第１再帰的作業実施手段１１３と、第２再帰
的作業実施手段１１４とを備えている。これらの構成
は、コンピュータ上で実現することが好ましい。
部の概念図である。この設計装置１００は、ダミーパタ
ーン発生手段１１１と、未接続ダミーパターン設定手段
１１２と、第１再帰的作業実施手段１１３と、第２再帰
的作業実施手段１１４とを備えている。これらの構成
は、コンピュータ上で実現することが好ましい。
【００５９】ダミーパターン発生手段１１１は、実施の
形態２で説明したようなダミーパターンのレイアウトデ
ータを発生する。未接続ダミーパターン設定手段１１２
は、ダミーパターン発生手段１１１によって発生させら
れたダミーパターンのすべてに未接続ダミーパターンと
してのフラグを立てる。第１再帰的作業実施手段１１３
と、第２再帰的作業実施手段１１４とは、一方が電源配
線を基準配線としたもので、他方がグランド配線を基準
配線としたものであり、いずれが先であってもよいが、
それぞれ決められた基準配線などについて、実施の形態
２で説明したように第２工程をそれぞれ再帰的に行なう
仕組みになっている。
形態２で説明したようなダミーパターンのレイアウトデ
ータを発生する。未接続ダミーパターン設定手段１１２
は、ダミーパターン発生手段１１１によって発生させら
れたダミーパターンのすべてに未接続ダミーパターンと
してのフラグを立てる。第１再帰的作業実施手段１１３
と、第２再帰的作業実施手段１１４とは、一方が電源配
線を基準配線としたもので、他方がグランド配線を基準
配線としたものであり、いずれが先であってもよいが、
それぞれ決められた基準配線などについて、実施の形態
２で説明したように第２工程をそれぞれ再帰的に行なう
仕組みになっている。
【００６０】最終的に得られた結果は、ストリームとし
て出力される。 （作用・効果）このような設計装置を用いることで、ダ
ミーパターンの配置や、各ダミーパターンから電源配線
またはグランド配線への電気的接続を、効率良く配置し
た設計を行なうことができる。
て出力される。 （作用・効果）このような設計装置を用いることで、ダ
ミーパターンの配置や、各ダミーパターンから電源配線
またはグランド配線への電気的接続を、効率良く配置し
た設計を行なうことができる。
【００６１】なお、今回開示した上記実施の形態はすべ
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
【００６２】
【発明の効果】本発明によれば、ダミーパターンを備え
るため、写真製版技術におけるマスクの疎密差を解消す
ることができ、その結果、パターニング精度を向上で
き、その一方で、ダミーパターンが電源配線かグランド
配線かいずれかの電位に固定されるため、ダミーパター
ンはシールドの役割を果たしており、ダミーパターンに
起因して信号配線間にクロストークノイズが生じること
を防止することができる。
るため、写真製版技術におけるマスクの疎密差を解消す
ることができ、その結果、パターニング精度を向上で
き、その一方で、ダミーパターンが電源配線かグランド
配線かいずれかの電位に固定されるため、ダミーパター
ンはシールドの役割を果たしており、ダミーパターンに
起因して信号配線間にクロストークノイズが生じること
を防止することができる。
【図１】 本発明に基づく実施の形態２における半導体
装置の設計過程の第１の工程を示す平面図である。
装置の設計過程の第１の工程を示す平面図である。
【図２】 本発明に基づく実施の形態２における半導体
装置の設計過程の第２の工程の第１の例を示す平面図で
ある。
装置の設計過程の第２の工程の第１の例を示す平面図で
ある。
【図３】 本発明に基づく実施の形態２における半導体
装置の設計過程の第２の工程の第２の例を示す平面図で
ある。
装置の設計過程の第２の工程の第２の例を示す平面図で
ある。
【図４】 本発明に基づく実施の形態２における半導体
装置の設計過程の第２の工程の第１の例を示す断面図で
ある。
装置の設計過程の第２の工程の第１の例を示す断面図で
ある。
【図５】 本発明に基づく実施の形態２における半導体
装置の設計過程の第２の工程の第３の例を示す平面図で
ある。
装置の設計過程の第２の工程の第３の例を示す平面図で
ある。
【図６】 本発明に基づく実施の形態２における半導体
装置の設計過程の第３の工程を示す平面図である。
装置の設計過程の第３の工程を示す平面図である。
【図７】 本発明に基づく実施の形態２における半導体
装置の設計過程の第３の工程を示す断面図である。
装置の設計過程の第３の工程を示す断面図である。
【図８】 本発明に基づく実施の形態２における半導体
装置の設計過程の第４の工程を示す平面図である。
装置の設計過程の第４の工程を示す平面図である。
【図９】 本発明に基づく実施の形態２における半導体
装置の設計過程の第４の工程を示す断面図である。
装置の設計過程の第４の工程を示す断面図である。
【図１０】 本発明に基づく実施の形態２における半導
体装置の設計過程の第５の工程を示す平面図である。
体装置の設計過程の第５の工程を示す平面図である。
【図１１】 本発明に基づく実施の形態２における半導
体装置の設計過程の第６の工程を示す平面図である。
体装置の設計過程の第６の工程を示す平面図である。
【図１２】 本発明に基づく実施の形態２における設計
方法の概略のフローチャートである。
方法の概略のフローチャートである。
【図１３】 本発明に基づく実施の形態１における半導
体装置の製造過程の説明図である。
体装置の製造過程の説明図である。
【図１４】 本発明に基づく実施の形態２における半導
体装置の設計内容の検証過程の第一の説明図である。
体装置の設計内容の検証過程の第一の説明図である。
【図１５】 本発明に基づく実施の形態２における半導
体装置の設計内容の検証過程の第二の説明図である。
体装置の設計内容の検証過程の第二の説明図である。
【図１６】 （ａ），（ｂ）は、本発明に基づく実施の
形態４における半導体装置の設計装置の概念図である。
形態４における半導体装置の設計装置の概念図である。
【図１７】 従来技術に基づく半導体装置の製造過程の
説明図である。
説明図である。
１ 半導体基板、２ 拡散領域、３ ポリシリコン配線
層、４，４ｃ，４ｄポリシリコンダミーパターン、５
マスク、６ 被除去層、７，７ａ，７ｂ，７ｃ ビアホ
ール、１３ （第１層の）メタル配線層、１４ａ，１４
ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ （第１層の）メ
タルダミーパターン、２３ （第２層の）メタル配線
層、２４ （第２層の）メタルダミーパターン、２５
（第２層の）電源配線、２６ （第２層の）グランド配
線、５４ ダミーパターン、６０対基板容量、６１ 対
拡散領域容量、１００ 設計装置、１１１ ダミーパタ
ーン発生手段、１１２ 未接続ダミーパターン設定手
段、１１３ 第１再帰的作業実施手段、１１４ 第２再
帰的作業実施手段。
層、４，４ｃ，４ｄポリシリコンダミーパターン、５
マスク、６ 被除去層、７，７ａ，７ｂ，７ｃ ビアホ
ール、１３ （第１層の）メタル配線層、１４ａ，１４
ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ （第１層の）メ
タルダミーパターン、２３ （第２層の）メタル配線
層、２４ （第２層の）メタルダミーパターン、２５
（第２層の）電源配線、２６ （第２層の）グランド配
線、５４ ダミーパターン、６０対基板容量、６１ 対
拡散領域容量、１００ 設計装置、１１１ ダミーパタ
ーン発生手段、１１２ 未接続ダミーパターン設定手
段、１１３ 第１再帰的作業実施手段、１１４ 第２再
帰的作業実施手段。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ｄ Ｆターム(参考） 5B046 AA08 BA06 5F033 UU01 VV01 VV03 VV04 VV05 XX00 XX23 5F038 BH10 CA17 CA18 CD02 CD05 CD09 CD10 CD12 CD13 EZ09 EZ15 EZ20 5F064 EE03 EE14 EE15 EE23 EE26 EE32 EE36 EE42 EE43 EE46 EE47 EE52 EE60 HH06
Claims (7)
- 【請求項１】 写真製版技術を用いて製造を行なう半導
体装置において、フォトマスクの配置の疎密差に起因し
て、疎の部分で生じる露光時のパターニング精度の劣化
を解消するために前記疎密差を緩和するように設けられ
たダミーパターンを備える半導体装置。 - 【請求項２】 配置されたパターンの疎密差を緩和する
ためのダミーパターンと、電源配線と、グランド配線と
を備え、前記ダミーパターンが、前記電源配線および前
記グランド配線のいずれか一方である基準配線と電気的
に接続されている、半導体装置。 - 【請求項３】 前記ダミーパターンと前記基準配線との
電気的接続は、 第１工程として、前記ダミーパターンのすべてを未接続
ダミーパターンとして設定する工程を行ない、 第２工程として、前記基準配線および前記基準配線と同
電位の配線のうちの一つである対象配線を起点として、
所定距離以下で上下方向に隣接して重なり合う前記未接
続ダミーパターンを探索し、 前記探索の結果、前記未接続ダミーパターンを検出した
場合は、これを隣接ダミーパターンとして、前記対象配
線と前記隣接ダミーパターンとの間に層間接続を設ける
とともに、前記隣接ダミーパターンを前記未接続ダミー
パターンでないものと設定変更し、前記隣接ダミーパタ
ーンを前記対象配線と同電位であると設定変更する工程
を行ない、 前記基準配線および前記基準配線と同電位の配線のすべ
てについて前記第２工程を再帰的に繰り返し、 さらに前記基準配線に代えて、前記電源配線および前記
グランド配線のうち他方を新たに基準配線として、前記
基準配線および前記基準配線と同電位の配線のすべてに
ついて前記第２工程を再帰的に繰り返すことによって決
定された経路に沿ってなされている、請求項２に記載の
半導体装置。 - 【請求項４】 半導体装置の設計において、 提供された配線配置情報に基づいて配線パターンの疎密
差を解消するためのダミーパターンを発生し、 提供された電源配線およびグランド配線の配置情報に基
づいて、電源配線およびグランド配線のうち一方を基準
配線として、前記ダミーパターンを前記基準配線と電気
的に接続させるために、 第１工程として、前記ダミーパターンのすべてを未接続
ダミーパターンとして設定する工程を行ない、 第２工程として、前記基準配線および前記基準配線と同
電位の配線のうちの一つである対象配線を起点として、
所定距離以下で上下方向に隣接して重なり合う前記未接
続ダミーパターンを探索し、 前記探索の結果、前記未接続ダミーパターンを検出した
場合は、これを隣接ダミーパターンとして、前記対象配
線と前記隣接ダミーパターンとの間に層間接続を設ける
とともに、前記隣接ダミーパターンを前記未接続ダミー
パターンでないものと設定変更し、前記隣接ダミーパタ
ーンを前記対象配線と同電位であると設定変更する工程
を行ない、 前記基準配線および前記基準配線と同電位の配線のすべ
てについて前記第２工程を再帰的に繰り返し、 さらに前記基準配線に代えて、前記電源配線および前記
グランド配線のうち他方を新たに基準配線として、前記
基準配線および前記基準配線と同電位の配線のすべてに
ついて前記第２工程を再帰的に繰り返すことによって、 各ダミーパターンと前記電源配線および前記グランド配
線のうちいずれかとの接続経路情報を導出する、半導体
装置の設計方法。 - 【請求項５】 請求項４に記載の半導体装置の設計方法
を、レイアウトの設計作業の後に行い、その後に、デザ
インルールチェック、回路図とレイアウトとの一致検
証、および、配線の容量および抵抗の計算を行なう、半
導体装置の設計方法。 - 【請求項６】 請求項４または５に記載の半導体装置の
設計方法を電子計算機に行なわせるためのプログラムを
記録した記憶媒体。 - 【請求項７】 半導体装置の設計において、 提供された配線配置情報に基づいて配線パターンの疎密
差を解消するためのダミーパターンを発生するダミーパ
ターン発生手段と、 提供された電源配線およびグランド配線の配置情報に基
づいて、電源配線およびグランド配線のうち一方を基準
配線として、前記ダミーパターンを前記基準配線と電気
的に接続させるために、 前記ダミーパターンのすべてを未接続ダミーパターンと
して設定する工程を行なう、未接続ダミーパターン設定
手段と、 ダミーパターン接続作業として、前記基準配線および前
記基準配線と同電位の配線のうちの一つである対象配線
を起点として、所定距離以下で上下方向に隣接して重な
り合う前記未接続ダミーパターンを探索し、 前記探索の結果、前記未接続ダミーパターンを検出した
場合は、これを隣接ダミーパターンとして、前記対象配
線と前記隣接ダミーパターンとの間に層間接続を設ける
とともに、前記隣接ダミーパターンを前記未接続ダミー
パターンでないものと設定変更し、前記隣接ダミーパタ
ーンを前記対象配線と同電位であると設定変更する作業
を、 前記基準配線および前記基準配線と同電位の配線のすべ
てについて再帰的に繰り返す、第１再帰的作業実施手段
と、 さらに前記基準配線に代えて、前記電源配線および前記
グランド配線のうち他方を新たに基準配線として、前記
基準配線および前記基準配線と同電位の配線のすべてに
ついて前記ダミーパターン接続作業を再帰的に繰り返
す、第２再帰的作業実施手段とを備える、半導体装置の
設計装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000251861A JP4553461B2 (ja) | 2000-08-23 | 2000-08-23 | 半導体装置、その設計方法および設計装置 |
| US09/891,356 US6838770B2 (en) | 2000-08-23 | 2001-06-27 | Semiconductor device, designing method and designing device thereof |
| TW090117415A TW502373B (en) | 2000-08-23 | 2001-07-17 | Semiconductor device, designing method and designing device thereof |
| KR10-2001-0045116A KR100429112B1 (ko) | 2000-08-23 | 2001-07-26 | 반도체 장치, 그 설계 방법 및 설계 장치 |
| CNB011243597A CN1199273C (zh) | 2000-08-23 | 2001-07-26 | 半导体装置及其设计方法和设计装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000251861A JP4553461B2 (ja) | 2000-08-23 | 2000-08-23 | 半導体装置、その設計方法および設計装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076118A true JP2002076118A (ja) | 2002-03-15 |
| JP4553461B2 JP4553461B2 (ja) | 2010-09-29 |
Family
ID=18741207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000251861A Expired - Fee Related JP4553461B2 (ja) | 2000-08-23 | 2000-08-23 | 半導体装置、その設計方法および設計装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6838770B2 (ja) |
| JP (1) | JP4553461B2 (ja) |
| KR (1) | KR100429112B1 (ja) |
| CN (1) | CN1199273C (ja) |
| TW (1) | TW502373B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186388A (ja) * | 2000-12-08 | 2006-07-13 | Fujitsu Ltd | シールド配線を行うためのｌｓｉ |
| WO2008068805A1 (ja) * | 2006-11-30 | 2008-06-12 | Fujitsu Microelectronics Limited | 半導体装置、半導体装置の製造方法および多層配線の設計方法 |
| JP2008283188A (ja) * | 2007-05-10 | 2008-11-20 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
| JP2009151433A (ja) * | 2007-12-19 | 2009-07-09 | Nec Electronics Corp | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6748579B2 (en) * | 2002-08-30 | 2004-06-08 | Lsi Logic Corporation | Method of using filler metal for implementing changes in an integrated circuit design |
| US6924552B2 (en) * | 2002-10-21 | 2005-08-02 | Hrl Laboratories, Llc | Multilayered integrated circuit with extraneous conductive traces |
| DE10253626A1 (de) * | 2002-11-15 | 2004-06-03 | Infineon Technologies Ag | Teststruktur zur Bestimmung der elektrischen Belastbarkeit von Kontakten |
| JP2007528121A (ja) * | 2003-07-11 | 2007-10-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 機密性を要する半導体製品、特にスマートカード・チップ |
| TWI234835B (en) * | 2003-09-08 | 2005-06-21 | Realtek Semiconductor Corp | Method for checking via density in IC layout |
| DE102004007661B4 (de) * | 2004-02-17 | 2006-07-27 | Infineon Technologies Ag | Verfahren, Vorrichtung und Computerprogrammprodukt zur Optimierung eines Layouts von Versorgungsleitungen |
| KR100734507B1 (ko) * | 2005-05-12 | 2007-07-03 | 하이맥스 테크놀로지스, 인코포레이션 | 고전압 소자의 전류 누설을 방지하기 위한 구조 |
| US7999361B1 (en) * | 2010-02-19 | 2011-08-16 | Altera Corporation | Shielding structure for transmission lines |
| US11334703B2 (en) * | 2017-06-29 | 2022-05-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit layouts with fill feature shapes |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293721A (ja) * | 1995-12-15 | 1997-11-11 | Lsi Logic Corp | 集積回路構造の処理のためにパターンデザインを改善するための方法 |
| JPH1167918A (ja) * | 1997-08-20 | 1999-03-09 | Nec Corp | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834251B2 (ja) | 1988-08-03 | 1996-03-29 | 富士通株式会社 | 論理モジュール間配線方法 |
| JP3079545B2 (ja) | 1990-08-09 | 2000-08-21 | 日本電気株式会社 | 半導体記憶装置 |
| JP3390875B2 (ja) * | 1992-11-12 | 2003-03-31 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
| JPH06216247A (ja) * | 1993-01-14 | 1994-08-05 | Hitachi Ltd | 半導体集積回路、及びその配線パターンの修正方法 |
| JPH09115905A (ja) * | 1995-10-23 | 1997-05-02 | Matsushita Electric Ind Co Ltd | ダミーパターンの設計方法 |
| KR0185298B1 (ko) * | 1995-12-30 | 1999-04-15 | 김주용 | 반도체 소자의 콘택홀 매립용 플러그 형성방법 |
| JPH09289251A (ja) | 1996-04-23 | 1997-11-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト構造およびその検証方法 |
| KR19980054477A (ko) | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 장치 제조 방법 |
| JPH11297841A (ja) | 1998-04-14 | 1999-10-29 | Iwate Toshiba Electronics Kk | 半導体集積回路およびその製造方法 |
| KR100290477B1 (ko) * | 1998-10-27 | 2001-08-07 | 박종섭 | 반도체 소자의 금속 배선 구조 및 그 형성 방법 |
| JP2001068635A (ja) | 1999-08-27 | 2001-03-16 | Mitsubishi Electric Corp | 半導体装置 |
| KR100498441B1 (ko) * | 2001-04-17 | 2005-07-01 | 삼성전자주식회사 | 광근접 효과의 보정을 위한 마스크와 그 제조 방법 |
-
2000
- 2000-08-23 JP JP2000251861A patent/JP4553461B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-27 US US09/891,356 patent/US6838770B2/en not_active Expired - Lifetime
- 2001-07-17 TW TW090117415A patent/TW502373B/zh not_active IP Right Cessation
- 2001-07-26 CN CNB011243597A patent/CN1199273C/zh not_active Expired - Fee Related
- 2001-07-26 KR KR10-2001-0045116A patent/KR100429112B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293721A (ja) * | 1995-12-15 | 1997-11-11 | Lsi Logic Corp | 集積回路構造の処理のためにパターンデザインを改善するための方法 |
| JPH1167918A (ja) * | 1997-08-20 | 1999-03-09 | Nec Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186388A (ja) * | 2000-12-08 | 2006-07-13 | Fujitsu Ltd | シールド配線を行うためのｌｓｉ |
| JP4684911B2 (ja) * | 2000-12-08 | 2011-05-18 | 富士通株式会社 | シールド配線を行うためのｌｓｉ |
| WO2008068805A1 (ja) * | 2006-11-30 | 2008-06-12 | Fujitsu Microelectronics Limited | 半導体装置、半導体装置の製造方法および多層配線の設計方法 |
| JP2008283188A (ja) * | 2007-05-10 | 2008-11-20 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
| JP2009151433A (ja) * | 2007-12-19 | 2009-07-09 | Nec Electronics Corp | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100429112B1 (ko) | 2004-04-29 |
| CN1199273C (zh) | 2005-04-27 |
| US20020024148A1 (en) | 2002-02-28 |
| JP4553461B2 (ja) | 2010-09-29 |
| TW502373B (en) | 2002-09-11 |
| CN1339825A (zh) | 2002-03-13 |
| US6838770B2 (en) | 2005-01-04 |
| KR20020015941A (ko) | 2002-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9262570B2 (en) | Layout boundary method | |
| US6182272B1 (en) | Metal layer assignment | |
| US7962878B2 (en) | Method of making an integrated circuit using pre-defined interconnect wiring | |
| US9165106B2 (en) | Layout design for electron-beam high volume manufacturing | |
| US6586281B1 (en) | Variable rotational assignment of interconnect levels in integrated circuit fabrication | |
| US10777505B2 (en) | Method of fabricating integrated circuit having staggered conductive features | |
| JP4553461B2 (ja) | 半導体装置、その設計方法および設計装置 | |
| CN109585371A (zh) | 集成电路布局方法、结构和系统 | |
| US7900178B2 (en) | Integrated circuit (IC) design method, system and program product | |
| JP4587520B2 (ja) | 半導体集積回路の自動配置配線方法 | |
| US7735043B2 (en) | Wiring layout apparatus, wiring layout method, and wiring layout program for semiconductor integrated circuit | |
| JP2007286691A (ja) | 集積回路設計装置 | |
| US7216325B2 (en) | Semiconductor device, routing method and manufacturing method of semiconductor device | |
| CN113947054A (zh) | 适用性高的芯片版图设计方法 | |
| US11552067B2 (en) | Semiconductor cell blocks having non-integer multiple of cell heights | |
| US7743356B2 (en) | Method of disposing dummy pattern | |
| JP2002259485A (ja) | Ｌｓｉ設計工程におけるｌｃｒ抽出方法及びｌｃｒ抽出を行うコンピュータプログラム | |
| KR20040076586A (ko) | 반도체 집적 회로 및 그 설계 방법 | |
| JP4269559B2 (ja) | 半導体装置及びその設計方法 | |
| JP3017131B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2000057175A (ja) | 半導体集積回路装置の自動配線方式 | |
| JP2003332437A (ja) | 半導体回路設計方法 | |
| JP3178905B2 (ja) | 自動配線方式 | |
| JP4947064B2 (ja) | 半導体装置の製造方法 | |
| JP2004111530A (ja) | マスクデータ作成方法、マスク製造方法、半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |