CN1339825A - 半导体装置及其设计方法和设计装置 - Google Patents
半导体装置及其设计方法和设计装置 Download PDFInfo
- Publication number
- CN1339825A CN1339825A CN01124359A CN01124359A CN1339825A CN 1339825 A CN1339825 A CN 1339825A CN 01124359 A CN01124359 A CN 01124359A CN 01124359 A CN01124359 A CN 01124359A CN 1339825 A CN1339825 A CN 1339825A
- Authority
- CN
- China
- Prior art keywords
- wire
- mentioned
- lead
- vacation
- dummy pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000013461 design Methods 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 35
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 claims description 7
- 206010027439 Metal poisoning Diseases 0.000 claims description 4
- 238000013440 design planning Methods 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims description 3
- 240000000233 Melia azedarach Species 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 73
- 239000002184 metal Substances 0.000 description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 22
- 238000012938 design process Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000009931 harmful effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体装置,在各层本来疏的部分具有假图形,这些假图形与作为电源线和地线的某一方的基准引线电气连接。
Description
发明领域
本发明涉及半导体装置及其设计方法。进而涉及实现该设计方法的设计装置。
已有技术
通常，在半导体装置的制造工序中，有时使用照相制版技术。具体而言，如图17所示，就是通过在被除去层6之上形成所希望的图形的掩模5并向其照射光，使被除去层6中未被掩模5覆盖的部分变质而除去。
但是，如图17所示，随掩模5的图形的部位不同而有疏密之差时，疏的部分由于发生光的映射、干涉等现象，光将入射到掩模5的背面侧，从而形成的图形的精度(以下，称为「图形精度」)将劣化。结果，有时形成的引线的宽度比预定的还要窄。在引线的宽度为0.35μm、0.25μm等先有的半导体装置的制造中，该影响不是什么太大的问题。但是，近年来，引线已向微细化方向发展，宽度小于0.18μm的引线已可以制造了，在这样细的引线的制造中，这个问题在现实中已引起合格率下降，成为不可忽视的问题。
因此，本发明的目的旨在消除照相制版技术中的掩模的疏密之差，以及为了消除该疏密而设置的新的结构不会引起串音噪音的问题。
发明概述
为了达到上述目的，在本发明的半导体装置的1个局部面上，具有在使用照相制版技术进行制造的半导体装置中为了消除由于光掩模的配置的疏密差引起的在疏的部分发生的曝光时图形精度的劣化设置的用以缓和上述疏密差的假的图形。通过采用该结构，由于假的图形的存在，缓和了疏密差，结果，在照相制版技术中，便可防止引起图形精度的劣化。
另外，在本发明的其他局部面上，具有用于缓和配置的图形的疏密差的假的图形、电源线和地线，上述假的图形与作为上述电源线和上述地线中的任意一方的基准引线电气连接。通过采用该结构，假的图形成为所谓的非悬浮状态，固定为电源线或地线的电位。这样，假的图形就起屏蔽的作用，从而可以防止在信号引线间发生的串扰。
在上述发明中，上述假的图形与上述基准引线的电气连接，作为第1工序，进行将所有的上述假的图形设定为未连接的假的图形的工序，作为第2工序，进行以上述基准引线和作为与上述基准引线同电位的引线中的1个对象引线为起点、探索在指定距离以下在上下方向相邻的相互重叠的上述未连接的假的图形、上述探索的结果，在检测到上述未连接的假的图形时就将其作为相邻的假的图形、在上述对象引线与上述相邻的假的图形之间设置层间连接、同时将上述相邻的假的图形设定变更为不是上述未连接的假的图形、从而将上述相邻的假的图形设定变更为与上述对象引线同电位的工序，对于上述基准引线和与上述基准引线同电位的所有的引线，循环地反复进行上述第2工序，此外，将上述电源线和上述地线中的另一方作为新的基准引线，取代上述基准引线，通过对上述基准引线和与上述基准引线同电位的所有的引线循环地反复进行上述第2工序，从而成为沿着通过上述工序决定的路径进行电气连接。
通过采用上述结构，原则上可以将所有的假的图形与基准引线电气连接，所以，可以实现基本上所有的假的图形电位固定、难于发生串扰的半导体装置。另外，如果是这样的结构，可以实现能够用一定的算法语言基本上自动地决定假的图形的层间连接的方法的半导体装置。
另外，为了达到上述目的，在本发明的半导体装置的设计方法中，根据提供的引线配置信息发生用于消除引线图形的疏密差、根据提供的电源线和地线的配置信息将电源线和地线中的一方作为基准引线而将上述假的图形与上述基准引线电气连接，作为第1工序，进行将上述所有的假的图形设定为未连接的假的图形的工序，作为第2工序，进行以上述基准引线和作为与上述基准引线同电位的引线中的1个的对象引线为起点、探索在指定距离以下在上下方向相互重叠的上述未连接的假的图形并在上述探索的结果检测到上述未连接的假的图形时就将其作为相邻的假的图形在上述对象引线与上述相邻的假的图形之间设置层间连接、同时将上述相邻的假的图形设定变更为不是上述未连接的假的图形从而将上述相邻的假的图形设定变更为与上述对象引线同电位的工序，对上述基准引线和与上述基准引线同电位的所有的引线循环地反复进行上述第2工序，此外，将上述电源线和上述地线中的另一方希望新的基准引线取代上述基准引线，通过对上述基准引线和与上述基准引线同电位的所有的引线循环地反复进行上述第2工序，导出各假的图形与上述电源线和上述地线中的某一个的连接路径信息。
通过采用上述方法，原则上可以以所有的假的图形为对象有效地进行与电源线或地线的电气连接。各假的图形通过与电源线或地线电气连接，电位固定，所以，位于信号引线间的假的图形就起屏蔽的作用，从而可以防止串扰的不良影响。
在上述发明中，在方案的设计作业之后，进行上述半导体装置的设计方法，然后，进行设计规划检查、电路图与方案的一致检验和引线的电容和电阻的计算。通过采用该方法，可以防止计算时与实际的半导体装置试验时的不一致，从而可以进行高精度的预测。
另外，为了达到上述目的，本发明的存储媒体是记录用于使电子计算机进行上述半导体装置的设计方法的程序的存储媒体。通过采用该结构，可以由计算机自动地进行上述设计方法，所以，可以减少操作员的负担，从而可以迅速而正确地进行。
为了达到上述目的，在本发明的半导体装置的设计中，具有假的图形发生单元、未连接的假的图形设定单元、第1循环地作业实施单元和第2循环的作业实施单元，假的图形发生单元根据提供的引线配置信息发生用于消除引线图形的疏密差的假的图形；未连接的假的图形设定单元根据提供的电源线和地线的配置信息将电源线和地线中的一方作为基准引线、为了将上述假的图形与上述基准引线电气连接而进行将上述所有的假的图形设定为未连接的假的图形的工序；第1循环的作业实施单元作为假的图形连接作业而以上述基准引线和作为与上述基准引线同电位的引线中的1个的对象引线为起点、探索在指定距离以下在上下方向相邻的相互重叠的上述未连接的假的图形、并在上述探索的结果检测到上述未连接的假的图形时就将其作为相邻的假的图形而在上述对象引线与上述相邻的假的图形之间设置层间连接、同时对上述基准引线和与上述基准引线同电位的所有的引线循环的反复进行将上述相邻的假的图形设定变更为不是上述未连接的假的图形而将上述相邻的假的图形设定变更为与上述对象引线同电位的作业；第2循环的作业实施单元将上述电源线和上述地线中的另一方作为新的基准引线取代上述基准引线、对上述基准引线和与上述基准引线同电位的所有的引线循环的反复进行上述假的图形的连接作业。
通过采用上述结构，便可进行假的图形的配置和根据各假的图形进行有效地配置与电源线或地线的电气连接的设计。
附图简短描述
图1是表示本发明实施例2的半导体装置的设计过程的第1工序的平面图。
图2是表示本发明实施例2的半导体装置的设计过程的第2工序的第1例平面图。
图3是表示本发明实施例2的半导体装置的设计过程的第2工序的第2例平面图。
图4是表示本发明实施例2的半导体装置的设计过程的第2工序的第1例的剖面图。
图5是表示本发明实施例2的半导体装置的设计过程的第2工序的第3例的平面图。
图6是表示本发明实施例2的半导体装置的设计过程的第3工序的平面图。
图7是表示本发明实施例2的半导体装置的设计过程的第3工序的剖面图。
图8是表示本发明实施例2的半导体装置的设计过程的第4工序的平面图。
图9是表示本发明实施例2的半导体装置的设计过程的第4工序的剖面图。
图10是表示本发明实施例2的半导体装置的设计过程的第5工序的平面图。
图11是表示本发明实施例2的半导体装置的设计过程的第6工序的平面图。
图12是表示本发明实施例2的设计方法的概略的流程图。
图13是表示本发明实施例1的半导体装置的制造过程的说明图。
图14是表示本发明实施例2的半导体装置的设计内容的检验过程的第1说明图。
图15是表示本发明实施例2的半导体装置的设计内容的检验过程的第2说明图。
图16(A)、(B)是本发明实施例4的半导体装置的设计装置的概念图。
图17是基于先有技术的半导体装置的制造过程的说明图。
优选实施例描述
实施例1.为了防止在照相制版技术中曝光时在疏的部分发生的图形精度的劣化，如图13所示，在各引线层的掩模5的图形成为疏的部分插入假的图形54用以缓和疏密差。
在掩模5的图形中，分别将假的图形54插入到各疏的部分，如果在表观上成为没有疏密之差的图形，则光的衍射发生的程度就与其他密的部分大致相同，从而可以防止图形精度的劣化。
实施例2.
以往，作为在用于半导体装置的设计的CAD(Computer AidedDesign)设计系统的作业的流程，在方案的设计作业之后，进行设计规划检查(DRC)。所谓DRC，就是检查方案的引线是否遵守指定的制造规定。然后，进行在设计上得到的引线的方案与作为本来目标的电路的电路图的一致检验(LVS)。此外，进行引线的电容及电阻的计算。
另一方面，在向引线上追加假的图形时的假的图形的配置设计，只要构筑了掩模生成CAD系统并在该系统中进行，就是有效的。
因此，为了进行掩模生成，虽然可以考虑仍然保持先有的CAD设计系统中的作业流程，并将根据该流程得到的设计数据移植到掩模生成CAD系统中进行生成掩模的作业，但是，假定这样做时，在计算引线的电容及电阻的时刻，尽管没有假的图形，但作为最终得到的数据是有假的图形的，所以，在计算上确认的电容与实际的产品的电容将会不一致。
例如，如图14所示，假定有在半导体基板1的扩散区域2上形成的多晶硅引线层3的图形、并设想在位于其上方的第1层上有金属引线层13时，在计算金属引线层13的电容时还不存在假的图形，所以，作为计算值，计算的是由金属引线层13与半导体基板1相对而形成的部分的电容即所谓的对基板电容60。但是，此后形成假的图形时，如图15所示，考虑多晶硅引线层3的疏密，配置高度与多晶硅引线层3相同的多晶硅假的图形4，从而配置与其对应的扩散区域2，于是，金属引线层13所造成的电容就不是对基板电容60，而成为对扩散区域电容61，与计算时的状况不同，在引线延迟中将发生误差。特别是对扩散区域电容61比对基板电容60大，所以，有可能引线延迟成为问题。
因此，为了避免这种情况，作为本发明的实施例1的设计方法，是在方案的设计作业之后，在DRC及LVS及引线的电容和电阻的计算之前的阶段，进行假的图形的生成工序。
另外，如果仅配置假的图形而仍然保持不将其与其他的引线连接的所谓的悬浮状态，则有可能信号引线之间通过假的图形而相互发生干涉、从而信号引线有可能接收串扰。因此，最好假的图形尽可能预先与电位明确的其他引线连接。
图12表示本实施例的设计方法的假的图形生成用的大致的流程。首先，设计者进行方案的设计作业。在该作业结束但没有假的图形的状态下进行DRC、VLS，确认方案中没有问题。然后，为本发明的实施例的设计方法提供通常称为「数据流」的方案的晶体管配置、引线的连接等数据。利用假的图形生成程序在计算机上实施本实施例的设计方法。
首先，作为S1工序，是数据流输入假的图形生成程序。
在本实施例中，作为一例，说明图1所示的方案。图1是由在上下方向重叠的多层构成的引线结构的平面图。在半导体基板1上，在多处形成作为源极/漏极区域的扩散区域2，在与各扩散区域2对应的地方，与上侧相邻地配置多晶硅引线层3。作为多晶硅引线层3的上层的第1层，配置金属引线层13。进而，作为其上层的第2层，图中为双点划线所示的的区域，配置电源线25和地线26。金属引线层13通过路径孔7与下方的多晶硅引线层3电气连接。
在S1的工序中，输入假的图形生成程序的数据流包含这样的方案的信息。
作为S2工序，进行假的图形的生成。这就是考虑DRC规划，在各掩模层的疏的部分分别自动地生成假的图形。
对于图1所示的方案的例子，例如，如图2所示，作为假的图形，可以生成多晶硅假图形4a和第1层的金属假图形14a及14b。在图2的例中，假图形以例如正方形等一定形状的小片为单位分别生成和配置所需要的片数，用以填入各掩模层的疏的部分即没有正规的引线的空白的区域。
或者，如图3所示的那样，作为假图形，也可以在各层生成多晶硅假图形4c、第1层的金属假图形14c及14d和第2层的金属假图形24。在图3的例中，分别生成和配置所需面积的假图形，用以填入没有正规的引线的空白的区域。图3中关于IV-IV线的朝箭头方向看的剖面图示于图4。
或者，如图5所示的那样，也可以将假图形形成为一笔书写状。这时，线状的假图形是基本的，在宽度比假图形的线宽大的地方，描绘成锯齿状或旋涡状的线。
在本实施例中，下面，根据图3、图4所示的假图形接续说明。
首先，作为第1工序，对于生成的假图形，分别建立用于识别是未连接假图形的标志。因此，在图3、图4所示的例中，对多晶硅假图形4c、第1层的金属假图形14c及14d和第2层的金属假图形24分别建立作为未连接假图形的标志。该第1工序，在图12中未作为独立的块标明，作为S2的工序的一部分而进行。
其次，将电源线和地线这2种引线中的各一方顺序作为基准引线进行假图形的连接。在本实施例的例中，首先将电源线作为基准引线进行假图形的连接，然后将地线作为基准引线进行假图形的连接，但是，也可以反过来，先将地线作为基准引线，然后将电源线作为基准引线。
在本实施例的例中，在该时刻将电源线作为基准引线，所以，作为S3的工序，进行以电源线为起点的假图形的连接。在S3的工序中，循环地反复进行后面所述的第2工序。
所谓第2工序，对于基准引线，就是
(1)将该时刻的基准引线和与基准引线同电位的引线之一作为对象引线，
(2)探索在与对象引线之间满足一定条件的未连接假图形，
(3)探索的结果，在检测到未连接假图形时，就进行
(3.1)将其作为相邻假图形、
(3.2)在对象引线与该相邻假图形之间设置层间连接、
(3.3)将该相邻假图形设定变更为不是未连接假图形、
(3.4)将该相邻假图形设定变更为与对象引线同电位
这样的工序。对电源线和与电源线同电位的所有的引线循环的反复进行上述第2工序。
具体而言，在本实施例中，在当初的时刻，将可以有多个的电源线中位于最上层的电源线先作为对象引线进行第2工序。不过，对此也不一定必须选择最上层的电源线，可以先将最下层的电源线作为对象引线，也可以将位于中间的电源线作为对象引线。
下面，参照图3～图7进行说明。在图3、图4所示的例中，所谓最上层的电源线，就是第2层的电源线25。因此，就以第2层的电源线25为起点，探索在上下方向1层不同而相邻的相互重叠的未连接假图形。在本例中，假定路径孔的可以连接的距离为1层时，就把上下方向1层以内的范围作为探索范围，如果路径孔可以连接的距离更长，就可对上下方向2层以内、3层以内或者更大的范围进行探索。
通过上述探索，检测第1层的金属假图形14c。因此，将第1层的金属假图形14c取为相邻假图形。如图6、图7所示，在作为对象引线的第2层的电源线25与作为相邻假图形的第1层的金属假图形14c之间，作为层间连接，设置路径孔7a进行连接。图7是关于图6中VII-VII线的朝箭头方向看的剖面图。
这样，第1层的金属假图形14c就与作为对象引线的第2层的电源线25连接，所以，除去作为第1层的金属假图形14c的未连接假图形的标志，而代之以将第1层的金属假图形14c设定为与作为对象引线的第2层的电源线25同电位。另一方面，由于第2工序对电源线和与电源线同电位的所有的引线循环的反复进行，所以，成为与电源线同电位的引线的第1层的金属假图形14c本身也新成为第2工序的实施对象。
作为电源线和与电源线同电位的引线，在该时刻还未进行第2工序的引线就只是第1层的金属假图形14c，所以，接下来就将第1层的金属假图形14c作为对象引线实施第2工序。
以作为对象引线的第1层的金属假图形14c为起点，探索在上下方向1层不同而相邻的相互重叠的未连接假图形。探索的结构，就是检测第2层的金属假图形24和多晶硅假图形4c。因此，把它们取为相邻假图形。在作为对象引线的第1层的金属假图形14c与作为相邻假图形的第2层的金属假图形24之间，设置作为层间连接的路径孔7b进行连接。另外，在作为对象引线的第1层的金属假图形14c与作为相邻假图形的多晶硅假图形4c之间，设置作为层间连接的路径孔7c进行连接。这样设置路径孔7b、7c的地方示于图8。关于图8中的IX-IX线的朝箭头方向看的剖面图示于图9。
此外，除去作为第2层的金属假图形24和多晶硅假图形4c的未连接假图形的标志。将第2层的金属假图形24和多晶硅假图形4c设定变更为与作为对象引线的第1层的金属假图形14c同电位。这里，由于第1层的金属假图形14c已设定为与电源线同电位，所以，第2层的金属假图形24和多晶硅假图形4c也成为与电源线同电位。
在该时刻，电源线和与电源线同电位的引线中还未进行第2工序的引线就是新成为与电源线同电位的第2层的金属假图形24和多晶硅假图形4c。因此，分别将它们作为对象引线而分别实施第2工序。其中，虽然进行上述未连接假图形的探索，但是，由于不存在检测的未连接假图形，所以，这里S3的工序结束。
然后，转移到S4的工序。此前将电源线作为基准引线，现在将地线作为基准引线，取代该基准引线。并且，对地线和与地线同电位的所有的引线循环的反复进行上述第2工序。
具体而言，用图8、图9所示的例进行说明时，作为地线和与地线同电位的引线，可以举出第2层的地线26。因此，将第2层的地线26作为对象引线，并以该对象引线为起点，探索在上下方向1层不同而相邻的相互重叠的未连接假图形。探索的结果，就是检测第1层的金属假图形14d。因此，将第2层的地线26取为相邻假图形。如图10所示，在作为对象引线的第1层的金属假图形14d与作为相邻假图形的第1层的金属假图形14d之间，设置作为层间连接的路径孔7d进行连接。
此外，除去作为第1层的金属假图形14d的未连接假图形的标志。将第1层的金属假图形14d设定变更为与作为对象引线的第2层的地线26同电位。因此，第1层的金属假图形14d成为与地线同电位。
在该时刻，作为地线和与地线同电位的引线中还未进行第2工序的引线，将是新成为与地线同电位的第1层的金属假图形14d。
因此，将第1层的金属假图形14d作为对象引线，实施第2工序。其中，进行上述未连接假图形的探索的结果，就是检测到多晶硅假图形4d。因此，将其取为相邻假图形。如图11所示，在作为对象引线的第1层的金属假图形14d与作为相邻假图形的多晶硅假图形4d之间，作为层间连接，设置路径孔7e进行连接。
此外，除去作为多晶硅假图形4d的未连接假图形的标志。将多晶硅假图形4d设定变更为与作为对象引线的第1层的金属假图形14d同电位。这里，由于第1层的金属假图形14d已设定为与地线同电位，所以，多晶硅假图形4d也成为与地线同电位。
在该时刻，地线和与地线同电位的引线中还未进行第2工序的引线，就是新成为与地线同电位的多晶硅假图形4d。因此，将其作为对象引线，并进而实施第2工序。其中，虽然进行上述未连接假图形的探索，但是，由于并存在检测的未连接假图形，所以，这里，S4的工序结束。
然后，转移到S5的工序。这里，通过进行是否存在作为未连接假图形的标志保留的引线的确认，判断是否进行了与所有的假图形的连接。如果没有标志保留的引线，就判定「所有的引线已连接」，并转移到S10的工序，将包含迄今为止决定的假图形的配置和假图形间的层间连接的方案的状况作为设计结果进行显示。该设计结果，在S11工序中作为数据流而输出。然后，进行DRC、LVS、引线的电容和电阻的计算。
另一方面，在S5的工序中，保留标志的引线即使是1个时，也转移到S6的工序，显示设计结果。在S7的工序中，判断该设计结果是否可以修正。此外，在S8的工序中，将现状的设计结果作为数据流而输出。使用该数据流，操作员再次通过设计CAD进行方案的修正作业。在完成修正作业之后，再次从S2的工序开始进行修正。
按照这样的方法，原则上可以将所有的假图形作为对象有效地进行与电源线或地线的电气连接。各假图形通过与电源线或地线电气连接而电位固定，所以，位于信号引线间的假图形就起屏蔽的作用，从而可以防止串扰的不良影响。在有不能进行与电源线或地线的电气连接的假图形时，就明示该信息，从而操作员可以很容易地进行方案修正。
另外，由于在设计方案之后、计算电容和电阻之前进行假图形的生成和利用路径孔的连接，所以，可以避免计算时与实际的半导体装置中试验时的不一致。
实施例3.
本发明实施例3的存储媒体是存储描述在实施例2中说明的设计方法的程序的存储媒体。
使用该存储媒体，通过向计算机读入该程序并使计算机执行该程序，便可减少操作员的负担，可以使上述设计方法在计算机上迅速而正确地进行。
实施例4.
本发明实施例4的设计装置的结构示于图16(A)、(B)。图16(A)是该设计装置100的概念图，可以是与设计CAD独立的装置，也可以用1台兼作设计CAD。通过内置电子计算机并读入程序，也可以执行在实施例2中说明的设计方法。
图16(B)是该设计装置100的内部的概念图。该设计装置100具有假图形发生单元111、未连接假图形设定单元112、第1循环的作业实施单元113和第2循环的作业实施单元114。这些结构最好在计算机上实现。
假图形发生单元111发生在实施例2中说明的假图形的方案数据。未连接假图形设定单元112对由假图形发生单元111发生的所有的假图形建立作为未连接假图形的标志。第1循环的作业实施单元113和第2循环的作业实施单元114，一方将单元线作为基准引线，另一方将地线作为基准引线，不论谁先谁后都可以，对于分别决定的基准引线等，分别循环的进行在实施例2中说明的第2工序。
最后得到的结果，作为数据流而使用。
通过使用这样的设计装置，可以有效地进行假图形的配置和各假图形与电源线或地线的电气连接的设计。
按照本发明，由于具有假图形，可以消除照相制版技术中的掩模的疏密差，结果，便可提高图形精度，另一方面，由于假图形固定为电源线或地线的电位，所以，假图形起屏蔽的作用，从而可以防止假图形引起的在信号引线间发生串扰。
Claims (5)
1.一种半导体装置，其特征在于：具有用于缓和配置的图形的疏密差的假图形、电源线和地线，上述假图形与作为上述电源线和上述地线的某一方的基准引线电气连接。
2.按权利要求1所述的半导体装置，其特征在于：上述假图形与上述基准引线的电气连接，作为第1工序，进行将上述所有的假图形设定为未连接假图形的工序，作为第2工序，进行以上述基准引线和作为与上述基准引线同电位的引线中的1个对象引线为起点、探索在指定距离以下在上下方向相邻的相互重叠的上述未连接的假的图形、上述探索的结果，在检测到上述未连接的假的图形时就将其作为相邻的假的图形、在上述对象引线与上述相邻的假的图形之间设置层间连接、同时将上述相邻的假的图形设定变更为不是上述未连接的假的图形、从而将上述相邻的假的图形设定变更为与上述对象引线同电位的工序，对于上述基准引线和与上述基准引线同电位的所有的引线，循环地反复进行上述第2工序，此外，将上述电源线和上述地线中的另一方作为新的基准引线，取代上述基准引线，通过对上述基准引线和与上述基准引线同电位的所有的引线循环地反复进行上述第2工序，从而成为沿着通过上述工序决定的路径进行电气连接。
3.一种半导体装置的设计方法，其特征在于：在半导体装置的设计中，根据提供的引线配置信息发生用于消除引线图形的疏密差、根据提供的电源线和地线的配置信息将电源线和地线中的一方作为基准引线而将上述假的图形与上述基准引线电气连接，作为第1工序，进行将上述所有的假的图形设定为未连接的假的图形的工序，作为第2工序，进行以上述基准引线和作为与上述基准引线同电位的引线中的1个的对象引线为起点、探索在指定距离以下在上下方向相互重叠的上述未连接的假的图形并在上述探索的结果检测到上述未连接的假的图形时就将其作为相邻的假的图形在上述对象引线与上述相邻的假的图形之间设置层间连接、同时将上述相邻的假的图形设定变更为不是上述未连接的假的图形从而将上述相邻的假的图形设定变更为与上述对象引线同电位的工序，对上述基准引线和与上述基准引线同电位的所有的引线循环地反复进行上述第2工序，此外，将上述电源线和上述地线中的另一方希望新的基准引线取代上述基准引线，通过对上述基准引线和与上述基准引线同电位的所有的引线循环地反复进行上述第2工序，导出各假的图形与上述电源线和上述地线中的某一个的连接路径信息。
4.按权利要求3所述的半导体装置的设计方法，其特征在于：在进行方案的设计作业之后，进行设计规划检查、电路图与方案的一致检验和引线的电容和电阻的计算。
5.一种半导体装置的设计装置，其特征在于：具有假的图形发生单元、未连接的假的图形设定单元、第1循环地作业实施单元和第2循环的作业实施单元，在半导体装置的设计中，假的图形发生单元根据提供的引线配置信息发生用于消除引线图形的疏密差的假的图形；未连接的假的图形设定单元根据提供的电源线和地线的配置信息将电源线和地线中的一方作为基准引线、为了将上述假的图形与上述基准引线电气连接而进行将上述所有的假的图形设定为未连接的假的图形的工序；第1循环的作业实施单元作为假的图形连接作业而以上述基准引线和作为与上述基准引线同电位的引线中的1个的对象引线为起点、探索在指定距离以下在上下方向相邻的相互重叠的上述未连接的假的图形、并在上述探索的结果检测到上述未连接的假的图形时就将其作为相邻的假的图形而在上述对象引线与上述相邻的假的图形之间设置层间连接、同时对上述基准引线和与上述基准引线同电位的所有的引线循环的反复进行将上述相邻的假的图形设定变更为不是上述未连接的假的图形而将上述相邻的假的图形设定变更为与上述对象引线同电位的作业；第2循环的作业实施单元将上述电源线和上述地线中的另一方作为新的基准引线取代上述基准引线、对上述基准引线和与上述基准引线同电位的所有的引线循环的反复进行上述假的图形的连接作业。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP231861/00 | 2000-08-23 | ||
| JP2000251861A JP4553461B2 (ja) | 2000-08-23 | 2000-08-23 | 半導体装置、その設計方法および設計装置 |
| JP251861/2000 | 2000-08-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1339825A true CN1339825A (zh) | 2002-03-13 |
| CN1199273C CN1199273C (zh) | 2005-04-27 |
Family
ID=18741207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011243597A Expired - Fee Related CN1199273C (zh) | 2000-08-23 | 2001-07-26 | 半导体装置及其设计方法和设计装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6838770B2 (zh) |
| JP (1) | JP4553461B2 (zh) |
| KR (1) | KR100429112B1 (zh) |
| CN (1) | CN1199273C (zh) |
| TW (1) | TW502373B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4684911B2 (ja) * | 2000-12-08 | 2011-05-18 | 富士通株式会社 | シールド配線を行うためのｌｓｉ |
| US6748579B2 (en) * | 2002-08-30 | 2004-06-08 | Lsi Logic Corporation | Method of using filler metal for implementing changes in an integrated circuit design |
| US6924552B2 (en) * | 2002-10-21 | 2005-08-02 | Hrl Laboratories, Llc | Multilayered integrated circuit with extraneous conductive traces |
| DE10253626A1 (de) * | 2002-11-15 | 2004-06-03 | Infineon Technologies Ag | Teststruktur zur Bestimmung der elektrischen Belastbarkeit von Kontakten |
| EP1654762A1 (en) * | 2003-07-11 | 2006-05-10 | Philips Intellectual Property & Standards GmbH | Security-sensitive semiconductor product, particularly a smart-card chip |
| TWI234835B (en) * | 2003-09-08 | 2005-06-21 | Realtek Semiconductor Corp | Method for checking via density in IC layout |
| DE102004007661B4 (de) * | 2004-02-17 | 2006-07-27 | Infineon Technologies Ag | Verfahren, Vorrichtung und Computerprogrammprodukt zur Optimierung eines Layouts von Versorgungsleitungen |
| KR100734507B1 (ko) * | 2005-05-12 | 2007-07-03 | 하이맥스 테크놀로지스, 인코포레이션 | 고전압 소자의 전류 누설을 방지하기 위한 구조 |
| WO2008068805A1 (ja) * | 2006-11-30 | 2008-06-12 | Fujitsu Microelectronics Limited | 半導体装置、半導体装置の製造方法および多層配線の設計方法 |
| KR100862870B1 (ko) * | 2007-05-10 | 2008-10-09 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| JP2009151433A (ja) * | 2007-12-19 | 2009-07-09 | Nec Electronics Corp | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 |
| US7999361B1 (en) * | 2010-02-19 | 2011-08-16 | Altera Corporation | Shielding structure for transmission lines |
| US11334703B2 (en) * | 2017-06-29 | 2022-05-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit layouts with fill feature shapes |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834251B2 (ja) | 1988-08-03 | 1996-03-29 | 富士通株式会社 | 論理モジュール間配線方法 |
| JP3079545B2 (ja) | 1990-08-09 | 2000-08-21 | 日本電気株式会社 | 半導体記憶装置 |
| JP3390875B2 (ja) * | 1992-11-12 | 2003-03-31 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
| JPH06216247A (ja) * | 1993-01-14 | 1994-08-05 | Hitachi Ltd | 半導体集積回路、及びその配線パターンの修正方法 |
| JPH09115905A (ja) * | 1995-10-23 | 1997-05-02 | Matsushita Electric Ind Co Ltd | ダミーパターンの設計方法 |
| JPH09293721A (ja) * | 1995-12-15 | 1997-11-11 | Lsi Logic Corp | 集積回路構造の処理のためにパターンデザインを改善するための方法 |
| KR0185298B1 (ko) * | 1995-12-30 | 1999-04-15 | 김주용 | 반도체 소자의 콘택홀 매립용 플러그 형성방법 |
| JPH09289251A (ja) | 1996-04-23 | 1997-11-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト構造およびその検証方法 |
| KR19980054477A (ko) | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 장치 제조 방법 |
| JP3180729B2 (ja) * | 1997-08-20 | 2001-06-25 | 日本電気株式会社 | 半導体装置 |
| JPH11297841A (ja) | 1998-04-14 | 1999-10-29 | Iwate Toshiba Electronics Kk | 半導体集積回路およびその製造方法 |
| KR100290477B1 (ko) * | 1998-10-27 | 2001-08-07 | 박종섭 | 반도체 소자의 금속 배선 구조 및 그 형성 방법 |
| JP2001068635A (ja) * | 1999-08-27 | 2001-03-16 | Mitsubishi Electric Corp | 半導体装置 |
| KR100498441B1 (ko) * | 2001-04-17 | 2005-07-01 | 삼성전자주식회사 | 광근접 효과의 보정을 위한 마스크와 그 제조 방법 |
-
2000
- 2000-08-23 JP JP2000251861A patent/JP4553461B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-27 US US09/891,356 patent/US6838770B2/en not_active Expired - Lifetime
- 2001-07-17 TW TW090117415A patent/TW502373B/zh not_active IP Right Cessation
- 2001-07-26 KR KR10-2001-0045116A patent/KR100429112B1/ko not_active IP Right Cessation
- 2001-07-26 CN CNB011243597A patent/CN1199273C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6838770B2 (en) | 2005-01-04 |
| JP2002076118A (ja) | 2002-03-15 |
| TW502373B (en) | 2002-09-11 |
| CN1199273C (zh) | 2005-04-27 |
| JP4553461B2 (ja) | 2010-09-29 |
| KR100429112B1 (ko) | 2004-04-29 |
| US20020024148A1 (en) | 2002-02-28 |
| KR20020015941A (ko) | 2002-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1199273C (zh) | 半导体装置及其设计方法和设计装置 | |
| US6732345B2 (en) | Layout method using created via cell data in automated layout | |
| CN1771500A (zh) | 印刷布线板、程序、记录介质、印刷布线板设计设备及cad系统 | |
| CN111128997A (zh) | 产生集成电路布局图的方法 | |
| US6952814B2 (en) | Method and apparatus for establishment of a die connection bump layout | |
| CN1707775A (zh) | 设计半导体器件的计算机方法、自动设计系统和半导体器件 | |
| CN1771501A (zh) | 印刷电路板的返回路径检查方法及其图案设计cad装置 | |
| CN1649129A (zh) | 用于半导体器件的自动布局和布线的自动布局和布线设备、方法,半导体器件及其制造方法 | |
| JPS63245940A (ja) | ブロック配置処理方式 | |
| CN100351841C (zh) | 具有倾斜布线的半导体集成电路及其布图方法 | |
| CN1783095A (zh) | 增强陶瓷集成电路封装中配电系统的方法及设备 | |
| CN107808022B (zh) | 设计布局的方法及用于设计布局的系统 | |
| US7571408B1 (en) | Methods and apparatus for diagonal route shielding | |
| US6671867B2 (en) | Analytical constraint generation for cut-based global placement | |
| CN1652322A (zh) | 面积率/占有率验证方法及图案生成方法 | |
| CN1577731A (zh) | 半导体制造系统 | |
| CN1300731C (zh) | 半导体集成电路及其设计方法 | |
| US7571416B2 (en) | Automatic design device, method, and program for semiconductor integrated circuits | |
| CN1959946A (zh) | 半导体装置的封装设计方法及制造方法和布局设计工具 | |
| CN1662911A (zh) | 改变设计数据以制成组件之方法及其单元 | |
| US20090243121A1 (en) | Semiconductor integrated circuit and layout method for the same | |
| US7397256B2 (en) | Automatic design method for semiconductor device | |
| CN1521566A (zh) | 图案模拟方法及其程序和存储其程序的媒体及其装置 | |
| US20080224321A1 (en) | Cell data for spare cell, method of designing a semiconductor integrated circuit, and semiconductor integrated circuit | |
| US20160027768A1 (en) | Synthesis of complex cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: RENESAS ELECTRONICS CORPORATION Free format text: FORMER OWNER: MISSUBISHI ELECTRIC CORP. Effective date: 20141029 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20141029 Address after: Kawasaki, Kanagawa, Japan Patentee after: Renesas Electronics Corporation Address before: Tokyo, Japan, Japan Patentee before: Missubishi Electric Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050427 Termination date: 20200726 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |