JP3390875B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3390875B2
JP3390875B2 JP32726492A JP32726492A JP3390875B2 JP 3390875 B2 JP3390875 B2 JP 3390875B2 JP 32726492 A JP32726492 A JP 32726492A JP 32726492 A JP32726492 A JP 32726492A JP 3390875 B2 JP3390875 B2 JP 3390875B2
Authority
JP
Japan
Prior art keywords
wiring
power supply
shield
substrate
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32726492A
Other languages
English (en)
Other versions
JPH06151435A (ja
Inventor
巧 那須
智博 鈴木
伊藤　　豊
秀俊 岩井
俊之 作田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32726492A priority Critical patent/JP3390875B2/ja
Priority to US08/149,876 priority patent/US5594279A/en
Priority to KR1019930024011A priority patent/KR100320057B1/ko
Publication of JPH06151435A publication Critical patent/JPH06151435A/ja
Application granted granted Critical
Publication of JP3390875B2 publication Critical patent/JP3390875B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置におけるノイ
ズの抑制技術に係わり、特に半導体基板電圧の変動に起
因するノイズの影響を低減する半導体装置に関する。
【０００２】
【従来の技術】半導体装置においては、集積度の向上に
よる回路素子の縮小化、電源電圧の低電圧化などに伴っ
てノイズによる誤動作が大きな問題になっている。この
ノイズの中で特に問題となるのは、電源電位またはグラ
ンド電位の変動に起因する電源ノイズである。
【０００３】近年、半導体記憶装置の一種であるダイナ
ミックランダムアクセスメモリ（ＤＲＡＭ）は多ビット
化（×４構成、×８構成、×１６構成など）の傾向にあ
る。この多ビット化に伴ってデータの入出力を行う入力
バッファおよび出力バッファの数が増加する。出力バッ
ファのスイッチング動作時（論理変化時）には大きな電
流が流れるので、多ビット構成のＤＲＡＭにおいてはデ
ータを出力するごとに非常に大きな電流がリードフレー
ムを介して半導体チップに流れ込む、または半導体チッ
プから流れ出す。リードフレームには寄生インダクタン
スが存在するので、リードフレームに大きな電流が流れ
ると上記寄生インダクタンスの逆起電力により電源電位
またはグランド電位が変動する。この電源電位またはグ
ランド電位の変動が電源ノイズである。
【０００４】この電源ノイズの影響を最も受け易い回路
が入力バッファであり、電源ノイズによって論理誤動作
が発生する。そこで、従来のＤＲＡＭでは、以下に示す
ような手段によって入力バッファにおける電源ノイズの
影響を抑制している。 (1) 入力バッファにディファレンシャルアンプ（Differ
ential Amp）などを用いて入力バッファ自体をノイズに
対して強くする。 (2) 電源ピンおよびグランドピンを増設して電源ノイズ
を小さくする。 (3) 半導体チップにおける入力バッファの電源配線（こ
こで、電源配線とは電源電位用およびグランド電位用の
双方を示す。）を出力バッファなどの他の回路の電源配
線と分けて配置することにより、入力バッファの電源配
線に重畳する電源ノイズを小さくする。 しかしながら、高集積度のＬＳＩにおいては、電源電圧
が５Ｖから３．３Ｖまたは３Ｖに低下する傾向にある。
電源電圧が低下すると同じ大きさのノイズが大きな比率
となるので、益々電源ノイズの入力バッファに対する影
響が増大する。また、高速動作を実現するためには大き
な電流で駆動することが必要であるが、この駆動電流の
増加は電源ノイズを大きくする原因となる。
【０００５】
【発明が解決しようとする課題】電源ノイズの要因につ
いてシュミレーションを行ったところ、従来から考えら
れていたリードフレームからの伝搬に加えて、半導体基
板からの伝搬が大きく影響しているとの結果が得られ
た。この半導体基板から伝搬する電源ノイズは、半導体
チップに大きな電流が流れることにより半導体基板電位
が変動し、この基板電位の変動が半導体基板と電源配線
（電源電用およびグランド電位用の双方）との間に寄生
する結合インピーダンスを介して電源配線に重畳して発
生している。通常、電源配線は半導体基板上の回路に接
続されているので、電源配線と半導体基板との間には接
合容量や相互インダクタンスなどの大きな結合インピー
ダンスが存在している。上述した従来の電源ノイズの抑
制手段は、リードフレームから伝搬する電源ノイズにつ
いてのみ考慮しているので、この半導体基板から伝搬す
る電源ノイズを防ぐことができないという問題があっ
た。また、半導体基板電位の変動がノイズとして直接回
路素子に伝搬して誤動作を引き起こすという問題があっ
た。そこで、本発明は、半導体基板電位の変動に起因す
るノイズの電源配線への影響を効率的かつ確実に防止す
るようにした半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、主面に複数の回路素子が
形成された半導体基板と、前記半導体基板の主面上に層
間絶縁膜を介して形成された多層配線層と、前記多層配
線層中の第１の配線層に形成された電源配線と、前記半
導体基板と前記電源配線との間の位置で、少なくとも前
記電源配線とは複数の層間絶縁膜を介して、前記多層配
線層中の第２の配線層に形成されたシールド配線と、前
記シールド配線に固定電位を供給する電位供給手段とを
有し、前記半導体基板と前記シールド配線との間の静電
容量が前記シールド配線と前記電源配線との静電容量よ
りも格段に大きくなるように、前記半導体基板と前記シ
ールド配線との間の絶縁膜が前記シールド配線と前記電
源配線との間の絶縁膜よりも少ない層で構成され、前記
半導体基板と前記シールド配線との間の距離が前記シー
ルド配線と前記電源配線との間の距離よりも格段に小さ
く設定されている構成とした。 本発明の半導体装置にお
いて、好ましい一態様によれば、前記第２の配線層が前
記半導体基板に対して最下位の配線層であり、前記第１
の配線層が前記第２の配線層よりも３層上位の配線層で
ある。
【０００７】
【作用】半導体装置においては、半導体チップに設けら
れた内部回路の動作によってリードフレームを介して半
導体チップに電流が流れ込む、または流れ出す。この電
流の流入または流出によって半導体チップの半導体基板
電位が変動し、この電位変動に起因するノイズが半導体
チップの電源配線に伝搬して回路誤動作等が発生する。
本発明の半導体装置では、多層配線構造において、半導
体基板と電源配線との間の位置に、少なくとも電源配線
とは複数の層間絶縁膜を介して、電源配線よりも下位層
の配線層に形成されるシールド配線を有しており、半導
体基板との間に大きな結合インピーダンスが寄生するシ
ールド配線が半導体基板の電位変動に起因するノイズを
吸収するので、電源配線にはノイズがほとんど伝搬せ
ず、半導体装置の回路誤動作等が防止される。
【０００８】
【実施例】図４は半導体チップの構造をＣＭＯＳインバ
ータ回路の例で示す図である。図４に示すように、半導
体記憶装置の一種であるダイナミックランダムアクセス
メモリ（ＤＲＡＭ）の基板４１の導電型は一般的にＰ型
であり、この基板４１に接してＰウェル４２およびＮウ
ェル４３が形成され、Ｐウェル４２およびＮウェル４３
に入力バッファ、出力バッファ、メモリセル、センスア
ンプ、基板電位発生回路などの各種の回路４４が形成さ
れる。これら各種の回路４４に電力を供給するために、
Ｐウェル４２またはＮウェル４３は電源電位（Ｖdd）、
グランド電位（Ｖss）、基板電位（Ｖbb）に各電源配線
を介して接続される。
【０００９】電源電位またはグランド電位を供給する電
源配線は半導体チップの多数の回路に接続されるので、
電源配線と基板との間には接合容量や相互インダクタン
スなどの大きな結合インピーダンスが存在する。従っ
て、基板電位が変動すると、この電位変動がノイズとし
て上記結合インピーダンスを介して電源配線に伝搬し、
電源電位またはグランド電位が変動する。これら電源電
位またはグランド電位の変動である電源ノイズは半導体
チップの内部回路の誤動作の原因となり、特に入力バッ
ファが電源ノイズの影響を受け易い。
【００１０】図５はＤＲＡＭの入力バッファにおける電
源ノイズ量（横軸）と入力論理レベル（縦軸）との関係
を示す図である。図５において、Ｖihは入力バッファの
ハイレベル入力論理レベルであり、Ｖilは入力バッファ
のローレベル入力論理レベルである。図５から明らかな
ように、電源ノイズと入力論理レベルの論理振幅との間
には比例関係があり、電源ノイズが小さい程入力論理レ
ベルの論理振幅が小さくて済む。回路動作の高速化を実
現するには論理振幅を小さくする必要があるので、電源
ノイズを小さくすることは現在のＤＲＡＭの設計におい
て非常に重要である。
【００１１】基板電位の変動の最も大きな原因は、半導
体チップにおける消費電流の変化である。電流変化を引
き起こす際たるものは出力バッファのスイッチング動作
であるので、出力バッファの電源配線（電源電位用およ
びグランド電位用の双方）を他の回路の電源配線から分
離することが望ましい。また、入力バッファは一番ノイ
ズの影響を受け易いので、その電源配線（電源電位用お
よびグランド電位用の双方）を他の回路の電源配線から
分離することが望ましい。従って、一般的なＤＲＡＭに
おける電源配線（電源電位用およびグランド電位用の双
方）は入力バッファと出力バッファとその他の回路の３
つに分離されている。この電源配線の分離は、同一のリ
ードフレームから別々のボンディングワイヤを介して各
電源配線を接続する形態や、リードフレームを含めて夫
々別個に設ける形態などがある。
【００１２】図６は本発明の原理を説明するための模式
図であり、（ａ）は半導体チップの断面を示し、（ｂ）
はその等価回路を示す。図６においてはグランド電位用
の電源配線を例として説明し、以下に示す電源配線はグ
ランド電位用の電源配線とする。出力バッファのスイッ
チング動作によって出力バッファの電源配線６３に大き
な電流が流れ、この電流変化に伴って電源配線６３にノ
イズが発生する。電源配線６３はグランド電位を供給す
るリードフレーム６７に接続されており、電源配線６３
と基板６８との間には大きな接合容量６９（簡略化のた
め、ここでは結合インピーダンスを接合容量のみとして
いる。）が存在するので、電源配線６３に発生したノイ
ズはリードフレーム６７および基板６８に伝搬する（図
６中の矢印はノイズの伝搬を示す）。基板６８に伝搬し
たノイズは、基板抵抗７１を伝搬することになる。この
接合容量６９を介して伝搬するノイズによって基板電位
が大きく変動する。この基板電位の変動が基板６８にお
けるノイズである。
【００１３】上述したように、基板電位の変動に起因す
るノイズが入力バッファの電源配線６２に伝搬すること
によって入力バッファの誤動作が引き起こされる。そこ
で、基板電位の変動に起因するノイズが電源配線６２に
伝搬しないように、基板６８との間に寄生する静電容量
６０（簡略化のため、ここでは結合インピーダンスを静
電容量のみとしている。）が大きなシールド配線６１を
設け、基板電位の変動に起因するノイズをシールド配線
６１に逃がして電源配線６２に伝搬しないようにする。
ここで、シールド配線６１はリードフレーム６７に接続
されており、基板６８からシールド配線６１に伝搬した
ノイズはリードフレーム６７を介して外部に放出される
ことになる。
【００１４】図７は本発明の原理を簡略的に説明するた
めの図である。図７（ａ）は（グランド電位用）電源配
線６２と基板（ノイズ源）６８との間にシールド配線６
１が存在しない場合であり、図７（ｂ）は電源配線６２
と基板６８との間にシールド配線６１が存在する場合で
ある。ここで、シールド配線６１は固定電位Ｖ１（図６
においてはグランド電位）に接続されている。本図にお
いては、簡略化のために、結合インピーダンスを静電容
量のみとしている。図７（ａ）の場合、基板６８にノイ
ズが発生すると、即ち基板電位が変動すると、ノードＮ
２の電位が変動する。コンデンサ（静電容量）Ｃ１はノ
ードＮ１とノードＮ２との電位差を一定に保とうとする
ため、ノードＮ１の電位が変動することとなり、基板６
８の電位変動（ノイズ）が電源配線６２に伝搬する。
【００１５】一方、図７（ｂ）の場合、基板６８の電位
変動によりノードＮ６の電位が変動してノードＮ５の電
位が変動しようとするが、シールド配線６１がノードＮ
５に電荷を供給してノードＮ５の電位変動を抑制する。
即ち、シールド配線６１が接続されている固定電位Ｖ1
がシールド配線６１の電位変動を抑制する十分な電荷を
供給できれば、シールド配線６１の電位が変動すること
はほとんどない。従って、ノードＮ４およびノードＮ３
の電位は変動せず、電源配線６２の電位も変動しない。
しかしながら、固定電位Ｖ1 の電荷供給能力が小さい場
合には、基板６８の電位変動によってノードＮ５，Ｎ
４，Ｎ３の電位が変動し、電源配線６２の電位が僅かな
がら変動することになる。但、この電位変動は、シール
ド配線６１が存在しない図７（ａ）に比べて小さいもの
である。
【００１６】以上に説明したように、シールド配線６１
への電荷の流入またはシールド配線６１からの電荷の流
出によってシールド配線６１からノイズが放出されるの
で、シールド配線６１の電位、即ちシールド配線６１が
接続されている固定電位が安定している程、シールド配
線６１のシールド効果が高い。
【００１７】入力バッファの電源配線６２などのよう
に、基板６８から伝搬するノイズを極力小さくするため
には、電源配線６２と基板６８との接合容量６９（結合
インピーダンス）をできるだけ小さくし、シールド配線
６１と基板６８との静電容量６０（結合インピーダン
ス）をできるだけ大きくすることが望ましい。例えば、
シールド配線６１と基板６８との距離を電源配線６２と
基板６８との距離よりも短くしたり、シールド配線６１
の幅を電源配線６２の幅よりも大きくすればよい。ま
た、基板６８から伝搬するノイズを効率的にリードフレ
ーム６７に逃がすためには、シールド配線６１自身のイ
ンピーダンスをできるだけ小さくすることが望ましい。
例えば、シールド配線６１を抵抗率の低い物質で形成す
ればよい。更には、シールド配線６１をリードフレーム
６７に接続するためのボンディングパッド６５は別個に
設けることが望ましい。
【００１８】ここで、シールド配線６１に印加する電圧
は半導体装置の外部から与えられる固定電位であるが、
このシールド配線６１に印加される固定電位はどのよう
な電位でもよい。例えば、シールドする電源配線６２と
同一の電位でもよいし、電源電位（Ｖdd）の1/2 の電位
でもよい。この固定電位が安定している程、シールドの
効果が高い。
【００１９】図６において、シールド配線６１はボンデ
ィングパッド６５およびボンディングワイヤ６６を介し
てリードフレーム６７に接続されており、基板６８から
伝搬したノイズ６４はリードフレーム６７を介して外部
に放出される。シールド配線６１と電源配線６２，６３
は同じリードフレーム６７に接続されているので、リー
ドフレーム６７に伝搬したノイズ６６が各配線に回り込
むことになる。しかしながら、その回り込むノイズは小
さいレベルである。シールド配線６１、入力バッファの
電源配線６２および出力バッファの電源配線６３を夫々
別個のリードフレームに接続すると、入力バッファの電
源配線６２の電源ノイズをより効果的に小さくできる。
【００２０】このように、基板６８から電源配線６２に
伝搬するノイズをシールド配線６１によって遮断するこ
とにより、入力バッファの電源配線６２に伝搬するノイ
ズはリードフレームからのノイズだけということにな
り、入力バッファにおける電源ノイズはリードフレーム
から侵入するノイズに律則される。以下に本発明の具体
的な実施例を説明する。
【００２１】図１は本発明の半導体装置の第１実施例を
示す図であり、本発明をダイナミックランダムアクセス
メモリ（ＤＲＡＭ）に適用したものである。図２は図１
に示す第１実施例の断面を示す図であり、図３は図１に
示す第１実施例の半導体チップ上の配線並びに半導体チ
ップとリードフレームとの接続を示す図である。これら
の図は実際のＤＲＡＭを簡略化した図であり、メモリ素
子、周辺回路などは省略している。図３を参照して本実
施例のＤＲＡＭの電源配線について説明する。このＤＲ
ＡＭにおける半導体チップの電源は、入力バッファ用電
源と出力バッファ用電源とその他の回路用の汎用電源の
３つに分けられている。但し、リードフレームは３つの
電源配線（電源電位用およびグランド電位用の双方）共
通となっている。
【００２２】入力バッファ用Ｖss（グランド電位）配線
２は、チップ内配線１１、ボンディングパッド２４およ
びボンディングワイヤ３１を介してグランド（Ｖss）用
のリードフレーム１８に接続されている。入力バッファ
用Ｖdd（電源電位）配線２３は、チップ内配線５１、ボ
ンディングパッド２５およびボンディングワイヤ３２を
介して電源（Ｖdd）用リードフレーム１９に接続されて
いる。汎用Ｖss配線１２は、チップ内配線５２、ボンデ
ィングパッド２７およびボンディングワイヤ３３を介し
てリードフレーム１８に接続されている。汎用Ｖdd配線
１３は、チップ内配線５３、ボンディングパッド２８お
よびボンディングワイヤ３４を介してリードフレーム１
９に接続されている。出力バッファ用Ｖss配線１５は、
ボンディングパッド３０およびボンディングワイヤ３５
を介してリードフレーム１８に接続されている。出力バ
ッファ用Ｖdd配線１６は、ボンディングパッド２９およ
びボンディングワイヤ３６を介してリードフレーム１９
に接続されている。基板７と入力バッファ用Ｖss配線２
との間に設けられるシールド配線１は、チップ内配線５
４、ボンディングパッド３およびボンディングワイヤ８
を介してリードフレーム１８に接続されている。
【００２３】次に、図１および図２を参照して第１実施
例を詳細に説明する。入力バッファ用Ｖss配線２、チャ
ネル配線６およびボンディングパッド３は、半導体チッ
プの最上位の配線層に形成されている。シールド配線１
はＶss配線２と基板７との間にＶss配線２に沿って形成
されており、Ｍ１チップ内配線４およびＭ２チップ内配
線５を介してボンディングパッド３に接続されている。
また、シールド配線１とＭ１チップ内配線４、Ｍ１チッ
プ内配線４とＭ２チップ内配線５およびＭ２チップ内配
線５とボンディングパッド３との間はそれぞれ接続部材
（接続用コンタクト）４０により接続されている。シー
ルド配線１は最下位の配線層である第１の配線層に形成
されており、Ｍ１チップ内配線４は第１の配線層の上の
第２の配線層に形成されており、Ｍ２チップ内配線５は
第２の配線層の上の第３の配線層に形成されている。こ
れら第１、第２および第３の配線層は、基板７上に形成
される各回路を接続する配線が形成される層である。
【００２４】本実施例において、シールド配線１はポリ
シリコンで形成され、Ｍ１チップ内配線４およびＭ２チ
ップ内配線５はタングステンで形成され、Ｖss配線２、
チャネル配線６およびボンディングパッド３はアルミニ
ウムで形成されている。ここで、Ｍ１はメタル配線の第
１層を意味し、Ｍ２はメタル配線の第２層を意味してい
る。接続部材４０はポリシリコン、タングステンまたは
アルミニウムなどで形成される。図中の符号１０は層間
絶縁膜であり、２酸化シリコンで形成されている。基板
７はＰ型シリコン基板である。シールド配線１、Ｍ１チ
ップ内配線４、Ｍ２チップ内配線５、Ｖss配線２、チャ
ネル配線６、ボンディングパッド３および接続部材４０
は、上記した物質の他、その他の様々な物質によっても
形成できることはいうまでもない。
【００２５】チャネル配線６は、チップ上のある回路ブ
ロックから他の回路ブロックに信号を伝達するための信
号線である。一般に、ＤＲＡＭチップ上では、同じ様な
機能や目的を持つ回路が集められてブロック化されてお
り、同じ様な機能を持つ回路ブロックは近くに、機能の
異なる回路ブロックは遠くに配置されることが多い。こ
の機能の異なる回路ブロックの間を接続する信号線は、
一般的に抵抗値の低いアルミニウムで形成され、チップ
上にチャネルという配線専用のエリアが形成されてお
り、このチャネル上に形成された信号線をチャネル配線
と呼んでいる。
【００２６】基板７とシールド配線１との間の結合イン
ピーダンスは、これらの間の静電容量Ｃssと考えること
ができる。Ｖss配線２は基板７上の回路への給電のため
に基板７に接続されており、基板７とＶss配線２との間
にシールド配線１が存在するので、基板７とＶss配線２
との間の結合インピーダンスはこれらの間の接合容量Ｄ
と考えることができる。シールド配線１とＶss配線２と
の間にも、結合インピーダンスとして静電容量Ｃpsが存
在する。
【００２７】電位変動などのノイズは結合インピーダン
スが大きい程伝搬し易いので、シールド配線１と基板７
との間の静電容量Ｃssは大きい程良く、Ｖss配線２とシ
ールド配線１との間の静電容量Ｃpsは小さい程良い。従
って、シールド配線１と基板７との距離は短い程良く、
シールド配線１とＶss配線２との距離は長い程良い。ま
た、Ｖss配線２と基板７との間の結合インピーダンス
（静電容量）が小さくなるように、シールド配線１の基
板７への投影面積はＶss配線２の投影面積よりも大き
く、且つＶss配線２とシールド配線１とを基板７に投影
した時にＶss配線２がシールド配線１からはみ出さない
ように設定されている。
【００２８】シールド配線１に伝搬したノイズをスムー
ズにリードフレーム１８に逃がすために、シールド配線
１の自己インピーダンスはできるだけ小さい方が良い。
Ｍ１チップ内配線４およびＭ２チップ内配線５も同様に
自己インピーダンスが小さい方が良い。即ち、シールド
配線１、Ｍ１チップ内配線４、Ｍ２チップ内配線５、ボ
ンディングパッド３およびボンディングワイヤ８で形成
されるシールド手段全体の自己インピーダンスが小さけ
れば小さい程、シールドの効果が大きい。
【００２９】この第１実施例は、以上に述べた構造とな
っているので、基板７から侵入するノイズはシールド配
線１に伝搬し、Ｖss配線２にはほとんど伝搬しない。基
板７の電位変動に起因するノイズはシールド配線１等で
形成されるシールド手段を介してリードフレーム１８に
放出されるので、Ｖss配線２を基板７から侵入するノイ
ズから保護できる。従って、Ｖss配線２（グランド電
位）における電源ノイズはリードフレーム１８から侵入
するノイズにより律則される。この第１実施例において
は、Ｖss配線２についてのみシールド配線１を設けてい
るが、Ｖdd配線２３にもシールド配線を設けることによ
りＶdd配線２３（電源電位）における電源ノイズを小さ
くすることができる。
【００３０】図８は本発明の半導体装置の第２実施例を
示す図である。この第２実施例は図１、図２および図３
に示した第１実施例の変形例であり、シールド配線８１
の位置が第１実施例と異なっている。第１実施例では、
シールド配線が最下位の配線層である第１の配線層に形
成されているが、第２実施例ではトランジスタのゲート
が形成されるゲート配線層に形成されている。ゲート配
線層は基板７との距離が第１の配線層よりも１桁小さい
ので、シールド配線８１と基板７との結合インピーダン
スをより大きくすることができる。現在、開発が進めら
れている６４メガビットＤＲＡＭにおいては、ゲート配
線層と基板との距離は約１２ナノメートル程度である。
シールド配線８１は第１実施例と同様にポリシリコンで
形成されており、シールド配線８１の位置以外は第１実
施例と全く同じ構造である。
【００３１】図９は本発明の半導体装置の第３実施例を
示す図である。この第３実施例は図８に示した第２実施
例の変形例であり、第２実施例の最上位の配線層にシー
ルド補強配線９１を追加した構造となっている。シール
ド補強配線９１はアルミニウムで形成されており、Ｍ２
チップ内配線５に接続部材４０を介して接続されてい
る。チャネル配線６はチップ上において離れた位置にあ
る回路ブロックの間を接続する配線であり、信号伝達距
離が長いので大きな電流で駆動される。Ｖss配線２とチ
ャネル配線６とが接近している場合、これら２つの配線
の間には結合インピーダンスとしての静電容量が存在す
る。従って、チャネル配線６において論理変化が起こる
と、この論理変化がＶss配線２とチャネル配線６との間
の静電容量を介してＶss配線２に伝搬してＶss配線２の
電位を変動させる。即ち、チャネル配線６の論理変化が
Ｖss配線２のノイズ源となる。従って、この第３実施例
は、シールド配線１に加えて、Ｖss配線２とチャネル配
線６との間にシールド補強配線９１を設け、チャネル配
線６からＶss配線２へのノイズの伝搬を防止している。
【００３２】このシールド補強配線９１は、Ｖss配線２
とチャネル配線６との間に連続的に形成されており、シ
ールド効果の基本的な原理はシールド配線１と同じであ
る。チャネル配線６からＶss配線２へ伝搬するノイズ
は、基板７からＶss配線２へ伝搬するノイズよりも小さ
いものであるが、シールド配線８１とシールド補強配線
９１とを組み合わせることにより、第２実施例よりも大
きなシールド効果を得ることができる。また、シールド
補強配線９１の自己インピーダンスは小さい程良く、シ
ールド補強配線９１の電位が安定している程シールドの
効果が高い。この第３実施例では、シールド補強配線９
１をＶss配線２の片側（図９では右側）のみに形成して
いるが、Ｖss配線２の両側にシールド補強配線を形成す
ることによりシールドの効果をより大きくできる。ま
た、シールド補強配線９１はＭ２チップ内配線５に接続
部材４０を介して接続されているが、シールド補強配線
９１用に別個の配線を設けてもよい。
【００３３】図１０は本発明の半導体装置の第４実施例
を示す図である。この第４実施例においては、シールド
配線を基板７に設けた拡散層で実現している。シールド
配線である拡散層シールド配線１０１はポリシリコンチ
ップ内配線１０２、Ｍ１チップ内配線４およびＭ２チッ
プ内配線５を介してボンディングパッド３に接続されて
いる。基板７はＰ型シリコン基板であり、拡散層シール
ド配線１０１は導電型がＮ型の拡散層である。ここで、
拡散層シールド配線１０１とポリシリコンチップ内配線
１０２、ポリシリコンチップ内配線１０２とＭ１チップ
内配線４、Ｍ１チップ内配線４とＭ２チップ内配線５お
よびＭ２チップ内配線５とボンディングパッド３との間
はそれぞれ接続部材４０により接続されている。拡散層
シールド配線１０１とポリシリコンチップ内配線１０２
以外の構造は図１および図２に示した第１実施例と同じ
であり、ポリシリコンチップ内配線１０２は第１実施例
におけるシールド配線１と同様に最下位の配線層である
第１の配線層に形成されている。
【００３４】この拡散層シールド配線１０１は、Ｖss配
線２の長手方向に沿って連続的に形成されている。ま
た、図１に示した第１実施例と同様に、Ｖss配線２と基
板７との結合インピーダンス（静電容量）が小さくなる
ように、Ｖss配線２を基板７に投影した時に、Ｖss配線
２が拡散層シールド配線１０１からはみ出さないよう拡
散層シールド配線１０１の面積はＶss配線２の基板７へ
の投影面積よりも大きく設定されている。
【００３５】ポリシリコンチップ内配線１０２は、拡散
層シールド配線１０１と同様にＶss配線２の長手方向に
沿って連続的に形成される必要はないが、拡散層シール
ド配線１０１の電位を安定させるために、できるだけ多
くの給電用コンタクト（接続部材４０）でこれら２つの
配線を接続することが望ましい。従って、ポリシリコン
チップ内配線１０２はＶss配線２の長手方向に沿って連
続的に形成し、多くの給電用コンタクト（接続部材４
０）を設けた方が良い。
【００３６】以上の様な構造となっているので、拡散層
シールド配線１０１と基板７との間には、結合インピー
ダンスとしての大きな接合容量が存在し、基板電位の変
動に起因するノイズは拡散層シールド配線１０１に吸収
され、Ｖss配線２にはほとんど伝搬しないことになる。
この第４実施例においても、シールド手段の自己インピ
ーダンスを小さくする程、シールドの効果が高くなる。
【００３７】図１１は本発明の半導体装置の第５実施例
を示す図である。この第５実施例は基板７から回路配置
領域１１５へのノイズの伝搬を低減することを目的とし
ている。ＤＲＡＭにおいては、各回路がＰ型シリコン基
板７に形成されたＮウェル１１４およびＰウェル１１３
上に形成される。従って、回路配置領域１１５を有する
Ｎウェル１１４およびＰウェル１１３と基板７とが直接
に接している場合には、基板７で発生したノイズがＮウ
ェル１１４およびＰウェル１１３にそのまま伝搬して、
ウェル上の回路がそのノイズによる悪影響を受けてしま
う。そこで、第５実施例では、Ｎウェル１１２，１１４
およびＰウェル１１３と基板７との間にＤウェル（導電
型がＮ型のウェル）１１１を形成し、基板７で発生した
ノイズが回路配置領域１１５に伝搬しにくいようにして
いる。
【００３８】Ｎウェル１１２は、Ｎ型拡散層（ｎ＋）１
１６、Ｍ１チップ内配線１１９およびＭ２チップ内配線
１２０を介して電源電位を供給するＶdd配線１２１に接
続されている。Ｐウェル１１３は、Ｐ型拡散層（ｐ＋）
１１７、Ｍ１チップ内配線１２２およびＭ２チップ内配
線１２３を介してグランド電位を供給するＶss配線１２
４に接続されている。Ｎウェル１１４は、Ｎウェル１１
２と同様に、Ｎ型拡散層（ｎ＋）１１８、Ｍ１チップ内
配線１２５およびＭ２チップ内配線１２６を介して電源
電位を供給するＶdd配線１２７に接続されている。ま
た、拡散層と配線との間および配線と配線との間はそれ
ぞれ接続部材４０により接続されている。ここで、Ｍ１
はメタル配線の第１層を意味し、Ｍ２はメタル配線の第
２層を意味しており、この第５実施例においては、各Ｍ
１チップ内配線およびＭ２チップ内配線はタングステン
で形成されている。また、このＤウェル１１１は、Ｎウ
ェル１１２，１１４およびＰウェル１１３を取り囲むよ
うに形成されている。
【００３９】Ｄウェル１１１の不純物濃度が低く設定さ
れているので、Ｄウェル１１１と基板７との間の接合容
量が小さい、即ちＤウェル１１１と基板７との間の結合
インピーダンスは小さい。また、Ｄウェル１１１の内部
抵抗値は大きく設定されている。従って、基板７で発生
したノイズがＤウェル１１１に伝搬しにくくなり、基板
７からＤウェル１１１を介してＮウェル１１４およびＰ
ウェル１１３に伝搬するノイズが低減されることにな
る。この様に、回路が形成されるＮウェル１１４および
Ｐウェル１１３と基板７との間にＤウェル１１を設ける
ことにより、Ｎウェル１１４およびＰウェル１１３と基
板７との結合インピーダンスを小さくすることができ、
基板７からＮウェル１１４およびＰウェル１１３に伝搬
するノイズを低減できる。従って、基板７で発生したノ
イズによる回路配置領域１１５に存在する回路の誤動作
を防止することができる。
【００４０】この第５実施例は、回路配置領域１１５を
有するＮウェル１１４およびＰウェル１１３と基板７と
の間にＤウェル１１１を設けているので、Ｎウェル１１
２，１１４に電源Ｖddを直接に印加することができ、Ｐ
ウェル１１３にグランド電位Ｖssを印加することができ
る。従って、ウェル電位が非常に安定し、ノイズ抑制効
果に優れ、更には回路動作の安定化並びに高速化が実現
できる。また、ウェル分離による疑似的な基板分離によ
ってノイズ源となる回路を隔離できるので、基板ノイズ
の発生量を低減できる。
【００４１】図１２は本発明の半導体装置の第６実施例
を示す図であり、図１３は図１２に示す第６実施例の半
導体チップ上の配線並びに半導体チップとリードフレー
ムとの接続を示す図である。この第６実施例は、上記実
施例と同様に、本発明をＤＲＡＭに適用したものであ
り、電源電位を供給するＶdd配線およびグランド電位を
供給するＶss配線の両方にシールド配線を設けている。
図１３を参照して本実施例における各配線について説明
する。この第６実施例の半導体チップの電源は、図３に
示した第１実施例と同様に、入力バッファ用電源と出力
バッファ用電源とその他の回路用の汎用電源の３つに分
離されている。但し、リードフレームは３つの電源共通
となっている。
【００４２】グランド電位Ｖssが印加されるシールド配
線１３１は、チップ内配線５４、ボンディングパッド３
およびボンディングワイヤ８を介してグランド（Ｖss）
用リードフレーム１８に接続されている。電源電位Ｖdd
が印加されるシールド配線１３２は、チップ内配線１４
１、ボンディングパッド１４２およびボンディングワイ
ヤ１４３を介して電源（Ｖdd）用リードフレーム１９に
接続されている。その他の配線等は、図３に示した第１
実施例と同じである。尚、このシールド配線１３１，１
３２は、図１に示した第１実施例と同様に、ポリシリコ
ンで形成されている。
【００４３】上述したように、シールド配線の電位が安
定している方がシールドの効率が良い。従って、この第
６実施例は、Ｖss配線２用のシールド配線とＶdd配線２
３用のシールド配線の２つのシールド配線を設けて、こ
れら２つのシールド配線１３１，１３２を凹凸の形状に
して２つのシールド配線間に大きな容量を寄生させるこ
とによりシールド配線１３１，１３２の電位を安定化さ
せている。本実施例においては、シールド配線１３１に
はＶss電位が印加され、シールド配線１３２にはＶdd電
位が印加されているが、これらの電位の印加が逆であっ
ても何等問題はない。また、この第６実施例において
も、シールド配線１３１，１３２と基板７との結合イン
ピーダンスが大きい程望ましいことは言うまでもない。
従って、シールド配線１３１，１３２と基板７との距離
は小さい程良い。更に、シールド配線１３１，１３２の
自己インピーダンスは小さい程良い。
【００４４】以上、本発明の半導体装置についてダイナ
ミックランダムアクセスメモリ（ＤＲＡＭ）を例に挙げ
て説明したが、本発明はＤＲＡＭのみに限定されるもの
ではなく、その他の半導体装置にも適用できることは言
うまでもない。例えば、マイクロプロセッサ（ＭＰ
Ｕ）、スタティックランダムアクセスメモリ（ＳＲＡ
Ｍ）などである。また、ここに開示した実施例はあくま
で例示的なものであり、上述の実施例に示した構造およ
び物質の他、本発明の技術思想に基づいて様々な形態の
実施例が考えられる。
【００４５】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、半導体基板の電位変動などにより半導体基
板で発生したノイズが電源配線へ伝搬するのを効率的か
つ確実に防止することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１実施例を示す図であ
る。
【図２】図１に示す第１実施例の断面を示す図である。
【図３】図１に示す第１実施例の半導体チップ上の配線
並びに半導体チップとリードフレームとの接続を示す図
である。
【図４】半導体チップの構造をＣＭＯＳインバータ回路
の例で示す図である。
【図５】ＤＲＡＭの入力バッファにおける電源ノイズと
入力論理レベルとの関係を示す図である。
【図６】本発明の原理を説明するための模式図である。
【図７】本発明の原理を簡略的に説明するための図であ
る。
【図８】本発明の半導体装置の第２実施例を示す図であ
る。
【図９】本発明の半導体装置の第３実施例を示す図であ
る。
【図１０】本発明の半導体装置の第４実施例を示す図で
ある。
【図１１】本発明の半導体装置の第５実施例を示す図で
ある。
【図１２】本発明の半導体装置の第６実施例を示す図で
ある。
【図１３】図１２に示す第６実施例の半導体チップ上の
配線並びに半導体チップとリードフレームとの接続を示
す図である。
【符合の説明】
１・・・シールド配線 ２・・・Ｖss配線 ３・・・ボンディングパッド ４・・・Ｍ１チップ内配線 ５・・・Ｍ２チップ内配線 ６・・・チャネル配線 ７・・・基板 ８・・・ボンディングワイヤ １０・・・層間絶縁膜 １８・・・リードフレーム ４０・・・接続部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 豊 東京都青梅市今井2326番地 株式会社 日立製作所 デバイス開発センタ内 (72)発明者 岩井 秀俊 東京都青梅市今井2326番地 株式会社 日立製作所 デバイス開発センタ内 (72)発明者 作田 俊之 東京都青梅市今井2326番地 株式会社 日立製作所 デバイス開発センタ内 (56)参考文献 特開 平４−206551（ＪＰ，Ａ) 特開 昭63−120446（ＪＰ，Ａ) 特開 平２−105532（ＪＰ，Ａ) 特開 昭62−18749（ＪＰ，Ａ) 特開 平２−73637（ＪＰ，Ａ) 特開 昭63−186447（ＪＰ，Ａ) 特開 昭63−202941（ＪＰ，Ａ) 特開 平４−97563（ＪＰ，Ａ) 特開 平２−9161（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 主面に複数の回路素子が形成された半導
    体基板と、 前記半導体基板の主面上に層間絶縁膜を介して形成され
    た多層配線層 と、前記多層配線層中の第１の配線層に形成された電源配線
    と 、 前記半導体基板と前記電源配線との間の位置で、少なく
    とも前記電源配線とは複数の層間絶縁膜を介して、前記
    多層配線層中の第２の配線層に形成されたシールド配線
    と、 前記シールド配線に固定電位を供給する電位供給手段と
    を有し、 前記半導体基板と前記シールド配線との間の静電容量が
    前記シールド配線と前記電源配線との間の静電容量より
    も格段に大きくなるように、前記半導体基板と前記シー
    ルド配線との間の絶縁膜が前記シールド配線と前記電源
    配線との間の絶縁膜よりも少ない層で構成され、前記半
    導体基板と前記シールド配線との間の距離が前記シール
    ド配線と前記電源配線との間の距離よりも格段に小さく
    設定されている 半導体装置。
  2. 【請求項２】 前記第２の配線層が前記半導体基板に対
    して最下位の配線層であり、前記第１の配線層が前記第
    ２の配線層よりも３層上位の配線層である請求項１に記
    載の半導体装置。
  3. 【請求項３】 前記電源配線が入力回路に電源電位また
    はグランド電位を供給するための電源配線である請求項
    １または２に記載の半導体装置。
  4. 【請求項４】 前記電位供給手段が電源ノイズを抑制す
    るのに十分な大きさの供給能力を有する請求項１〜３の
    いずれかに記載の半導体装置。
  5. 【請求項５】 前記電源配線の前記半導体基板に対する
    投影領域を覆うように、前記シールド配線が前記半導体
    基板と前記電源配線との間に形成されている請求項１〜
    ４のいずれかに記載の半導体装置。
  6. 【請求項６】 前記シールド配線の幅が前記電源配線の
    幅よりも広い請求項５に記載の半導体装置。
  7. 【請求項７】 前記層間絶縁膜上に形成された第１およ
    び第２のボンディングパッドと、 前記電源配線を前記第１のボンディングパッドに接続す
    る第１の接続配線と、 前記シールド配線を前記第２のボンディングパッドに接
    続する第２の接続配線と、 前記第１のボンディングパッドを外部接続端子に接続す
    る第１の接続部と、 前記第２のボンディングパッドを外部接続端子に接続す
    る第２の接続部とを有する請求項１〜６のいずれかに記
    載の半導体装置。
  8. 【請求項８】 前記第１および第２の接続部がそれぞれ
    ボンディングワイヤを含み、前記第１および第２のボン
    ディングパッドが前記ボンディングワイヤによって同一
    の導電部材に接続されている請求項７に記載の半導体装
    置。
  9. 【請求項９】 前記電源配線が前記絶縁膜上に並行に配
    置された電源電位用の第１の電源配線とグランド電位用
    の第２の電源配線とを含み、前記シールド配線が前記半
    導体基板と前記第１および第２の電源配線の間にそれぞ
    れ形成された第１および第２のシールド配線を含み、前
    記第１のシールド配線と前記第２のシールド配線との間
    の静電容量が大きくなるように前記第１のシールド配線
    と前記第２のシールド配線との対向部が凹凸状に形成さ
    れている請求項１〜８のいずれかに記載の半導体装置。
JP32726492A 1992-11-12 1992-11-12 半導体装置 Expired - Lifetime JP3390875B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP32726492A JP3390875B2 (ja) 1992-11-12 1992-11-12 半導体装置
US08/149,876 US5594279A (en) 1992-11-12 1993-11-10 Semiconductor device having shield wiring for noise suppression
KR1019930024011A KR100320057B1 (ko) 1992-11-12 1993-11-12 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32726492A JP3390875B2 (ja) 1992-11-12 1992-11-12 半導体装置

Publications (2)

Publication Number Publication Date
JPH06151435A JPH06151435A (ja) 1994-05-31
JP3390875B2 true JP3390875B2 (ja) 2003-03-31

Family

ID=18197179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32726492A Expired - Lifetime JP3390875B2 (ja) 1992-11-12 1992-11-12 半導体装置

Country Status (3)

Country Link
US (1) US5594279A (ja)
JP (1) JP3390875B2 (ja)
KR (1) KR100320057B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107048A (ja) 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
JPH097373A (ja) * 1995-06-20 1997-01-10 Oki Electric Ind Co Ltd 半導体記憶装置
JP3501620B2 (ja) * 1997-05-26 2004-03-02 株式会社 沖マイクロデザイン 半導体集積回路
US6166403A (en) * 1997-11-12 2000-12-26 Lsi Logic Corporation Integrated circuit having embedded memory with electromagnetic shield
US6097195A (en) * 1998-06-02 2000-08-01 Lucent Technologies Inc. Methods and apparatus for increasing metal density in an integrated circuit while also reducing parasitic capacitance
US6963626B1 (en) 1998-10-02 2005-11-08 The Board Of Trustees Of The Leland Stanford Junior University Noise-reducing arrangement and method for signal processing
JP3374967B2 (ja) * 1998-10-26 2003-02-10 日本電気株式会社 半導体集積回路
EP1071130A3 (en) * 1999-07-14 2005-09-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device interconnection structure comprising additional capacitors
JP3727220B2 (ja) * 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2001339047A (ja) * 2000-05-29 2001-12-07 Matsushita Electric Ind Co Ltd 半導体装置
JP4553461B2 (ja) * 2000-08-23 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置、その設計方法および設計装置
JP4083977B2 (ja) * 2000-12-20 2008-04-30 富士通株式会社 半導体集積回路及び配線決定方法
KR20050067183A (ko) * 2002-10-18 2005-06-30 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전압 분배기 장치
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100554369B1 (ko) 2004-07-01 2006-03-03 윤국원 악보대의 높낮이 조절장치
US7286437B2 (en) * 2005-06-17 2007-10-23 International Business Machines Corporation Three dimensional twisted bitline architecture for multi-port memory
US20070098524A1 (en) * 2005-10-31 2007-05-03 Dunlap William L Conical nut
US20070200233A1 (en) * 2005-12-14 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structures with reduced coupling noise
US7368668B2 (en) * 2006-02-03 2008-05-06 Freescale Semiconductor Inc. Ground shields for semiconductors
JP4436334B2 (ja) * 2006-03-02 2010-03-24 パナソニック株式会社 シールド基板、半導体パッケージ、及び半導体装置
KR100702034B1 (ko) * 2006-05-12 2007-03-30 삼성전자주식회사 반도체 장치, 이 장치의 전원 노이즈 감소 방법 및 인쇄회로 기판
US7885138B2 (en) * 2007-10-19 2011-02-08 International Business Machines Corporation Three dimensional twisted bitline architecture for multi-port memory
US8183663B2 (en) * 2008-12-18 2012-05-22 Samsung Electronics Co., Ltd. Crack resistant circuit under pad structure and method of manufacturing the same
US8441127B2 (en) * 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
US9368454B2 (en) 2013-10-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with shielding layer in post-passivation interconnect structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5721849A (en) * 1980-07-14 1982-02-04 Fujitsu Ltd Semiconductor integrated circuit
JPS5771165A (en) * 1980-10-22 1982-05-01 Toshiba Corp Semiconductor device
JPS5884455A (ja) * 1981-11-13 1983-05-20 Fujitsu Ltd 半導体記憶装置
US4924293A (en) * 1985-05-24 1990-05-08 Hitachi, Ltd. Semiconductor integrated circuit device
JPS6344759A (ja) * 1986-08-12 1988-02-25 Canon Inc 光電変換装置
NL8701997A (nl) * 1987-08-26 1989-03-16 Philips Nv Geintegreerde halfgeleiderschakeling met ontkoppelde dc bedrading.
US5179539A (en) * 1988-05-25 1993-01-12 Hitachi, Ltd., Hitachi Vlsi Engineering Corporation Large scale integrated circuit having low internal operating voltage
US5136357A (en) * 1989-06-26 1992-08-04 Micron Technology, Inc. Low-noise, area-efficient, high-frequency clock signal distribution line structure
US5262353A (en) * 1992-02-03 1993-11-16 Motorola, Inc. Process for forming a structure which electrically shields conductors

Also Published As

Publication number Publication date
US5594279A (en) 1997-01-14
KR100320057B1 (ko) 2002-03-21
KR940012602A (ko) 1994-06-23
JPH06151435A (ja) 1994-05-31

Similar Documents

Publication Publication Date Title
JP3390875B2 (ja) 半導体装置
US10692856B2 (en) Semiconductor integrated circuit device
JP3523762B2 (ja) 半導体記憶装置
KR100788222B1 (ko) 전원 및 접지배선 아래에 디커플링 캐패시터를 구비하는집적 회로
US7514766B2 (en) Semiconductor device
US7989846B2 (en) Semiconductor device with three-dimensional field effect transistor structure
US5394008A (en) Semiconductor integrated circuit device
JP3074003B2 (ja) 半導体集積回路装置
JP3374912B2 (ja) 半導体集積回路及びその製造方法
US6396123B1 (en) Semiconductor device provided with on-chip decoupling condenser utilizing CMP dummy patterns
JP4623885B2 (ja) 半導体記憶装置
KR100194312B1 (ko) 정전 파괴 보호 회로를 구비한 반도체 디바이스
US6441448B1 (en) Semiconductor storage device
JP3181000B2 (ja) 半導体集積回路装置
JP3178437B2 (ja) 半導体装置
JP3535744B2 (ja) 半導体集積回路
JPH05299598A (ja) 半導体装置
JP3149248B2 (ja) 半導体集積回路
JP2001156178A (ja) 半導体装置および半導体装置の自動レイアウト方法
JP2896197B2 (ja) 半導体装置
JP3052374B2 (ja) Ｃｍｏｓ集積回路のレイアウト方法
JPH08316323A (ja) 電源配線の形成方法及びそれを用いた回路装置
JP2653444B2 (ja) 半導体集績回路装置
JPH1187606A (ja) 静電保護回路およびこれを備えた半導体集積回路装置
JPH03212955A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021217

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10