TW502373B - Semiconductor device, designing method and designing device thereof - Google Patents

Semiconductor device, designing method and designing device thereof Download PDF

Info

Publication number
TW502373B
TW502373B TW090117415A TW90117415A TW502373B TW 502373 B TW502373 B TW 502373B TW 090117415 A TW090117415 A TW 090117415A TW 90117415 A TW90117415 A TW 90117415A TW 502373 B TW502373 B TW 502373B
Authority
TW
Taiwan
Prior art keywords
wiring
pattern
virtual
mentioned
virtual pattern
Prior art date
Application number
TW090117415A
Other languages
English (en)
Inventor
Niichi Itoh
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW502373B publication Critical patent/TW502373B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

五、發明說明（i) 發明之技術 本發明係關於半 行該設計方法之設以f及其設計方法者。又是關於進 背景技術之又置者。 ㈣姑5 :〗在半導體裝置之製造步驟中，有採用日” 版技術的情況。且W二 另抹用H?、相劁 的杏A租而言，如圖17所示，利用將所i:闰^ 的先罩5形成於被除去 而圖案 上未被光罩5覆被之邻又/所/先…、射，而使被除去層6 是饭^。卩分變質後加以除去。 但是，如圖1 7所； ^ ”声罢广」 因光罩5的圖案的部位不同，合右 爪山又寸，δχ稀疏部分因為會產生光線的衍射、千目、+ 而造成光線進入光罩5的背面侧，使得加二订射干幸步等 精度（以下稱為厂圖宰 1$+,、 圖案的 ,, 口系加工精度」）產生劣化。其妹要品‘ 迻成所形成的佈線寬度比預定佈線寬‘而： :線=為0.35，、…m等的習知半導體^以 :並未對半導體裂置的製造構成任何問題= 疋，近年來隨者佈線的微細化的進一步發展，已經 ϊΐΐ線i”°·18,以下的製程，在如此微細之佈線 1造中，事貫上，上述問題點逐漸成為良率下降的原因， 從而認識到必須要重視其危害性。 在此，本發明之目的在於要解除照相製版技術上的 t疏密度差，更且，其又-目的在於使得詩消除該疏密 度而设計的新構造不會招致產生串擾噪音的 發明之概Μ 為了要達成上述目的，在根據本發明之半導體裝置的一
\\3】2\2d-code\90-】0\90】]74】5.ptd $ 4頁 麵 五、發明說明（2) 狀況中，在採用 中’具備虛擬圖 密度差而造成在 化，藉以緩和上 因為虛擬圖案的 相製版技術中， 此外，在本發 緩和已配置之圖 線，上述虛擬圖 任一佈線之基準 虛擬圖案沒有所 線中任一之電位 號佈線 發明中 的電性 案設定 佈線以 線作為 疊的上 上述未 接虛擬 設置層 設定成 定成與 技術而 了解除 產生曝 差而設 而緩和 致圖案 狀況中 度差者 述電源 電性連 悲5而 虛擬圖 擾噪音 的情況 下述步 虛擬圖 基準佈 指定距 虛擬圖 圖案的 在上述 同時， 接虛擬 佈線同 進行製 起因於 光時的 者。藉 了疏密 精度劣 ’具備 ，電源 佈線以 接。藉 固定於 案發揮 〇 為9上 驟，第 案的步 線同電 離以内 案後， 情況， 對象佈 將上述 圖案者 電位， 防止在信 在上述 基準佈線 述虛擬圖 上述基準 一對象佈 鄰接且重 在檢測出 案設為鄰 圖案之間 定變更而 擬圖案設 照相製版 案，係為 稀疏部分 述疏密度 存在，從 可防止招 明之另一 案的疏密 案係與上 佈線形成 謂浮動狀 。错此， 間產生串 車父為適宜 連接包括 為未連接 及與上述 起點，在 述未連接 連接虛擬 圖案後， 間連接， 非為未連 上述對象 造的半導 光罩的配 圖案加工 由採用該 度差的結 化的現象 虛擬圖案 佈線以及 及上述接 由採用該 電源佈線 了屏蔽的 體裝置 置上的疏 精度的劣 種結構’ 果，在照 的發生。 ，係用以 接地佈 地佈線中 種結構’ 或接地佈 功能而< 述虛擬圖案與上述 1步驟係將所有上 驟；第2步驟係將 位的佈線中的其中 來探索於上下方向 上述探索之結果， 將该未連接虛擬圖 線與上述鄰接虛擬 鄰接虛擬圖案之設 ，並將上述鄰接虛 針對上述基準佈線
\\312\2d-code\90-10\90117415.ptd 第5頁 502373 發明說明（3) 以及與上述基準佈線同電位之 =上述第2步驟；又，取代上述有基佈準 =反覆地進行返 <、各以及上述接地佈線中的另—者/而將上述電源 述基準佈線以及與上述基準佈線位夕的基準佈線，上 地進行返回至上述第2步驟， 之所有佈線，反覆 成本發明。、 此所決定之路徑而達 藉由採用上述結構，原則上可將所 :線進行電性連接’幾乎所有的 圖案與基準 可製造不易產生串擾噪音定電 « 外，根據該種結果，可得到接日〃 一〜干蛉體裝置。此 地來決定虛擬圖案的層間“幾乎自動 此外，為了要達成上述㈣，根據上^體#置。 置之設計方法中，根據所提供之佈線配&次/在半導體裝 解除佈線圖案之疏密度差的虛擬圖二讯，產生用以 佈線以及接地佈線的配置資雷；2據所提供之電源 中的-佈線作為基準佈線貝：了線以及接地佈線 準佈線電性連接而進行如下步驟，Y极圖案與上述基 虛擬圖案；第 :f以及與上述基準佈線同電位的佈線中的宜中一對象佈 定距離以内來探索於上下；向上為鄰接 ί? 土t i擬圖，’上述探索之結果，在檢測 ϋ i ί f ϊ圖案的情況，將該未連接虛擬圖案設為 #接虛擬圖案’在上述對象佈線與上述鄰接虛擬圖案之間 設置層間連接，同時，將上述鄰接虛擬圖案之設定變更而
厶t J 厶t J 五、發明說明（4) 設定成非為未 定變更而設定 以及與上述基 上述第2步驟 以及上述接地 基準佈線以及 進行返回至上 佈線及上述接 藉由採用上 象，可有效地 於各虛擬圖案 固定電位，存 能’從而可防 在上述發明 之後進行上述 則檢查、電路 阻的計算。藉 際之半導體裝 良之預測。 此外，為了 電腦上進行之 錄者。藉由採 方法’因而， 行0 連接虛擬圖案者，將 成與上述對象佈線间φ述岫接虛擬圖案之設 準佈線同電位之所古> α 4巷旱佈線 ;又，取代上过其、隹布線反覆地進行返回至 祐嬙由沾s述基準佈線而將上述電源佈線 佈線中的另-者重新作 與亡述基準佈線同電位之所有佈= 述弟2步驟，而導出各虛擬圖案與上述電源 地佈線中任一佈線的連接路徑資訊。寬原 述方法，原則上係將所有的虛擬圖案作為對 進行與電源佈線或接地佈線的電性連接。由 係藉由與電源佈線或接地佈線的電性連接來 在於信號佈線間的虛擬圖案發揮了屏蔽的功 止串擾噪音的不良影響。 中較為適宜的情況為，係在佈局之設計作業 半導體t置之設計方法，隨後再進行設計準 圖與佈局的一致性檢證、以及佈線電容與電 由採用該方法，可防止產生計算時與利用實 置來測試時之間的不一致性，可進行精度優 要達成上述目的，本發明之記憶媒體係為將 上述半導體裝置之設計方法用的程式予以記 用該結構，通過電腦可自動地進行上述設計 減少了操作者的負擔，且可迅速、正確地進
第7頁 \\312\2d-code\90-10\90ll7415.ptd 502373 五、發明說明（5) J ΙΪΪ成上述目的’根據本發明所成之丰道㈣罢 二什裝置中，具備虛擬圖案產生機構，龙t +導體裝置之 佈線配置資訊，產生用以解除佈線圖案ς =據所提供之 圖案；未連接虛擬圖案設定機構，其 ^进度差的虛擬 =線以及接地佈線的西己置資m，將電源‘戶斤提供之電源 :::佈線作為基準佈線…使上述虛地佈線 線電性連接’而將所有上述虛擬圖案=與上述基 ，圖案，第1返回作業實施機構，係作為、1疋為未連接虛 :甘將上述基準佈線以及與 佈線I圖案連接作 的其中-對象佈線作為起點，在指電位的佈線中 下方向上鄰接且重疊的上述未“2=内來探索於上 探索之結果，在檢測出上r去 固案，且根據上述 未連接虛擬圖案設為鄰接虛擬圖案情況，將該 述鄰接虛擬圖案之間設置層間連接，同時：象佈線與上 上述鄰接虛擬圖案之設定變更而設定ίί，圖案者，再將 電位，就上述基準佈線以及盥 ς述對象佈線同 佈線，反覆地進行返回以上^过基丰佈線同電位之所有 機構，係再取代上述基準佈而脾^及第2返回作業實施 接地佈線中的另一者作為新的進述電源佈線以及上述 線以及與上述基準佈線同雷付^ ’線，針對上述基準佈 回至上述虛擬圖案連接作#。所有佈線，反覆地進行返 藉由採用上述結構，可^文率 一 、與銜接各虛擬圖案至電^ 灯虛擬圖案的佈置 口茶至電源佈線或接地佈線的電性連接的 C:\2D-C0DE\90-10\901174I5.ptd 502373 五、發明說明（6) 設計。 較佳實施形態之描述 (實施形態1) 為了防止照相製版技術中之曝光時，在稀疏之部分產生 圖案加工精度的劣化，如圖1 3所示般地，在各佈線層的光 罩5的圖案成為稀疏的部分插入虛擬圖案54，以便於緩和 疏密度差。 在光罩5的圖案中’分別插入虛擬圖案54至圖案的各稀 疏部分’只要在稀疏部位上形成看上去無疏密度差的圖案 的話，便可使於其上所發生的光衍射的比例與其他密集部 # 分成為相同的程度’即可防止圖案加工精度的劣化。 (實施形態2 ) 習知，作為半導體裝置之設計用的設計CAD(c〇mputer
Aided Design)系統之作業流程，係在佈局設計作業之後 進行設計準則檢查（DRC)。DRC係指用以檢查所佈局之佈線 是否為遵守原定製造規定者。然後，將設計所獲得之佈線 的佈局與原本作為目標之電路的電路圖作一致性檢亨 (LVS)。隨後，再進行佈線的電容與電阻的計算。 另一方面，追加虛擬圖案至佈線之際的虛擬圖案的 設計，係構建類似光罩生成CAD系統者且在該系統進〜 義 話會較有效率。 仃白勺 在此，為了進行光罩生成，可考慮就此直接進行羽 設計CAD系統之作業流程，將從該處獲得之設計資料 ★之 至光罩生成CAD系統藉以進行生成光罩之作業，但是嘗 假
川2373
之佈線連接而以所謂浮動之狀態就此直接予以放置的情 況’信號佈線之間會介由虛擬圖案形成相互干涉，而有信 號佈線產生串擾噪音的擔憂。在此，最好是盡量將虛擬圖
C:\2D-C0DE\90-10\90117415.ptd 502373
案與已確定電位之其他佈線預先作連接。 = 藉由本實施形態之設計方法所做出之虛擬圖 成用的概略流程。首先’藉由設計者進行佈局之設 计作業。该作業結束後在無虛擬圖案的狀態下進行卯C、 LVS’確認佈局並無問題存在。隨後，為了本發明之實施 形％之設計方法的目的，提供一般稱作為「資料串 (stream)」的有關佈局之電晶體配置、佈線的連接等的資 料。又，本貫施形態之設計方法係藉由虛擬圖案生 而在電腦上予以實施者。 首先，作為S1的步驟，係將資料串輸入虛擬圖案生成程 在本實施形態中，以圖1所示之佈局作為一例來進行說 明。圖1為由在上下方向重疊之多層所組成的佈線構造的 俯視圖，但是，在半導體基板1的各個部位形成有作為源 極/沒極區域的擴散區域2，在對應於各擴散區域2的部位' 上配置有與上側相接的多晶矽佈線層3。為多晶矽佈線層3 的上層的第1層係配置有金屬佈線層1 3。又，在該層之丄 之第2層在該圖中係形成為2點虚線，但是，配置有電源佈 線25、接地佈線26。金屬佈線層13係藉由窗形孔7而與下 方的多晶矽佈線層3形成電性連接。 在S1之步驟中’對虛擬圖案生成程式所輸入的資料串， 係為包括如此之佈局資訊者。 作為S2之步驟，係進行虛擬圖案的生成。這是在考慮到 DRC規則的同時，自動地將各虚擬圖案生成於各光罩層的
502373 五、發明說明（9) 稀疏的部分。 對於圖1所示之佈局之例，例如，如圖 圖案也可生成多晶矽虛擬圖案4a盥 ^，作為虛擬 14a、14b。在圖2之例中，虛擬圖案係^金^虛擬圖案 的一定形狀的小片作為單位，生成、/配彳如為正方形等 數，填埋在各光罩層的稀疏的部分，也=規定的片 正規佈線的空白區域。 ’疋說’填埋在無 或者，如圖3所示，作為虛擬圖 生成多晶石夕虛擬圖案4c、第!層之金屬虛；=屬層中 以及第2層之金屬虛擬圖案24。在圖3之例中圓…c、14d 各自規定的面積的虛擬圖案2，而填埋在益 成、配置 白區域。圖4為顯示有關沿著圖3中 空 剖面圖。 踝所作之箭視 或者，如圖5所示，將虛擬圖案作成一筆 情況時，基本上係為線狀虛擬圖案， 擬u 寬要寬到某種程度的一集中空間中，則圖案的線 繪成鋸齒形狀或渦卷形狀。 ' 、虛擬圖案描 又，在本實施形態中，繼續參照圖3、 案說，明如下。 斤不的虛擬圖 首先，第1步驟係先建立旗標以識別 案中各為未連接虛擬圖案者。因此， 风之虛擬圖 子中，在多…擬圖案4c，層之在金圖屬3虛 c、14d以及第2層金屬虛擬圖案24上八別建立 虛擬圖案的旗標。該第1步驟在圖12刀中並未以獨ί = C:\2D-CODE\90-10\90117415.ptd 第12頁 五、發明說明（10) 而作明記，但县 其次，順心電驟之—部份予以進行著。 々丨工Γ 皁佈線與虛擬圖案進行連接。在太杏 例子中，首先，在將電源佈線作為^ ^本只施形態之 圖案的連接後，Α π6 基丰佈線而進行與虛擬 圖案的連接，H，Μ」為基#佈線而進行與虚擬 準佈線，M k 採用先將接地佈線作為基 電源佈線作為基準佈線的方法。 為美準：〗Ί、之子中’由於此階段中係將電源佈線作 々土旱佈線’ S3之步驛中，對以雷、、塔乂士 4 案進行連接。在S3^牛驟巾佈線為起點的虛擬圖 反覆地進Ϊ。 步中再返回至後述之第2步驟予以 第2步驟係對於基準佈線完成如下步驟者·· (1 )將該階段的基準佈線及與基準佈線 作為對象佈線， 佈線 (2)在與對象佈線之間，探索滿足一定條件的未 擬圖案， (3 )探索的結果係檢測出未連接虛擬圖案的情況， (3·1)將該未連接虛擬圖案設為鄰接虛擬圖案、 (3 · 2 )在對象佈線與該鄰接虛擬圖案之間設置層間連 接、 … (3· 3)將該鄰接虛擬圖案之設定變更而設定成非為未連 接虛擬圖案、 (3· 4)將該鄰接虛擬圖案之設定變更而設定為與對象佈 線同電位者。
502373 五、發明說明（11) 就電源佈線以及與電源佈線同電位之所 進行返回至上述第2步驟。 、、、’反覆地 具，而言’在本實施形態中’開始階段時係將位 有之夕根電源佈線中之最上層之佈線作為最初 、可能 來執行第2步驟。原本關於該點並不一定要選曰’ 4佈線 佈線，將最下層的佈線作為最初之對象佈線亦取，層的 亦可將中間之佈線作為最初之對象佈線。 ’匕外’ 參照圖3至圖7進行說明。在圖3、圖4之例子中，田 之電源佈線係為第2層之電源佈線25。因此， =上層 源佈線25作為起點，來探索在上下方向相差—電 f疊的未連接虛擬圖案。在該例子中，假使窗； S距ί f T層而將上下方向的一層範圍作為探索範圍，但 疋，右HI形孔的可連接距離更長的話，也可以 的t層以内、3層以内或在此以上的範圍内進行探索。σ 猎由上述之探索，檢測出第！層之金屬虛擬圖案1 。 =’將，第1層之金屬虛擬圖案14c設為鄰接虛擬 如 Γα、Λ:示’在作為對象佈線的第2層之電源佈，⑽與 接虛擬圖案的第〗層之金屬虛擬圖案14c之間，設置 :為層間連接的窗形孔7a藉以連接。又，圖7為有關沿著 圖6中之vn- νπ線所作之箭視剖面圖。 链/思此由於第1層之金屬虛擬圖案1 4c與作為對象佈線的
He 線？已連接’除去第1層之金屬虛擬圖案 的作為未連接虛擬圖案的旗標，取而代之，將第1層之 、·虛擬圖案14c設定成與作為對象佈線的第2層之電源佈 $ 14頁 C:\2D-CODE\90-10\90117415.ptd 502373 五、發明說明（12) *— - 線25同電位。另一方面，第2步驟係為就電源佈線以及盥 電源佈線同電位之所有佈線，反覆地進行返回至上述第g 步驟，因而，成為與電源佈線同電位之佈線的第！層之金 屬虛擬圖案14c本身也重新成為第2步驟的實施對象者。 作為電源佈線以及與電源佈線同電位之佈線，其中 進行第2步驟者，在該階段僅剩下第丨層之金屬虛擬圖幸 1 4c，因此，此後係將第j層之金屬虛擬圖案丨& 對、 佈線來實施第2步驟。 冷對象 ^身為對象佈線之第1層之金屬虛擬圖案丨4c作為起點， 索在ΐ下方向上相差一層而鄰接且重疊的未連接虛擬 圖案。該探索之結果，檢測出第2層之金屬虛擬圖案Μ以 ^多晶矽虛擬圖案4c。在此，將此等第2層之金屬虛擬圖 ，24以及多晶矽虛擬圖案4c設為鄰接虛擬圖案。在作 ^2佈居線第麗1之金屬虛擬圖案“C與作為鄰接虛擬圖案的 ^ J ^ ^ ^ ^ ^ ^ ^ f ^ 擬目^ i 4 ^ 夕，在作為對象佈線的第1層之金屬虛 Λ 鄰接虛擬圖案的多晶石夕虛擬圖案hi 間 σ又置作為層間連接的窗形$丨7 # 由上述步驟而設置窗形孔7b 連接。圖8顯示藉 沿著圖8中之線所作之箭視剖的面^分。又，圖9為有關 又，除去第2層之金屬虛擬圖案2圃。 4c的作為未連接虛擬圖案的旗標。將u圖案 案24以及多晶矽虛擬圖案4c之設定：^ 2層之金屬虛擬圖 象佈線的第!層之金屬虛擬圖案而設：成與作為對 同電位。在此，由於第
502373 五、發明說明（13) 1層之金屬虛擬圖案14c本身已經設定成與電源佈線同電 ，因此，第2層之金屬虛擬圖案24以及多a 4c也與電源佈線成為同電位。 〜夕虛擬圖案 f :階段中’電源佈線以及與電源佈線同電位之佈線中 J未進仃第2步驟者，即為剛與電源佈線成為同電位之 二ϋ屬虛擬®案24以及多晶石夕虛擬圖案4c。在此，係將 匕^弟2層之金屬虛擬圖案24以及多晶矽虛擬圖案4c分別 作為對象佈線來實施第2步驟。其中，雖有進^ 接虛擬圖案的探索，但是，由於未檢 a 案1存在，故在此結束S3的步驟。則出有未連接虛擬圖
Ik後i移至S4之步驟。剛才係將電源佈線作為基準佈 為美t :始此時取代先前之該基準佈、線’而將接地佈線作 = 。於是，有關接地佈線以及與接地佈線同電位 的斤有佈線，係再返回至第2步驟予以實施。 2圖8、圖9所示之例子予以說明，列舉有第 同電位的佑布綠作為相當於接地佈線以及與接地佈線 佈、ί λ ΐ在此’以第2層之接地佈線26作為對象 下方a ^ :忒第2層之接地佈線2 6作為起點，來探索在上 之2 ir層,鄰接且重疊的未連接虛擬圖•。該探索 第1声夕則出第1層之金屬虛擬圖案14d。在此，將此等 示，曰/虛擬圖案14d設為鄰接虛擬圖案。如圖10所 擬圖宰= 佈Λ的第2層之接地佈線26與作為鄰接虚 接層藉之以金連^
502373
安又’除去第1層之金屬虚擬圖案14d的作為未連接虛擬圖 案的旗標。將第1層之金屬虚擬圖案1 4d之設定變更而設定 成與身為對象佈線的第2層之接地佈線2 6同電位。因此， 第1層之金屬虛擬圖案1 4d也與接地佈線成為同電位。 在此階段，接地佈線以及與接地佈線同電位之佈線中還 未進行第2步驟者，就屬剛與接地佈線成為同電位之第1層 之金屬虛擬圖案14d。 曰
>，此，係將第1層之金屬虛擬圖案1 4d作為對象佈線來, 2第2步驟。其中，在進行上述未連接虛擬圖案的探索的# 結果’檢測出多晶矽虛擬圖案4d。在此，將該多晶石夕虛掮 圖f 4 d作為鄰接虛擬圖案。如圖1丨所示，在作為對象佈截 的第1層之金屬虛擬圖案1 4 d與作為鄰接虛擬圖案的多晶句 虛擬圖案4d之間，設置作為層間連接的窗形孔& _以= 接。 曰咬
*又，除去多晶矽虛擬圖案4(1的作為未連接虛擬圖案的旗 標。將多晶矽虛擬圖案4d之設定變更而設定成與身為象 佈線的第1層之金屬虛擬圖案14d同電位。在此，由於第工 層之金屬虛擬圖案14d本身已經設定成與接地佈線同電 位，因此，多晶矽虛擬圖案4d也與接地佈線成為同電位。 _在此階段中，電源佈線以及與電源佈線同電位之佈線中 還未進行第2步驟者，就屬剛與接地佈線成為同電位之多 晶矽虛擬圖案4d。在此，係將該多晶矽虛擬圖案4d作為 象佈線來實施第2步驟。其中，雖有進行上述未連接虛擬 圖案的探索，但是，由於未檢測出有未連接虛擬圖案1的存
\\312\2d-code\90-10\90117415.ptd 第17頁 502373 五、發明說明（15) 在’故在此結束S4的步驟。 隨後，移至S5之步驟。在此，進行是否存在著殘留有作 為未連接虛擬圖案的旗標的佈線的確認，藉以判定是否與 =有的虛擬圖案進行了連接。若不存在殘留旗標者，則^ =為「均已連接」，再移至S1 0之步驟，將至此為止所決 定的包含虛擬圖案的佈置以及虛擬圖案間的層間連接的饰 局狀況作為設計結果予以顯示。在S11步驟中將該設計結 果作為資料串予以輸出。隨後，再進行設計準則檢查^ (DRC)、一致性檢證（LVS)、佈線電容·電阻的計算了 另一方面，在S5之步驟中，當即使只有一處殘留有旗 的部位存在的情況，移至S6之步驟，並顯示設計結果。^ S7之步驟中’判斷是否可修改該設計結果。又，在別之牛 驟中，將現狀之設計結果作為資料串予以輸出。使用該^ 料串，操作者再次地利用設計CAD進行佈局的修正作業'、 待修正作業完成後，再從S2步驟開始重新進行。 根據上述方法，原則上係將所有的虛擬圖案作為對象， 可有效地進行其與電源佈線或接地佈線的電性連接。由於 各虛擬圖案係藉由與電源佈線或接地佈線的電性連接來固 疋電位，存在於信號佈線間的虛擬圖案發揮了屏蔽的功 ί J ? I防止串擾噪音的不良影響。在具有無法進行與 :源：線或接地佈線的電性連接的虛擬圖案的情況，其意 義相虽明石隹，藉由操作者所做的佈局修正 容易進行。 此外’將虛擬圖案的生成以及窗形孔的連接，係放在伟
502373 五、發明說明（16) --- 局之Ik後’且在電容·電阻計算之前進行，可避免計算時 與用貝際之半導體裝置來測試時，二者之間的不一致。 (實施形態3 ) >本發明之實施形態3之記憶媒體，係為記憶實施形態2中 說明之設計方法、記述之程式的記憶媒體者。 —只要使用該記憶媒體，將該程式讀入電腦内，並予以執 行’可減少對操作者造成的負擔，且可在電腦上迅速、正 確地進行上述之設計方法。 (實施形態4 ) _ 圖16A、圖Ι6β顯示本發明之實施形態$之半導體裝置之 設計裝置的結構。圖16A為該設計裝置1〇〇的概念圖，設計 CAD可為獨立之裝置，也可在同一台電腦上同時兼具設計 CAD。也可為藉由内藏之電腦而讀入程式，再執行實施形 態2中說明之設計方法。 圖1 6 β為該設計裝置丨〇 〇的内部概念圖，該設計裝置丨〇 〇 具有虛擬圖案產生機構丨！丨、未連接虛擬圖案設定機構 11 2、第1返回作業實施機構丨丨3以及第2
114。且，宜將此等之機構在電腦上予以實現。““構 虛擬圖案產生機構111用以產生如實施形態2中所說明之 ^擬圖案的佈局資料。未連接虛擬圖案設定機構11 2係在 藉由虛擬圖案產生機構111所產生的所有虛擬圖案上建立 作為未連接虛擬圖案的旗標。第丨返回作業實施機構u 返回作業實施機構114，其一者係將電源佈線作 準佈線者，而另一者係將接地佈線作為基準佈線者，兩^
502373 五、發明說明（17) 之 任 一 者 皆 可 先 予 以 進 行 5 有 關 此 等 分 別 決 定 之 基 準 佈 線 等 ， 皆 如 實 施 形 態 2中所說明者， ，為返回至第2 步 驟 而 藉 以 進 行 的 結 構 0 將 最 終 獲 得 之 結 果 作 為 資 料 串 予 以 出 〇 利 用 如 此 之 設 計 裝 置 ? 可 進 行 效 率 良 好 地 配 置 虛 擬 圖 案 的 佈 置 與 各 虛 擬 圖 案 和 電 源 佈 線 或 接 地 佈 線 的 電 性 連 接 的 設 計 〇 根 據 本 發 明 9 由 於 具 備 虚 擬 圖 案 ? 可 解 除 昭 "%、 相 製 版 技 術 的 光 罩 的 疏 密 度 差 5 其 結 果 可 提 高 圖 案 加 工 精 度 5 另 一 方 面 ? 由 於 虛 擬 圖 案 係 固 定 於 電 源 佈 線 或 接 地 佈 線 的 任 ―丨丨一 電 位 ， 因 而 虛 擬 圖 案 發 揮 了 屏 蔽 的 功 能 j 從 而 可 防 止 因 虛 擬 圖 案 引 起 的 信 號 佈 線 間 產 生 的 串 擾 噪 音 〇 元 件 編 號 之 說 明 1 半 導 體 基 板 2 擴 散 域 3 多 晶 矽 佈 線層 4 多 晶 矽 虛 擬 圖 案 4a 多 晶 矽 虛 擬 圖 案 4c 多 晶 矽 虛 擬 圖 案 5 光 罩 7 窗 形 孔 7a 窗 形 孔 7b 窗 形 孔 7c 窗 形 孔
\\312\2d-code\90-10\90117415.ptd 第20頁 502373 五、發明說明（18) 7d 窗形孔 7 e 窗形孔 13 金屬佈線層 14a、14b 第1層之金屬虛擬圖案 14c、14d 第1層之金屬虛擬圖案 24 第2層之金屬虛擬圖案 25 第2層之電源佈線 26 第2層之接地佈線 5 4 虛擬圖案 _ 60 基板電容 61 擴散區域電容 100 設計裝置 111 虛擬圖案產生機構 112 未連接虛擬圖案設定機構 113 第1返回作業實施機構 114 第2返回作業實施機構
\\312\2d-code\90-10\90117415.ptd 第21頁 502373 圖式簡單說明 ' 一 —— ，1為顯示本發明之實施形態2之半導體裝置之設計過程 的第1步驟的俯視圖。 ，2為顯示本發明之實施形態2之半導體裝置之設計過程 的第2步驟的第1例的俯視圖。 ，3為顯示本發明之實施形態2之半導體裝置之設計過程 的第2步驟的第2例的俯視圖。 圖4為顯示本發明之實施形態2之半導體裝置之設計過程 的第2步驟的第1例的剖視圖。 ，5為顯示本發明之實施形態2之半導體裝置之設計過程 的第2步驟的第3封的俯視圖。 ，6為顯示本發明之實施形態2之半導體裝置之設計過程 的第3步驟的俯視圖。 圖7為顯示本發明之實施形態2之半導體裝置之設計過程 的第3步驟的剖視圖。 ，8為顯示本發明之實施形態2之半導體裝置之設計過程 的第4步驟的俯視圖。 圖9為顯示本發明之實施形態2之半導體裝置之設計過程 的第4步驟的剖視圖。 圖1 〇為顯示本發明之實施形態2之半導體裝置之設計過 程=第5步驟的俯視圖。 圖11為顯示本發明之實施形態2之半導體裝置之設計過 程的第6步驟的俯視圖。 圖1 2為顯示本發明之實施形態2之設計方法的概略流糕 圖。
第22頁 502373 圖式簡單說明 圖1 3為顯示本發明之實施形態1之半導體裝置之製造過 程的說明圖。 圖1 4為顯示本發明之實施形態2之半導體裝置的設計内 容的驗證過程的第1說明圖。 圖1 5為顯示本發明之實施形態2之半導體裝置的設計内 容的驗證過程的第2說明圖。 圖16A、圖16B為顯示本發明之實施形態4之半導體裝置 之設計裝置的概念圖。 圖1 7習知技術之半導體裝置的製造過程的說明圖。
C:\2D-roDE\90-10\90117415.ptd 第23頁

Claims (1)

  1. A、申請專利範圍 緩和酡ΐ半導體裝置’其包含有··具備虛擬圖案、係用以 h 之圖案的疏密度差者，電源佈線以及接地佈線； 〜你ί擬圖案係與上述電源佈線以及上述接地佈線中任 布線之基準佈線形成電性連接。 C利範圍第1項之半導體裝置，其巾，上述虛 騍述基準佈線的電性連接包括下述步驟，第1步 證^所有上述虛擬圖案設定為未連接虛擬圖案； 的你/+驟係將上述基準佈線以及與上述基準佈線同電位 探会、的其中一對象佈線作為起點，在指定距離以内來 案下方向相差一層而鄰接且重疊的上述未連接虛擬圖 況上ί f索之結果，在檢測出上述未連接虛擬圖案的情 佑綠!该未連接虛擬圖案設為鄰接虛擬圖案，在上述對象 :上述鄰接虛擬圖案之間設置層間連接，同時，將上 ^郇接虛擬圖案之設定變更而設定成非為未連接虛擬圖案 I細將上述鄰接虛擬圖案之設定變更而設定成與上述對象 佈線同電位， jI 就上述基準佈線以及與上述基準佈線同電位之所有佈 、、1 ’反覆地進行返回至上述第2步驟； 又，取代上述基準佈線而將上述電源佈線以及上述接地 佈線中的另一者作為新的基準佈線，藉由就上述基準 以及與上述基準佈線同電位之所有佈線，反覆地進行返回 至上述第2步驟’且沿著依此所決定之路徑來形成 體裝置。 卞等
    C:\2D-GODE\90-10\90117415.ptd 第24頁 /、、申請專利範圍 3· 一種半導體裝置之設計方法，其包含有： 在半導體裝置之設計中， ，據所提供之佈線配置資訊，產生用以解除佈 &费度差的虛擬圖案； 系之 、相據所&供之電源佈線以及接地佈線的配置資訊，將雷 T 2線以及接地佈線中的一佈線作為基準佈線，為了使 迷f擬圖案與上述基準佈線電性連接， 案第1步驟係將所有上述虛擬圖案設定為未連接虛擬圖 _ 的=2始步^驟係將上述基準佈線以及與上述基準佈線同電位 探♦Y中的其中一對象佈線作為起點，在指定距離以内來 案常上下方向相差一層而鄰接且重疊的上述未連接虛擬圖 沉，！ί ί: ΐ之結果’在檢測出上述未連接虛擬圖案的情 佑綠a ^未連接虛擬圖案設為鄰接虛擬圖案，在上述對象 述編i ΐ述郴接虛擬圖案之間設置層間連接，同時，將上 者 =Μ案之設定變更而設定成非為未連接虚擬圖案 佈線同電:邮接虛擬圖案之設定變更而設定成與上述對象 繞就ΐ ί Ϊ準佈線以及與上述基準佈線同電位之所有佈 線，反覆地進行返回至上述第2步驟； 佑蠄由：Ϊ上述基準佈線而將上述電源佈線以及上述接地 與上达基準佈線同電位之所有佈線，反覆地進行返回至上
    502373 六、申請專利範圍 述第2步驟， 線ί = ::t出各虛擬圖案與上述電源佈線及上述接地佈 、’、 任一佈線的連接路徑資訊。 一種半導體裝置之設計方法，1包含有· 導= : = :業申請專利範圍第3項之半 與佈局的-致性檢證、及佈埯：：计規則檢查、電路圖 』双r玍；f双也、以及佈線電容與電阻的計管。 •一種半導體裝置之設計裝置，其包含有·· # 在半導體裝置之設計中，具備 j擬圖案產生機構，係根據所提供之 生用以解除佈線圖案之疏密度差的虛擬圖案；置…產 及圖案設定機構’係根據所提供之電源佈線以 3線作為基準佈線，為了使上述虛擬圖案與上= 電性連接， M /卞，、丄返丞準佈線 3將所有上述虛擬圖案設定為未連接虛擬圖案； 返回作業貫施機構，係作為虛擬圖案 一對象佈線作為起點，在指定 ，，良中的八中 差-層而鄰接且重疊的上述索上下方向相 的Ciii之結果’在檢測出上述未連接虛擬圖案 接虛擬圖案之間設置層間連 將上述郝接虛擬圖幸之令辦—二>/L b t 口茱之叹疋變更而设定成非為未連接虛擬 第26頁 \\312\2d-code\90-10\90117415.ptd 502373 六、申請專利範圍 圖案者’將上述鄰接虛擬圖案之 對象佈線同電位的作業，就上述基準；=又：成與上述 佈線同電位之所有佈線，反覆進行返回==述基準 第2返回作業實施機構，係再取 的作業；以及 述電源佈線以及上述接地饰線中的另羊佈線而將上 線，就上述基準佈線以及與上述基準 新的基準饰 線，反覆進行返回至上述虛擬圖案連接作業Y位之所有佈
    C:\2D-CODE\90-10\90in415.ptd 第27頁
TW090117415A 2000-08-23 2001-07-17 Semiconductor device, designing method and designing device thereof TW502373B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000251861A JP4553461B2 (ja) 2000-08-23 2000-08-23 半導体装置、その設計方法および設計装置

Publications (1)

Publication Number Publication Date
TW502373B true TW502373B (en) 2002-09-11

Family

ID=18741207

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090117415A TW502373B (en) 2000-08-23 2001-07-17 Semiconductor device, designing method and designing device thereof

Country Status (5)

Country Link
US (1) US6838770B2 (zh)
JP (1) JP4553461B2 (zh)
KR (1) KR100429112B1 (zh)
CN (1) CN1199273C (zh)
TW (1) TW502373B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4684911B2 (ja) * 2000-12-08 2011-05-18 富士通株式会社 シールド配線を行うためのｌｓｉ
US6748579B2 (en) * 2002-08-30 2004-06-08 Lsi Logic Corporation Method of using filler metal for implementing changes in an integrated circuit design
US6924552B2 (en) * 2002-10-21 2005-08-02 Hrl Laboratories, Llc Multilayered integrated circuit with extraneous conductive traces
DE10253626A1 (de) * 2002-11-15 2004-06-03 Infineon Technologies Ag Teststruktur zur Bestimmung der elektrischen Belastbarkeit von Kontakten
EP1654762A1 (en) * 2003-07-11 2006-05-10 Philips Intellectual Property & Standards GmbH Security-sensitive semiconductor product, particularly a smart-card chip
TWI234835B (en) * 2003-09-08 2005-06-21 Realtek Semiconductor Corp Method for checking via density in IC layout
DE102004007661B4 (de) * 2004-02-17 2006-07-27 Infineon Technologies Ag Verfahren, Vorrichtung und Computerprogrammprodukt zur Optimierung eines Layouts von Versorgungsleitungen
KR100734507B1 (ko) * 2005-05-12 2007-07-03 하이맥스 테크놀로지스, 인코포레이션 고전압 소자의 전류 누설을 방지하기 위한 구조
WO2008068805A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Microelectronics Limited 半導体装置、半導体装置の製造方法および多層配線の設計方法
KR100862870B1 (ko) * 2007-05-10 2008-10-09 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2009151433A (ja) * 2007-12-19 2009-07-09 Nec Electronics Corp 半導体集積回路のレイアウト設計装置及びレイアウト設計方法
US7999361B1 (en) * 2010-02-19 2011-08-16 Altera Corporation Shielding structure for transmission lines
US11334703B2 (en) * 2017-06-29 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layouts with fill feature shapes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834251B2 (ja) 1988-08-03 1996-03-29 富士通株式会社 論理モジュール間配線方法
JP3079545B2 (ja) 1990-08-09 2000-08-21 日本電気株式会社 半導体記憶装置
JP3390875B2 (ja) * 1992-11-12 2003-03-31 日本テキサス・インスツルメンツ株式会社 半導体装置
JPH06216247A (ja) * 1993-01-14 1994-08-05 Hitachi Ltd 半導体集積回路、及びその配線パターンの修正方法
JPH09115905A (ja) * 1995-10-23 1997-05-02 Matsushita Electric Ind Co Ltd ダミーパターンの設計方法
JPH09293721A (ja) * 1995-12-15 1997-11-11 Lsi Logic Corp 集積回路構造の処理のためにパターンデザインを改善するための方法
KR0185298B1 (ko) * 1995-12-30 1999-04-15 김주용 반도체 소자의 콘택홀 매립용 플러그 형성방법
JPH09289251A (ja) 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
KR19980054477A (ko) 1996-12-27 1998-09-25 김영환 반도체 장치 제조 방법
JP3180729B2 (ja) * 1997-08-20 2001-06-25 日本電気株式会社 半導体装置
JPH11297841A (ja) 1998-04-14 1999-10-29 Iwate Toshiba Electronics Kk 半導体集積回路およびその製造方法
KR100290477B1 (ko) * 1998-10-27 2001-08-07 박종섭 반도체 소자의 금속 배선 구조 및 그 형성 방법
JP2001068635A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp 半導体装置
KR100498441B1 (ko) * 2001-04-17 2005-07-01 삼성전자주식회사 광근접 효과의 보정을 위한 마스크와 그 제조 방법

Also Published As

Publication number Publication date
US6838770B2 (en) 2005-01-04
JP2002076118A (ja) 2002-03-15
CN1199273C (zh) 2005-04-27
CN1339825A (zh) 2002-03-13
JP4553461B2 (ja) 2010-09-29
KR100429112B1 (ko) 2004-04-29
US20020024148A1 (en) 2002-02-28
KR20020015941A (ko) 2002-03-02

Similar Documents

Publication Publication Date Title
TW502373B (en) Semiconductor device, designing method and designing device thereof
CN101609482B (zh) 3d集成电路的设计和验证
US9947645B2 (en) Multi-project wafer with IP protection by reticle mask pattern modification
US9831141B1 (en) Integrated circuit containing DOEs of GATE-snake-open-configured, NCEM-enabled fill cells
TWI327368B (en) Multilayered integrated circuit with extraneous conductive traces
US7859111B2 (en) Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device
TWI578463B (zh) 透過３ｄ積體電路之基底背後連結的閂鎖抑制及基底雜訊耦合減少
US9672611B2 (en) Pattern analysis method of a semiconductor device
JP2005535118A (ja) 集積回路デバイスと集積回路デバイスを設計するための方法及び装置
JP2008537642A (ja) 垂直構造体でのフォトマスクの再使用を可能にするための、繰り返される重ね合わせマークおよび繰り返される位置合わせマークの隠蔽
TW200935265A (en) Apparatus and method for integrated circuit design for circuit edit
JP2005183907A (ja) パターン解析方法及びパターン解析装置
US9817928B2 (en) Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US20100233877A1 (en) Method of disposing dummy pattern
JP2005235804A (ja) 半導体装置の設計方法及びプログラム
US20100095257A1 (en) Electromagnetic field analysis of semiconductor package with semiconductor chip mounted thereon
TW594929B (en) Apparatus for manufacturing semiconductor device, method for manufacturing semiconductor device, inspection apparatus for semiconductor device, and inspection method for semiconductor device
TWI844148B (zh) 半導體裝置及其製造方法
TW200305257A (en) Semiconductor integrated circuit
JP2005303089A (ja) 半導体装置
Chao et al. An extraction method to determine interconnect parasitic parameters
JP2003188174A (ja) 半導体装置及びその製造方法
JP2000349162A (ja) 自動配置配線装置および自動配置配線方法
JP2005322785A (ja) 半導体集積回路のパターン生成方法および半導体集積回路
JP2002093915A (ja) 半導体集積回路の設計方法およびその装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees