JPH06216247A - 半導体集積回路、及びその配線パターンの修正方法 - Google Patents
半導体集積回路、及びその配線パターンの修正方法Info
- Publication number
- JPH06216247A JPH06216247A JP468693A JP468693A JPH06216247A JP H06216247 A JPH06216247 A JP H06216247A JP 468693 A JP468693 A JP 468693A JP 468693 A JP468693 A JP 468693A JP H06216247 A JPH06216247 A JP H06216247A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring
- layer
- dummy
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路の論理を変更するとき、より
少ないマスク層の修正で迅速に対応できるようにする。 【構成】 多層配線構造を有する半導体集積回路のレイ
アウトパターン設計において、第２層目アルミニウム配
線層（ＡＬ２）のような最上位配線層よりも１つ下位の
第１層目アルミニウム配線層（ＡＬ１）に、その余剰領
域を利用してダミーパターン１Ｃ，１Ｂを形成する。ダ
ミーパターンの端点にはダミーコンタクト部ＤＣＯＮＴ
を形成する。論理変更によって配線パターン２Ｂと２Ｃ
を接続する場合、配線パターン２Ｂと２Ｃをダミーパタ
ーン１Ｂのダミーコンタクト部ＤＣＯＮＴに到達するよ
うに第２層目アルミニウム配線層（ＡＬ２）のパターン
だけを修正して対応すればよい。
少ないマスク層の修正で迅速に対応できるようにする。 【構成】 多層配線構造を有する半導体集積回路のレイ
アウトパターン設計において、第２層目アルミニウム配
線層（ＡＬ２）のような最上位配線層よりも１つ下位の
第１層目アルミニウム配線層（ＡＬ１）に、その余剰領
域を利用してダミーパターン１Ｃ，１Ｂを形成する。ダ
ミーパターンの端点にはダミーコンタクト部ＤＣＯＮＴ
を形成する。論理変更によって配線パターン２Ｂと２Ｃ
を接続する場合、配線パターン２Ｂと２Ｃをダミーパタ
ーン１Ｂのダミーコンタクト部ＤＣＯＮＴに到達するよ
うに第２層目アルミニウム配線層（ＡＬ２）のパターン
だけを修正して対応すればよい。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線技術を用いた
半導体集積回路、さらにはそれにおける配線パターンの
修正方法に関する。
半導体集積回路、さらにはそれにおける配線パターンの
修正方法に関する。
【０００２】
【従来の技術】半導体集積回路（以下単にＬＳＩとも記
す）のレイアウトにおいて、ＬＳＩの機能を満たすため
のパターンとは別に、他の論理素子とは接続関係を持た
ない配線パターン（ダミーパターン）を予め設けておく
ことができる。斯るダミーパターンに関して、特開昭６
１−１２５０４５号には、ダミー配線を信号配線と同じ
工程で作成して、誤配線をレーザ光で修正して、ダミー
部分を信号配線とする技術が示され、特開昭６２−２０
６８５５号には、最初のレイアウト時には最上位の配線
層をダミーの配線パターンとして作成しておき、不良お
よび配線ディレイが発生した時にそれらの回避のため
に、最上位層と下位層をレーザビームを用いて接続する
技術が示されている。
す）のレイアウトにおいて、ＬＳＩの機能を満たすため
のパターンとは別に、他の論理素子とは接続関係を持た
ない配線パターン（ダミーパターン）を予め設けておく
ことができる。斯るダミーパターンに関して、特開昭６
１−１２５０４５号には、ダミー配線を信号配線と同じ
工程で作成して、誤配線をレーザ光で修正して、ダミー
部分を信号配線とする技術が示され、特開昭６２−２０
６８５５号には、最初のレイアウト時には最上位の配線
層をダミーの配線パターンとして作成しておき、不良お
よび配線ディレイが発生した時にそれらの回避のため
に、最上位層と下位層をレーザビームを用いて接続する
技術が示されている。
【０００３】
【発明が解決しようとする課題】ＬＳＩの作成において
は、仕様設計段階において十分な検討を行なうが、イン
プリメント上の論理ミスおよびＬＳＩの仕様そのものの
変更に起因して、論理変更に供なうレイアウトパターン
の修正を行なわなければならないことがある。このと
き、上記の従来の技術で配線経路を修正するにはレーザ
ビームで修正対象箇所を切断し、新しい経路との接続パ
ターンを作成しなければならない。レーザビームでの修
正は工数が掛かり大量に生産する製品には不向きであ
り、また、修正後のパターンの信頼性が低いという問題
点がある。
は、仕様設計段階において十分な検討を行なうが、イン
プリメント上の論理ミスおよびＬＳＩの仕様そのものの
変更に起因して、論理変更に供なうレイアウトパターン
の修正を行なわなければならないことがある。このと
き、上記の従来の技術で配線経路を修正するにはレーザ
ビームで修正対象箇所を切断し、新しい経路との接続パ
ターンを作成しなければならない。レーザビームでの修
正は工数が掛かり大量に生産する製品には不向きであ
り、また、修正後のパターンの信頼性が低いという問題
点がある。
【０００４】本発明の目的は、既存の回路パターンによ
って構成される論理の変更のためのパターン修正工数の
短縮を可能とし、その修正箇所に対する信頼性を向上さ
せることを目的とする。また、修正対象マスク数を最小
に抑えることによって、パターン修正のためのコストを
低減させることにある。
って構成される論理の変更のためのパターン修正工数の
短縮を可能とし、その修正箇所に対する信頼性を向上さ
せることを目的とする。また、修正対象マスク数を最小
に抑えることによって、パターン修正のためのコストを
低減させることにある。
【０００５】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００７】すなわち、論理の変更に対して少ないマス
ク層のパターンの修正で対応することができれば、設計
・製造のそれぞれのコストの抑制と開発期間の短縮を図
れる。このためには、製造工程における前段階のプロセ
スに用いるマスクの変更が少ないことが前提である。何
故ならば、下地のパターンが変化するとその後の工程の
パターンも下地に対応した変更が必要となるからであ
る。そこで製造工程における前段階のプロセスに用いる
マスク、即ち、論理素子や製造工程において前段階で作
成する配線パターンを修正せずに、論理変更に対応でき
れば良い。そのため、上位配線層のパターンに直交させ
て、その一つ下位の配線層にダミーパターンを散在させ
ておく。ダミーパターンの両端には、ダミーパターンと
上位の配線層をつなぐためのダミーコンタクト部を予め
必要に応じて形成しておくことができる。
ク層のパターンの修正で対応することができれば、設計
・製造のそれぞれのコストの抑制と開発期間の短縮を図
れる。このためには、製造工程における前段階のプロセ
スに用いるマスクの変更が少ないことが前提である。何
故ならば、下地のパターンが変化するとその後の工程の
パターンも下地に対応した変更が必要となるからであ
る。そこで製造工程における前段階のプロセスに用いる
マスク、即ち、論理素子や製造工程において前段階で作
成する配線パターンを修正せずに、論理変更に対応でき
れば良い。そのため、上位配線層のパターンに直交させ
て、その一つ下位の配線層にダミーパターンを散在させ
ておく。ダミーパターンの両端には、ダミーパターンと
上位の配線層をつなぐためのダミーコンタクト部を予め
必要に応じて形成しておくことができる。
【０００８】
【作用】上記した手段によれば、論理変更が必要なと
き、論理図とレイアウトパターンそれぞれの変更点を突
き合わせ、チップ内の下位の配線層の空き領域に予め形
成されたダミーパターンを有効利用し、その上位配線層
と必要に応じてそれに接続するコンタクト層のパターン
のみを修正して対応すればよく、このことは、既存パタ
ーンに対する論理変更を最小のマスク層のパターンの修
正だけで対処可能に作用する。
き、論理図とレイアウトパターンそれぞれの変更点を突
き合わせ、チップ内の下位の配線層の空き領域に予め形
成されたダミーパターンを有効利用し、その上位配線層
と必要に応じてそれに接続するコンタクト層のパターン
のみを修正して対応すればよく、このことは、既存パタ
ーンに対する論理変更を最小のマスク層のパターンの修
正だけで対処可能に作用する。
【０００９】
【実施例】図１には本発明の一実施例に係る半導体集積
回路における多層配線の部分的な平面図が示される。同
図には２層のアルミニウム配線層のパターンが一例とし
て示される。図においてＡＬ２は相対的に上位の配線層
（第２層目アルミニウム配線層）に含まれる第２層目ア
ルミニウムパターンであり、ＡＬ１はそれよりも下位の
配線層（第１層アルミニウム配線層）に含まれる第１層
目アルミニウムパターンである。第１層目アルミニウム
パターンＡＬ１と第２層目アルミニウムパターンＡＬ２
とは図示しない絶縁層を介して電気的に分離されてい
る。第１層目アルミニウム配線層の下にはＭＯＳトラン
ジスタなどの図示しない回路素子が形成され、回路素子
の端子が所定の第１層目アルミニウムパターンＡＬ１に
結合されると共に、所定の第１層目アルミニウムパター
ンＡＬ１が所定の第２層目アルミニウムパターンＡＬ２
にコンタクトＣＯＮＴを介して電気的に接続されること
により、所要の論理若しくは回路が構成されている。
回路における多層配線の部分的な平面図が示される。同
図には２層のアルミニウム配線層のパターンが一例とし
て示される。図においてＡＬ２は相対的に上位の配線層
（第２層目アルミニウム配線層）に含まれる第２層目ア
ルミニウムパターンであり、ＡＬ１はそれよりも下位の
配線層（第１層アルミニウム配線層）に含まれる第１層
目アルミニウムパターンである。第１層目アルミニウム
パターンＡＬ１と第２層目アルミニウムパターンＡＬ２
とは図示しない絶縁層を介して電気的に分離されてい
る。第１層目アルミニウム配線層の下にはＭＯＳトラン
ジスタなどの図示しない回路素子が形成され、回路素子
の端子が所定の第１層目アルミニウムパターンＡＬ１に
結合されると共に、所定の第１層目アルミニウムパター
ンＡＬ１が所定の第２層目アルミニウムパターンＡＬ２
にコンタクトＣＯＮＴを介して電気的に接続されること
により、所要の論理若しくは回路が構成されている。
【００１０】同図において１Ａで示される第１層目アル
ミニウムパターンＡＬ１と、２Ａ，２Ｂ，２Ｃで示され
る第２層目アルミニウムパターンＡＬ２は、前記回路素
子と電気的に接続されている配線パターンである。図１
において第１層目アルミニウムパターンＡＬ１のうち配
線パターンとして実際に利用されていないパターンは、
第１層目アルミニウム配線層の余剰領域に散在されてい
るダミーパターン１Ｂ，１Ｃである。ダミーパターン１
Ｂ，１Ｃの端点はダミーコンタクト部ＤＣＯＮＴとされ
ている。この例のようにダミーパターン１Ｂ，１Ｃの端
点にダミーコンタクト部ＤＣＯＮＴを設置するのは、そ
の周辺の他の信号配線がコンタクトＣＯＮＴを有してい
るためである。
ミニウムパターンＡＬ１と、２Ａ，２Ｂ，２Ｃで示され
る第２層目アルミニウムパターンＡＬ２は、前記回路素
子と電気的に接続されている配線パターンである。図１
において第１層目アルミニウムパターンＡＬ１のうち配
線パターンとして実際に利用されていないパターンは、
第１層目アルミニウム配線層の余剰領域に散在されてい
るダミーパターン１Ｂ，１Ｃである。ダミーパターン１
Ｂ，１Ｃの端点はダミーコンタクト部ＤＣＯＮＴとされ
ている。この例のようにダミーパターン１Ｂ，１Ｃの端
点にダミーコンタクト部ＤＣＯＮＴを設置するのは、そ
の周辺の他の信号配線がコンタクトＣＯＮＴを有してい
るためである。
【００１１】図３には図１のａ−ａ矢視断面図が示され
る。同図において３は絶縁層である。前記ダミーコンタ
クト部ＤＣＯＮＴは、実際には第２層目アルミニウムパ
ターンＡＬ２とは接続されていないが、その第２層目ア
ルミニウムパターンＡＬ２を前後或は左右に延長するパ
ターン変更を行えば、コンタクト形成用のマスクパター
ンを変更せずにコンタクトＣＯＮＴとして利用できるパ
ターンである。
る。同図において３は絶縁層である。前記ダミーコンタ
クト部ＤＣＯＮＴは、実際には第２層目アルミニウムパ
ターンＡＬ２とは接続されていないが、その第２層目ア
ルミニウムパターンＡＬ２を前後或は左右に延長するパ
ターン変更を行えば、コンタクト形成用のマスクパター
ンを変更せずにコンタクトＣＯＮＴとして利用できるパ
ターンである。
【００１２】図２には図１に示されるような配線パター
ンによって規定される論理を前記ダミーパターン１Ｂを
利用して変更したときの一例パターンが示される。図１
に示されるような配線パターンによって規定される論理
を必要に応じて変更するために、例えば、配線パターン
２Ｂと２Ｃを接続する場合には、配線パターン２Ｂを側
方に延長してダミーパターン１Ｂのダミーコンタクト部
ＤＣＯＮＴに至るパターン４を追加し、且つ、配線パタ
ーン２Ｃを上方に延長してダミーパターン１Ｂのダミー
コンタクト部ＤＣＯＮＴに至るパターン５を追加すれば
よい。このパターンの変更は、第２アルミニウム配線層
のパターン変更だけで済み、第１層目アルミニウム配線
層のパターン変更並びにコンタクト層の修正を一切伴わ
ず、極めて容易に行うことができる。仮に、ダミーパタ
ーン１Ｂおよびダミーコンタクト部ＤＣＯＮＴを予め設
けておかなければ、配線パターン２Ｂと２Ｃを接続する
には、第１層目アルミニウム配線層のパターンとコンタ
クト層のパターンの修正も更に必要になる。この例の場
合は、２本の配線パターンを接続するという極めて単純
なパターン変更だけけで済むような論理変更を一例とし
ているが、論理変更が複雑になればなるほど、上下に隣
接する配線層でのパターンの変更が相互に影響し合っ
て、その作業が極めて複雑多岐に亘る。
ンによって規定される論理を前記ダミーパターン１Ｂを
利用して変更したときの一例パターンが示される。図１
に示されるような配線パターンによって規定される論理
を必要に応じて変更するために、例えば、配線パターン
２Ｂと２Ｃを接続する場合には、配線パターン２Ｂを側
方に延長してダミーパターン１Ｂのダミーコンタクト部
ＤＣＯＮＴに至るパターン４を追加し、且つ、配線パタ
ーン２Ｃを上方に延長してダミーパターン１Ｂのダミー
コンタクト部ＤＣＯＮＴに至るパターン５を追加すれば
よい。このパターンの変更は、第２アルミニウム配線層
のパターン変更だけで済み、第１層目アルミニウム配線
層のパターン変更並びにコンタクト層の修正を一切伴わ
ず、極めて容易に行うことができる。仮に、ダミーパタ
ーン１Ｂおよびダミーコンタクト部ＤＣＯＮＴを予め設
けておかなければ、配線パターン２Ｂと２Ｃを接続する
には、第１層目アルミニウム配線層のパターンとコンタ
クト層のパターンの修正も更に必要になる。この例の場
合は、２本の配線パターンを接続するという極めて単純
なパターン変更だけけで済むような論理変更を一例とし
ているが、論理変更が複雑になればなるほど、上下に隣
接する配線層でのパターンの変更が相互に影響し合っ
て、その作業が極めて複雑多岐に亘る。
【００１３】図４には本発明の他の実施例に係る半導体
集積回路における多層配線の部分的な平面図が示され
る。同図にも２層のアルミニウム配線層のパターンが一
例とされ、相対的に上位の配線層（第２層目アルミニウ
ム配線層）に含まれる第２層目アルミニウムパターンＡ
Ｌ２と、それよりも下位の配線層（第１層アルミニウム
配線層）に含まれる第１層目アルミニウムパターンＡＬ
１とが、交差的に配置されている。第１層目アルミニウ
ムパターンＡＬ１と第２層目アルミニウムパターンＡＬ
２とは図３に示されるような絶縁層を介して電気的に分
離されている。同図において２Ａ，２Ｂ，２Ｃで示され
る第２層目アルミニウムパターンＡＬ２は、並列的に配
置された配線パターンであり、同図に示される領域とは
別の領域に形成されている図示しない第１層目アルミニ
ウムパターンを介して図示しない回路素子に適宜のコン
タクトを介して接続されている。同図において横方向に
並設された第１層目アルミニウムパターンＡＬ１は、第
１層目アルミニウム配線層の余剰領域に散在されている
ダミーパターン１Ｂ〜１Ｆである。ダミーパターン１Ｂ
〜１Ｆの端点にはダミーコンタクト部は予め設けられて
いない。これは、その周辺部分の配線パターンがコンタ
クトを有しておらず、また、当該配線パターンとのショ
ートを回避するためである。
集積回路における多層配線の部分的な平面図が示され
る。同図にも２層のアルミニウム配線層のパターンが一
例とされ、相対的に上位の配線層（第２層目アルミニウ
ム配線層）に含まれる第２層目アルミニウムパターンＡ
Ｌ２と、それよりも下位の配線層（第１層アルミニウム
配線層）に含まれる第１層目アルミニウムパターンＡＬ
１とが、交差的に配置されている。第１層目アルミニウ
ムパターンＡＬ１と第２層目アルミニウムパターンＡＬ
２とは図３に示されるような絶縁層を介して電気的に分
離されている。同図において２Ａ，２Ｂ，２Ｃで示され
る第２層目アルミニウムパターンＡＬ２は、並列的に配
置された配線パターンであり、同図に示される領域とは
別の領域に形成されている図示しない第１層目アルミニ
ウムパターンを介して図示しない回路素子に適宜のコン
タクトを介して接続されている。同図において横方向に
並設された第１層目アルミニウムパターンＡＬ１は、第
１層目アルミニウム配線層の余剰領域に散在されている
ダミーパターン１Ｂ〜１Ｆである。ダミーパターン１Ｂ
〜１Ｆの端点にはダミーコンタクト部は予め設けられて
いない。これは、その周辺部分の配線パターンがコンタ
クトを有しておらず、また、当該配線パターンとのショ
ートを回避するためである。
【００１４】図５には図４に示されるような配線パター
ンによって規定される論理をダミーパターンを利用して
変更したときの一例パターンが示される。図４に示され
るような配線パターンによって規定される論理を必要に
応じて変更するために、例えば、配線パターン２Ｂ同士
を接続すると共に、配線パターン２Ｃ同士を接続する場
合には、ダミーパターン１ＣとコンタクトＣＯＮＴを介
して配線パターン２Ｂ同士を接続し、ダミーパターン１
ＤとコンタクトＣＯＮＴを介して配線パターン２Ｃ同士
を接続すればよい。このときのパターンの変更は第２ア
ルミニウム配線層のパターン変更とコンタクトＣＯＮＴ
の追加だけけで済み、第１層目アルミニウム配線層のパ
ターン変更を伴わず、容易に行うことができる。
ンによって規定される論理をダミーパターンを利用して
変更したときの一例パターンが示される。図４に示され
るような配線パターンによって規定される論理を必要に
応じて変更するために、例えば、配線パターン２Ｂ同士
を接続すると共に、配線パターン２Ｃ同士を接続する場
合には、ダミーパターン１ＣとコンタクトＣＯＮＴを介
して配線パターン２Ｂ同士を接続し、ダミーパターン１
ＤとコンタクトＣＯＮＴを介して配線パターン２Ｃ同士
を接続すればよい。このときのパターンの変更は第２ア
ルミニウム配線層のパターン変更とコンタクトＣＯＮＴ
の追加だけけで済み、第１層目アルミニウム配線層のパ
ターン変更を伴わず、容易に行うことができる。
【００１５】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００１６】例えば、上記の実施例ではいずれも２層配
線の場合について述べたが、一般的な多層配線にも本発
明は適用可能であり、Ｎ層（Ｎ≧３）の場合でもＮ−１
層までにダミーパターンを作り込んでおき、論理の変更
に際しては第Ｎ層の配線パターンだけを修正し、或は、
第Ｎ層の配線パターンと第Ｎ−１層のダミーパターンを
接続するコンタクトのパターンと、第Ｎ層の配線パター
ンを修正すれば良いことは明らかである。また、配線パ
ターンやダミーパターン並びにダミーコンタクト部はア
ルミニウムに限定されず、タングステンなどその他の金
属配線、若しくはシリサイドなどであってもよい。ま
た、ダミーパターンを利用するときに配線長が許容以上
に長くなって負荷が大きくなり過ぎることに予め対処で
きるようにするには、ダミーパターンの途中にそれ専用
のドライバ或はバッファを配置しておくとよい。また、
余剰領域に配置されたダミーパターンは、エッチングの
ばらつきを低減する。
線の場合について述べたが、一般的な多層配線にも本発
明は適用可能であり、Ｎ層（Ｎ≧３）の場合でもＮ−１
層までにダミーパターンを作り込んでおき、論理の変更
に際しては第Ｎ層の配線パターンだけを修正し、或は、
第Ｎ層の配線パターンと第Ｎ−１層のダミーパターンを
接続するコンタクトのパターンと、第Ｎ層の配線パター
ンを修正すれば良いことは明らかである。また、配線パ
ターンやダミーパターン並びにダミーコンタクト部はア
ルミニウムに限定されず、タングステンなどその他の金
属配線、若しくはシリサイドなどであってもよい。ま
た、ダミーパターンを利用するときに配線長が許容以上
に長くなって負荷が大きくなり過ぎることに予め対処で
きるようにするには、ダミーパターンの途中にそれ専用
のドライバ或はバッファを配置しておくとよい。また、
余剰領域に配置されたダミーパターンは、エッチングの
ばらつきを低減する。
【００１７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００１８】すなわち、上位配線層のパターンと交差的
配置を以って、その一つ下位の配線層にダミーパターン
を散在させておくことにより、既存パターンに対する論
理変更に際し、所望のダミーパターンを利用して、その
上位配線層と必要に応じてそれに接続するコンタクト層
のパターンのみを修正すれば対応することができ、これ
により、ダミーパターンが形成されている配線層を修正
する必要はなく、既存パターンによって実現されている
論理の変更を最小のマスク層のパターンの修正だけで対
処できるという効果がある。
配置を以って、その一つ下位の配線層にダミーパターン
を散在させておくことにより、既存パターンに対する論
理変更に際し、所望のダミーパターンを利用して、その
上位配線層と必要に応じてそれに接続するコンタクト層
のパターンのみを修正すれば対応することができ、これ
により、ダミーパターンが形成されている配線層を修正
する必要はなく、既存パターンによって実現されている
論理の変更を最小のマスク層のパターンの修正だけで対
処できるという効果がある。
【００１９】ダミーパターンに、相対的に上位の配線層
の延長若しくは変更によってこの配線パターンに接続可
能なダミーコンタクト部を設けておくことにより、論理
の変更に際してマスク層のパターン修正も不要になり、
パターン修正を一層容易化できるという効果を得る。
の延長若しくは変更によってこの配線パターンに接続可
能なダミーコンタクト部を設けておくことにより、論理
の変更に際してマスク層のパターン修正も不要になり、
パターン修正を一層容易化できるという効果を得る。
【００２０】修正対象マスク数を最小に抑えることによ
って、パターン修正のためのコストを低減させることが
できるという効果がある。
って、パターン修正のためのコストを低減させることが
できるという効果がある。
【図１】半導体集積回路においてダミーパターンとダミ
ーコンタクト部を採用した多層配線の部分的な一実施例
平面図である。
ーコンタクト部を採用した多層配線の部分的な一実施例
平面図である。
【図２】図１の配線パターンによって規定される論理を
ダミーパターン及びダミーコンタクト部を利用して変更
したときの実施例平面図である。
ダミーパターン及びダミーコンタクト部を利用して変更
したときの実施例平面図である。
【図３】図１のａ−ａ矢視断面図である。
【図４】半導体集積回路においてダミーパターンを採用
した多層配線の部分的な他の実施例平面図である。
した多層配線の部分的な他の実施例平面図である。
【図５】図４配線パターンによって規定される論理をダ
ミーパターンを利用して変更したときの実施例平面図で
ある。
ミーパターンを利用して変更したときの実施例平面図で
ある。
ＡＬ１ 第１層目アルミニウムパターン ＡＬ２ 第２層目アルミニウムパターン １Ａ，２Ａ，２Ｂ，２Ｃ 配線パターン １Ｂ，１Ｃ，１Ｄ ダミーパターン ＣＯＮＴ コンタクト ＤＣＯＮＴ ダミーコンタクト部 ３ 絶縁層
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7514−4Ｍ Ｈ０１Ｌ 21/88 Ｓ
Claims (4)
- 【請求項１】 半導体基板上に絶縁層を介して配線パタ
ーンを交互に重ねて構成した多層配線を備えた半導体集
積回路であって、相対的に上位の配線層の配線パターン
に直角な向きを以って、一つ下位の配線層にダミーパタ
ーンが散在され、当該ダミーパターンの所定パターンを
利用して、前記相対的に上位の配線層の複数の配線パタ
ーンが接続されて成るものであることを特徴とする半導
体集積回路。 - 【請求項２】 前記ダミーパターンは、相対的に上位の
配線層の延長若しくは変更によって配線パターンに接続
可能なダミーコンタクト部を有するものであることを特
徴とする請求項１記載の半導体集積回路。 - 【請求項３】 半導体基板上に絶縁層を介して配線パタ
ーンを交互に重ねて構成した多層配線を備え、相対的に
上位の配線層の配線パターンに直角な向きを以って、一
つ下位の配線層にダミーパターンが散在された半導体集
積回路の配線パターンを修正するに当り、 修正すべき前記相対的に上位の配線層の所定の配線パタ
ーン同士を、前記所定のダミーパターンで接続するよう
に、当該相対的に上位の配線層のレイアウトパターンを
修正することを特徴とする配線パターンの修正方法。 - 【請求項４】 パターンの修正に当って接続すべきダミ
ーパターンと相対的に上位の配線層の所定配線パターン
とをコンタクトにて結合することを特徴とする請求項３
記載の配線パターンの修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP468693A JPH06216247A (ja) | 1993-01-14 | 1993-01-14 | 半導体集積回路、及びその配線パターンの修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP468693A JPH06216247A (ja) | 1993-01-14 | 1993-01-14 | 半導体集積回路、及びその配線パターンの修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216247A true JPH06216247A (ja) | 1994-08-05 |
Family
ID=11590784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP468693A Pending JPH06216247A (ja) | 1993-01-14 | 1993-01-14 | 半導体集積回路、及びその配線パターンの修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216247A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429112B1 (ko) * | 2000-08-23 | 2004-04-29 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치, 그 설계 방법 및 설계 장치 |
| JP2005101620A (ja) * | 1998-07-03 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007273847A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Ltd | 半導体集積回路装置の設計方法及び設計装置 |
| US7508238B2 (en) | 2004-08-09 | 2009-03-24 | Elpida Memory, Inc. | Semiconductor integrated circuit device |
-
1993
- 1993-01-14 JP JP468693A patent/JPH06216247A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101620A (ja) * | 1998-07-03 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR100429112B1 (ko) * | 2000-08-23 | 2004-04-29 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치, 그 설계 방법 및 설계 장치 |
| US7508238B2 (en) | 2004-08-09 | 2009-03-24 | Elpida Memory, Inc. | Semiconductor integrated circuit device |
| JP2007273847A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Ltd | 半導体集積回路装置の設計方法及び設計装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3179800B2 (ja) | 半導体集積回路装置 | |
| JPH0727968B2 (ja) | 半導体集積回路装置 | |
| JP3390408B2 (ja) | 半導体集積回路 | |
| JPH04199742A (ja) | マルチチップモジュール | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPH06216247A (ja) | 半導体集積回路、及びその配線パターンの修正方法 | |
| KR910007900B1 (ko) | 반도체 집적회로장치 | |
| JP3965911B2 (ja) | マスタースライス方式半導体集積回路の設計方法 | |
| JP2808594B2 (ja) | 信号遅延回路 | |
| JPS6018143B2 (ja) | 半導体集積回路の製造方法 | |
| JPH05102322A (ja) | 半導体装置の製造方法 | |
| JPH04287369A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11154708A (ja) | プログラミング可能な半導体装置 | |
| JP2000082093A (ja) | 半導体装置のレイアウト設計方法、およびレイアウト設計プログラムを記録した記録媒体、並びに半導体装置 | |
| JPH07226440A (ja) | 半導体集積回路のレイアウト方法 | |
| KR100329951B1 (ko) | 기능 매크로 및 그 설계 방법, 반도체 장치 및 그 제조 방법 | |
| JP3178443B2 (ja) | 半導体集積装置のレイアウト方法 | |
| JPH0547929A (ja) | 自動配置配線方法 | |
| JP3132604B2 (ja) | 半導体集積回路装置 | |
| JP2000332194A (ja) | マルチチップパッケージ | |
| JPH0817820A (ja) | 半導体集積回路装置 | |
| JPH11145293A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH05243216A (ja) | 半導体集積回路装置 | |
| JP2000058658A (ja) | 半導体集積回路設計方法 | |
| JPH0485933A (ja) | 半導体集積回路装置およびその製造方法 |