JPH0817820A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 電源配線パターンの一層下の信号配線チャネ
ルを有効に活用する。補修時間の短縮をはかる、ことが
可能な技術を提供することに活用することが可能な技術
を提供する。ウェハの反りを低減する。 【構成】 多層電源配線を有する半導体集積回路装置に
おいて、前記多層電源配線の最上位層の二種の電源配線
パターン１１，１２の複数の直線部が並列に一層下のチ
ャネル方向（Ｘ−Ｘ線方向）と交差するように設けら
れ、前記各直線部の一層下のチャネル方向と同方向の両
側端部に複数の突起部１１Ｂ，１２Ｂがそれぞれ所定間
隔で設けられ、前記複数の突起部１１Ｂ，１２Ｂは、前
記各直線部の隣の直線部に設けられた突起部と絶縁体を
介して所定の間隔で交互に嵌め込まれて配置された電源
配線パターンを有する。前記突起部の形状は、三角形状
または四角形状である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置の
電源配線に適用して有効な技術に関するものである。

【０００２】

【従来の技術】従来のＣＣＢ（Ｃell Ｃontrol Ｂloc
k）構造を有するコンピュータの半導体高集積回路装置
（ＬＳＩ）では、その最上位層の電源配線パターンは、
同電位給電バンプの直下をとおり、ほぼチップの端から
端まで引かれていた。

【０００３】また、その幅は安定化のためできるかぎり
太くし、電源配線同志の間隔はレイアウトルールが許す
最小値に近い。このため半導体高集積回路装置の最上位
層は電源の配線パターンで敷き詰められている。

【０００４】また、集束イオンビーム照射（Ｆocused
Ｉon Ｂeam：ＦＩＢ）技術を用いた半導体高集積回路装
置（ＬＳＩ）の補修しようとした配線の上層に配線パタ
ーンが存在する場合、補修配線と上層配線をショートさ
せないため、上層配線パターンをＦＩＢ加工範囲で切り
取るなどの作業が必要となる。

【０００５】前記半導体集積回路装置の電源配線の布
設，電源配線の補修に関する技術は、例えば、特開昭６
３−１００７４６号公報、特開昭６３−１５２１５０号
公報、特開昭６３−１５７４３８号公報等に記載されて
いる。

【０００６】

【発明が解決しようとする課題】本発明者は、前記従来
の技術を詳細に検討した結果、以下の問題点を見いだし
た。

【０００７】前記半導体高集積回路装置（ＬＳＩ）にお
いて、その集積度と共に単位面積当りのゲート数が高密
度化している。そのため、面積当りの信号配線数が増加
し、また、電源配線もその数あるいは幅が増加してい
る。信号配線数がゲート数に比例して増加することは当
然のことである。このためどのように信号配線チャネル
を確保するかが重要な問題となってくる。

【０００８】また、集束イオンビーム照射（ＦＩＢ）技
術を用いた半導体高集積回路装置（ＬＳＩ）の補修もま
すますそのユニットの需要が増え、短期間での補修が要
求されることが予想される。

【０００９】さらに、集束イオンビーム照射（ＦＩＢ）
技術を用いて、最上位層から一層下の配線の補修を行う
場合、最上位層においては、最上位層の配線パターンが
存在しない方が短期間でしかも信号頼性の高い補修がで
きる。しかし、従来技術では、最上位層は電源の配線パ
ターンで敷き詰められているため、パターンの存在しな
い領域（エリア）が少なく補修に時間がかかる。

【００１０】また、従来の最上位層の電源配線パターン
では、チップの端から端まで太い電源配線が引き回され
ているため、ＬＳＩ製造工程において、配線パターン方
向に応力がかかり、ウェハの反りの原因の一つとなって
いる。

【００１１】本発明の目的は、電源配線パターンの一層
下の信号配線チャネルを有効に活用することが可能な技
術を提供することにある。

【００１２】本発明の他の目的は、補修時間の短縮をは
かることが可能な技術を提供する。

【００１３】本発明の他の目的は、ウェハの反りを低減
することが可能な技術を提供することにある。

【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１５】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１６】すなわち、多層電源配線を有する半導体集
積回路装置において、前記多層電源配線の最上位層の二
種の電源配線パターンの複数の直線部が並列に一層下の
チャネル方向と交差するように設けられ、前記各直線部
の一層下のチャネル方向と同方向の両側端部に複数の突
起部がそれぞれ所定間隔で設けられ、前記複数の突起部
は、前記各直線部の隣の直線部に設けられた突起部と絶
縁体を介して所定の間隔で交互に嵌め込まれて配置され
た電源配線パターンを有する。

【００１７】前記突起部の形状は、三角形状または四角
形状である。

【００１８】また、多層電源配線を有する半導体集積回
路装置において、前記多層電源配線の最上位層の一つの
電源配線パターンを、一層下のチャネル方向と同方向の
凹部を形成するように蛇行状に設け、もう一つの電源配
線パターンを前記蛇行状の電源配線パターンの凹部に嵌
め込まれる一層下のチャネル方向と同方向の突起部４１
Ａをくし状に設けた電源配線パターンを有する。

【００１９】

【作用】上述した手段によれば、多層電源配線を有する
半導体集積回路装置において、前記多層電源配線の最上
位層の電源配線パターンの複数の直線部が並列に一層下
のチャネル方向と交差するように設けられ、前記各直線
部の一層下のチャネル方向と同方向の両側端部に複数の
突起部がそれぞれ所定間隔で設けられ、前記複数の突起
部は、前記各直線部の隣の直線部に設けられた突起部と
絶縁体を介して所定の間隔で交互に嵌め込まれて配置さ
れた電源配線パターンにすることにより、上層の同電位
配線間の最短距離が突起部から突起部までの距離で決ま
るので、一層下の電源配線を従来方法よりも実質的に短
くあるいは細くすることができる。例えば、一層下の配
線と上層の同電位の配線を接続する場合、上層の突起部
と一層下の電源配線を接続できるので、従来方法よりも
一層下の電源配線長を実質的に短くあるいは細くするこ
とができる。このように、一層下の電源配線を従来方法
よりも実質的に短くあるいは細くすることができれば、
そこに、有効なチャネルを確保でき、かつ、信号配線を
引き回すことができる。

【００２０】また、本発明の電源配線パターン構造にす
ることにより、従来方法よりも電源配線間の絶縁スペー
スが多くなるので、イオンビーム照射（ＦＩＢ）技術を
用いて下層の配線を補修する時、上層の電源配線を避け
て補修できる可能性が高くなる。つまり、上層の配線パ
ターンを集束イオンビーム照射（ＦＩＢ）加工範囲で切
り取るなどの作業が不必要となり、従来よりも短期間で
しかも信頼性の高い補修ができる。

【００２１】また、最上位層の電源配線パターンを前記
突起部を有するパターンにすることにより、従来よりも
電源配線パターンによる応力が分散されので、ウェハの
反りをやわらげることができる。

【００２２】また、前記本発明の電源配線パターン構造
では、上層の電源配線幅が小さくなってしまうが、しか
し、電源配線間の対向長が従来方法よりはるかに長くな
るため、電源間の容量が増大し、電源の安定性を向上す
ることができる。

【００２３】

【実施例】以下、本発明の構成について、実施例ととも
に説明する。

【００２４】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００２５】（実施例１）図１は、本発明の実施例１の
多層電源配線を有する半導体集積回路装置の最上位層の
電源配線パターンの構成を示す平面図、図２は、図１の
Ｘ−Ｘ線で切った断面図である。

【００２６】図１及び図２において、１０は半導体基
板、１１は電源Ａ（例えば、Ｖｃｃ：５Ｖ）の配線パタ
ーン、１１Ａは配線パターン１１の直線部、１１Ｂは配
線１１の四角形状の突起部、１２は電源Ｂ（例えば、Ｖ
ｓｓ：０Ｖ）の配線パターン、１２Ａは配線パターン１
２の直線部、１２Ｂは配線パターン１２の四角形状の突
起部、１３は配線パターン１１と配線パターン１２との
間に設けられている所定幅の絶縁体からなる絶縁スペー
サ、１４は上から二層目の電源配線（例えば、５Ｖ配
線）、１５は層間の電源配線を電気的に接続するスルー
ホール配線、１６は上から三層目の電源配線（例えば、
５Ｖ配線）、１７は上から四層目の電源配線（例えば、
５Ｖ配線）、１８は上から五層目の電源配線（例えば、
５Ｖ配線）、１９はゲート、２０は従来の最上位層の電
源配線間に設けられている絶縁スペーサ（図１中点線で
示している）である。

【００２７】本実施例１の電源配線は、図１及び図２に
示すように、多層電源配線を有する半導体集積回路装置
において、前記多層電源配線の最上位層の配線パターン
１１，１２の複数の直線部１１Ａ，１２Ａが並列に交互
に一層下のチャネル方向（図１のＸ−Ｘ線方向）と交差
するように設けられ、前記各直線部１１Ａ，１２Ａの両
側端部に、前記配線パターン１２の層下のチャネル方向
（図１のＸ−Ｘ線方向）と同方向に突出した複数の四角
形状の突起部１１Ｂ，１２Ｂがそれぞれ所定間隔で設け
られ、前記複数の突起部１１Ｂ（または１２Ｂ）は、隣
の各直線部１２Ａ（または１１Ａ）の隣の突起部１２Ｂ
（または１１Ｂ）と所定幅の絶縁スペーサ１３を介在し
て突起部１１Ｂと突起部１２Ｂが交互に嵌め込まれて配
置された電源配線パターンになっている。

【００２８】前記最上位層の電源配線パターンの配線パ
ターン１１は、その突起部１１Ｂにおいて下層の電源Ａ
（Ｖｃｃ）の電源配線１４，１６，１７，１８とスルー
ホール配線１５によって電気的に接続されている。同様
にして、電源配線１８とゲート１９はスルーホール配線
１５で電気的に接続されている。

【００２９】このように電源配線パターンを構成するこ
とにより、例えば、電源Ｂの配線パターン１２の直下に
配置されたゲート１９に、電源Ａ（Ｖｃｃ）を給電する
とき、図２の矢印で示した範囲のゲートの電源Ａ（Ｖ
ｃｃ）電流は、上層の配線に向かうにつれて集約してく
る。このとき問題となるのが着目配線１４Ｍのエレクト
ロンマイグレーションである。着目配線１４Ｍは、電流
量に応じた配線幅が必要となる。

【００３０】また、電源Ａ（Ｖｃｃ）の直下に配置され
たゲート１９に電源Ａ（Ｖｃｃ）を給電するときは、図
２のに示すように、スルーホール配線１５を適当に配
置できるので、エレクトロンマイグレーションは、それ
ほど問題にならない。

【００３１】着目配線１４Ｍは、上層に電源Ｂ（Ｖｓ
ｓ）の配線パターン１２が配線されているために、配線
の端にしかスルーホール配線１５が設けられず、エレク
トロンマイグレーションが問題となる。つまり、スルー
ホール配線１５と他のスルーホール配線１５への距離
を短くしてやり、着目配線１４Ｍが受け持つゲート１９
の数を減らし、その結果、集約してくる電源電流は低減
する。これによって配線幅が減少でき、配線チャネルを
確保できる。

【００３２】また、本実施例１の図２に示す距離に相
当する距離が、従来の技術では、図１に点線で示す距離
２であるのに対して、本実施例１では図１に示す距離１
となり、スルーホール配線１５から他のスルーホール配
線１５間の距離を短くできる。

【００３３】次に、本実施例１の多層電源配線を有する
半導体集積回路装置における補修配線について説明す
る。

【００３４】最上位層まで完成した後で論理変更を行わ
なければならない時、最上位置より一層あるいは二層下
の配線を切断したり、配線を取り出す必要がある。最上
位層より一層あるいは二層下の配線を切断したり、配線
を取り出す方法としては、例えば、補修点の上層に電源
配線が存在するとき、図３（平面図）及び図４（図３の
Ｙ−Ｙ線で切った断面図）に示すように、上から補修点
上層の配線を集束イオンビームで切り抜いて穴をあけ、
Ｍｏで配線とコンタクトをとって外部へ引き出す。この
とき、図３のＰで示す補修点位置においては、最上位層
の電源配線を切り抜いておかないと、補修した配線と電
源がショートすることになる。これに対して、図３のＱ
で示す補修点位置においては、補修点Ｑ上層に電源配線
がないので、補修点Ｐのような作業は必要なくショート
する可能性もない。

【００３５】したがって、本実施例１の電源配線構造に
することにより、電源配線がないスペースが多くなるの
で、前記補修点Ｑのような補修可能な場所が多くなる。

【００３６】また、図５に示すように、内部回路あるい
は入出力回路等のいくつものゲートのレベルが同時に切
り換わる場合、この切り換えによって電源にノイズが発
生し、他の回路の誤動作を引き起こし、問題となること
がある。そして、例えば、電源Ｂにノイズが発生し、電
源Ａの電源間容量が大きい方が発生するノイズは小さく
なる。本実施例１によれば、電源配線間の対向長が従来
方法よりはるかに長くなるため、電源間の容量が増大
し、発生するノイズは小さくなるので、電源の安定性を
向上することができる。

【００３７】（実施例２）図６は、本発明の実施例２の
多層電源配線を有する半導体集積回路装置の最上位層の
電源配線パターンの構成を示す平面図である。

【００３８】本実施例２の電源配線の最上位層の電源配
線パターンは、図６に示すように、前記実施例１の図１
に示す複数の四角形状の突起部１１Ｂ，１２Ｂを、三角
形状の突起部２１Ｂ，２２Ｂにしたものである。このよ
うな構成にすることにより、前記実施例１と同様の効果
を得ることができる。

【００３９】（実施例３）図７は、本発明の実施例３の
多層電源配線を有する半導体集積回路装置の最上位層の
電源配線の構成を示す平面図である。

【００４０】本実施例３の多層電源配線を有する半導体
集積回路装置の最上位層の電源配線は、前記実施例１の
図１に示す電源Ａ（例えば、Ｖｃｃ：５Ｖ）の配線パタ
ーン１１の代りに、図７に示すように、一層下のチャネ
ル方向と同方向の凹部３１Ａを有する蛇行状配線パター
ン３１を設け、電源Ｂ（例えば、Ｖｓｓ：０Ｖ）の配線
パターン１２の代りに、前記蛇行状の電源配線パターン
の凹部３１Ａに嵌め込まれる一層下のチャネル方向と同
方向の突起部４１Ａをくし状に設けたものである。

【００４１】このような構成にすることにより、前記実
施例１と同様の効果を得ることができる。

【００４２】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００４３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００４４】（１）上層の同電位電源配線間の最短距離
が電源配線パターンの突起部から他の突起部までの距離
で決まるので、一層下の電源配線を従来方法よりも実質
的に短くあるいは細くすることができる。これにより、
有効なチャネルを確保でき、かつ、信号配線を引き回す
ことができる。

【００４５】（２）従来方法よりも電源配線間の絶縁ス
ペースが多くなるので、イオンビーム照射（ＦＩＢ）技
術を用いて下層の配線を補修する時、上層の電源配線を
避けて補修できる可能性が高くなる。

【００４６】（３）従来よりも電源配線パターンによる
応力が分散されるので、ウェハの反りをやわらげること
ができる。

【００４７】（４）上層の電源配線幅が小さくなってし
まうが、しかし、電源配線間の対向長が従来方法よりは
るかに長くなるため、電源間の容量が増大し、電源の安
定性を向上することができる。

【図面の簡単な説明】

【図１】本発明の実施例１の多層電源配線を有する半導
体集積回路装置の最上位層の電源配線の構成を示す平面
図である。

【図２】図１のＸ−Ｘ線で切った断面図である。

【図３】本実施例１の補修について説明するための電源
配線パターンの平面図である。

【図４】図３のＹ−Ｙ線で切った断面図である。

【図５】本実施例１の電源安定性について説明するため
の電源配線パターンの平面図である。

【図６】本発明の実施例２の多層電源配線を有する半導
体集積回路装置の最上位層の電源配線の構成を示す平面
図である。

【図７】本発明の実施例３の多層電源配線を有する半導
体集積回路装置の最上位層の電源配線の構成を示す平面
図である。

【符号の説明】１０ …半導体基板、１１…電源Ａの配線パターン、１１
Ａ…配線パターン１１の直線部、１１Ｂ…配線１１の突
起部、１２…電源Ｂの配線パターン、１２Ａ…配線パタ
ーン１２の直線部、１２Ｂ…配線パターン１２の突起
部、１３…絶縁スペーサ、１４…上から二層目の電源配
線、１５…スルーホール配線、１６…上から三層目の電
源配線、１７…上から四層目の電源配線、１８…上から
五層目の電源配線、１９…ゲート、２０…絶縁スペー
サ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮本 和久 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 多層電源配線を有する半導体集積回路装
   置において、前記多層電源配線の最上位層の二種の電源
   配線パターンの複数の直線部が並列に一層下のチャネル
   方向と交差するように設けられ、前記各直線部の一層下
   のチャネル方向と同方向の両側端部に複数の突起部がそ
   れぞれ所定間隔で設けられ、前記複数の突起部は、前記
   各直線部の隣の直線部に設けられた突起部と絶縁体を介
   して所定の間隔で交互に嵌め込まれて配置された電源配
   線パターンを有することを特徴とする半導体集積回路装
   置。
2. 【請求項２】 請求項１に記載の半導体集積回路装置に
   おいて、前記突起部は四角形状であることを特徴とする
   半導体集積回路装置。
3. 【請求項３】 請求項１に記載の半導体集積回路装置に
   おいて、前記突起部は三角形状であることを特徴とする
   半導体集積回路装置。
4. 【請求項４】 多層電源配線を有する半導体集積回路装
   置において、前記多層電源配線の最上位層の一つの電源
   配線パターンを、一層下のチャネル方向と同方向の凹部
   を形成するように蛇行状に設け、もう一つの電源配線パ
   ターンを前記蛇行状の電源配線パターンの凹部に嵌め込
   まれる一層下のチャネル方向と同方向の突起部をくし状
   に設けた電源配線パターンを有することを特徴とする半
   導体集積回路装置。