JP2000349162A - 自動配置配線装置および自動配置配線方法 - Google Patents

自動配置配線装置および自動配置配線方法

Info

Publication number
JP2000349162A
JP2000349162A JP11162390A JP16239099A JP2000349162A JP 2000349162 A JP2000349162 A JP 2000349162A JP 11162390 A JP11162390 A JP 11162390A JP 16239099 A JP16239099 A JP 16239099A JP 2000349162 A JP2000349162 A JP 2000349162A
Authority
JP
Japan
Prior art keywords
wiring
data
additional
specific
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11162390A
Other languages
English (en)
Inventor
Takao Sato
貴雄 佐藤
Akira Nakai
亮 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP11162390A priority Critical patent/JP2000349162A/ja
Priority to US09/413,479 priority patent/US6449758B1/en
Publication of JP2000349162A publication Critical patent/JP2000349162A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路装置の製造に用いられるマス
クの設計段階において、最終的なパターンデータを迅速
に得ること。 【解決手段】 セル配置部42は、回路データ51に基
づいてセルの配置を自動的に行い、配線経路決定部43
は、配置されたセル間の配線経路を自動的に決定する。
配線情報抽出部44は、決定された配線経路に関する情
報を抽出し、特定情報認識部45は、抽出された情報に
基づいて、配線の特定部分、たとえば終端部分や折曲部
分の情報を認識する。付加配線データ生成部46は、認
識された配線の特定部分に対して、配線幅を補正するた
めの付加配線データを生成し、付加配線データ配線部4
7は、生成された付加配線データを前記配線の特定部分
に配線する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置を製造する際のフォトリソグラフィ工程において用い
られるマスクのパターンデータを自動的に生成する自動
配置配線装置および自動配置配線方法に関する。
【0002】
【従来の技術】半導体集積回路装置の製造プロセスの一
部に、半導体ウェハの表面に塗布された感光性のレジス
トを、所望のマスクパターンが描画されたマスクを介し
て露光し、それを現像してレジストマスクを形成するフ
ォトリソグラフィ工程がある。図8および図9は、フォ
トリソグラフィ工程により半導体集積回路装置の金属配
線を形成する様子を示す縦断面図である。図8に示すよ
うに、たとえば、金属配線を形成する場合、トランジス
タ等が形成された半導体ウェハ11上に、層間絶縁膜1
2を介して、金属配線層13を積層し、その金属配線層
13の表面にレジスト膜14を積層し、配線パターンが
描画されたマスク15を用いて露光する。
【0003】そして、図9に示すように、それを現像
し、レジスト膜のたとえば露光された部分を溶解し、未
露光部分を残留させる。このレジスト残留部分16をマ
スクとして、エッチング処理を行うことにより、金属配
線層13に所望のパターンの金属配線を形成する。その
際、マスクパターンが微細であると、実際に得られるレ
ジスト残留部分16のパターン幅W2は、光近接効果に
より、本来のパターン幅W1よりも細くなってしまう。
したがって、エッチング処理後に得られる金属配線の線
幅も、本来の設計値よりも細くなってしまう。
【0004】図10は、自動配置配線装置を使用して作
成されたレイアウトパターンの一部を示す模式図であ
り、同図において、符号21はスタンダードセル、符号
22はスタンダードセル21間の配線である。上述した
光近接効果による配線幅の狭小化は、図11または図1
2に示すように、配線22の終端部分22a(図11)
や折曲部分22b(図12)において生じる。つまり、
配線22の終端部分22aや折曲部分22bの線幅は、
本来の設計値(図11および図12の左側の図)よりも
細くなってしまう。
【0005】そこで、従来は、図13に示すように、配
線22の終端部分22aや折曲部分22bの配線データ
に対して、配線の狭小化により実際のプロセスにおいて
配線幅が細くなってしまう分を補うための付加配線部2
3a,23bを設けるデータ(以下、付加配線データと
する)を作成している。この付加配線部23a,23b
は、自動配置配線装置を用いてセルの配置パターンおよ
び配線パターンのデータを作成した後、レイアウト検証
装置を用いて作成される。
【0006】図14は、付加配線データを作成するため
の従来のシステムを、付加配線データの作成手順に沿っ
て示す機能ブロック図であり、同図に基づき、このシス
テムの構成を、付加配線データの作成手順に沿って説明
する。まず、自動配置配線装置31により、セル配置デ
ータおよび配線データを作成して原始レイアウトデータ
32を得る。この原始レイアウトデータ32には、上述
した付加配線データは含まれていない。
【0007】続いて、原始レイアウトデータ32と、付
加配線データを生成するためのレイアウト検証ルールフ
ァイル34を用い、レイアウト検証装置33によりレイ
アウト検証を行って、付加配線データ生成情報35を得
る。この付加配線データ生成情報35と原始レイアウト
データ32に基づいて、付加配線データを含む修正レイ
アウトデータ36を得る。そして、修正レイアウトデー
タ36と、レイアウトデータ全体を検証するためのルー
ルファイル37を用い、再びレイアウト検証装置33に
よりレイアウト検証を行って、最終的なマスク用パター
ンデータ38を得る。このマスク用パターンデータ38
には、付加配線データが含まれている。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た従来の付加配線データ作成方法では、付加配線データ
を含む最終的なマスク用パターンデータを得るのに時間
がかかり、効率が悪いという問題点があった。
【0009】本発明は、上記問題点を解決するためにな
されたもので、半導体集積回路装置の製造に用いられる
マスクの設計段階において、付加配線データを含む最終
的なパターンデータを迅速に得ることができる自動配置
配線装置および自動配置配線方法を得ることを目的とす
る。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる自動配置配線装置は、回路データに
基づいて、セルの配置を自動的に行うセル配置部と、前
記セル配置部により配置されたセル間の配線経路を自動
的に決定する配線経路決定部と、前記配線経路決定部に
より決定された配線経路に関する情報を抽出する配線情
報抽出部と、前記配線情報抽出部により抽出された情報
に基づいて、配線の特定部分の情報を認識する特定情報
認識部と、前記特定情報認識部により認識された配線の
特定部分に対して、配線幅を補正するための付加配線デ
ータを生成する付加配線データ生成部と、前記付加配線
データ生成部により生成された付加配線データを前記配
線の特定部分に配線する付加配線データ配線部と、を具
備することを特徴とする。
【0011】この発明によれば、セル配置部は、回路デ
ータに基づいてセルの配置を自動的に行い、配線経路決
定部は、配置されたセル間の配線経路を自動的に決定
し、配線情報抽出部は、決定された配線経路に関する情
報を抽出し、特定情報認識部は、抽出された情報に基づ
いて、配線の特定部分の情報を認識し、付加配線データ
生成部は、認識された配線の特定部分に対して、配線幅
を補正するための付加配線データを生成し、付加配線デ
ータ配線部は、生成された付加配線データを前記配線の
特定部分に配線する。
【0012】この発明において、前記配線の特定部分
は、配線の終端部分または配線の折曲部分であってもよ
い。そうすれば、特定情報認識部は、配線の特定部分と
して終端部分または折曲部分の情報を認識し、付加配線
データ生成部は、認識された配線の終端部分または折曲
部分に対して、配線幅を補正するための付加配線データ
を生成し、付加配線データ配線部は、生成された付加配
線データを前記配線の終端部分または折曲部分に配線す
る。
【0013】また、この発明において、前記付加配線デ
ータ配線部は、配線の特定部分のレイヤ番号と異なるレ
イヤ番号を、その特定部分に対応する付加配線データに
付与する構成となっていてもよい。そうすれば、配線の
特定部分のレイヤ番号と、その特定部分に対応する付加
配線データのレイヤ番号とが、異なる番号となる。
【0014】また、この発明において、前記付加配線デ
ータ生成部は、配線の特定部分が終端部分の場合と折曲
部分の場合とで、異なる大きさの付加配線が配線される
ような付加配線データを生成する構成となっていてもよ
い。そうすれば、配線の特定部分が終端部分の場合と折
曲部分の場合とで、異なる大きさの付加配線が配線され
るような付加配線データが生成される。
【0015】また、本発明にかかる自動配置配線方法
は、回路データに基づいて、セルの配置を自動的に行う
セル配置工程と、前記セル配置工程により配置されたセ
ル間の配線経路を自動的に決定する配線経路決定工程
と、前記配線経路決定工程により決定された配線経路に
関する情報を抽出する配線情報抽出工程と、前記配線情
報抽出工程により抽出された情報に基づいて、配線の特
定部分の情報を認識する特定情報認識工程と、前記特定
情報認識工程により認識された配線の特定部分に対し
て、配線幅を補正するための付加配線データを生成する
付加配線データ生成工程と、前記付加配線データ生成工
程により生成された付加配線データを前記配線の特定部
分に配線する付加配線データ配線工程と、を含むことを
特徴とする。
【0016】この発明によれば、セル配置工程では、回
路データに基づいて、セルの配置が自動的に行われ、配
線経路決定工程では、配置されたセル間の配線経路が自
動的に決定され、配線情報抽出工程では、決定された配
線経路に関する情報が抽出され、特定情報認識工程で
は、抽出された情報に基づいて、配線の特定部分の情報
が認識され、付加配線データ生成工程では、認識された
配線の特定部分に対して、配線幅を補正するための付加
配線データが生成され、付加配線データ配線工程では、
生成された付加配線データが前記配線の特定部分に配線
される。
【0017】この発明において、前記配線の特定部分
は、配線の終端部分または配線の折曲部分であってもよ
い。そうすれば、特定情報認識工程では、配線の特定部
分として終端部分または折曲部分の情報が認識され、付
加配線データ生成工程では、認識された配線の終端部分
または折曲部分に対して、配線幅を補正するための付加
配線データが生成され、付加配線データ配線工程では、
生成された付加配線データが前記配線の終端部分または
折曲部分に配線される。
【0018】また、この発明において、前記付加配線デ
ータ配線工程では、配線の特定部分のレイヤ番号と異な
るレイヤ番号が、その特定部分に対応する付加配線デー
タに付与される構成となっていてもよい。そうすれば、
配線の特定部分のレイヤ番号と、その特定部分に対応す
る付加配線データのレイヤ番号とが、異なる番号とな
る。
【0019】また、この発明において、前記付加配線デ
ータ生成工程では、配線の特定部分が終端部分の場合と
折曲部分の場合とで、異なる大きさの付加配線が配線さ
れるような付加配線データが生成される構成となってい
てもよい。そうすれば、配線の特定部分が終端部分の場
合と折曲部分の場合とで、異なる大きさの付加配線が配
線されるような付加配線データが生成される。
【0020】
【発明の実施の形態】以下に、本発明にかかる自動配置
配線装置および自動配置配線方法の実施の形態について
図面を参照しつつ詳細に説明する。
【0021】実施の形態1.図1は、本発明にかかる自
動配置配線装置の一構成例を示すブロック図である。こ
の自動配置配線装置は、回路データ入力部41、セル配
置部42、配線経路決定部43、配線情報抽出部44、
特定情報認識部45、付加配線データ生成部46、付加
配線データ配線部47およびパターンデータ出力部48
を備えた構成となっている。
【0022】回路データ入力部41は、外部から入力さ
れた回路データ51を取り込む。回路データ51は、た
とえばコンピュータで構成された設計装置により設計さ
れたセルの配置情報およびセル間の配線情報を含んでい
る。セル配置部42は、入力された回路データ51、ル
ールファイル52およびセルライブラリ53に基づい
て、セルの配置を自動的に行う。ルールファイル52
は、自動配置配線を行うためのデザインルールおよびレ
イヤ(配線層)定義を記述している。
【0023】配線経路決定部43は、セル配置部42に
より配置されたセル間の配線経路を自動的に決定する。
配線情報抽出部44は、配線経路決定部43により決定
された全配線経路について、座標、配線名およびレイヤ
番号などの情報を抽出する。特定情報認識部45は、配
線情報抽出部44により抽出された情報、すなわち全配
線経路に関する座標、配線名およびレイヤ番号などの情
報に基づいて、配線の特定部分の情報を認識する。実施
の形態1では、特定情報認識部45は、配線の終端部分
の座標、配線名およびレイヤ番号などを認識する。
【0024】付加配線データ生成部46は、特定情報認
識部45により認識された配線の特定部分、たとえば終
端部分に対して、その配線幅を補正するための付加配線
データを生成する。付加配線データ配線部47は、配線
経路決定部43により決定された全配線経路の配線デー
タ、および付加配線データ生成部46により生成された
付加配線データを配線する。パターンデータ出力部48
は、付加配線データ配線部47により配線された全配線
経路の配線データおよび付加配線データを配線用のマス
クデータ54として外部に出力する。また、パターンデ
ータ出力部48は、セル配置部42により配置されたセ
ルに関するマスクデータ54を外部に出力する。
【0025】つぎに、本発明にかかる自動配置配線方法
により配線用のマスクデータ54を生成する手順につい
て説明する。図2は、その手順の一例を示すフローチャ
ートである。自動配置配線が開始されると、まず、ルー
ルファイル52のコンパイルおよびセルライブラリ53
の参照により、初期設定が行われ(ステップS11)、
フロアプランの実施後(ステップS12)、セルが配置
される(ステップS13)。
【0026】続いて、配置されたセル間の配線経路が決
定され(ステップS14)、全配線経路について、座
標、配線名およびレイヤ番号(レイヤ名)等の情報が抽
出される(ステップS15)。その抽出された情報に基
づいて、配線の特定部分、たとえば終端部分の座標、配
線名およびレイヤ番号の認識が行われる(ステップS1
6)。ここで、図3に示すように、配線22の終端部分
22aの座標は、配線22の中心線C0(図3に一点鎖
線で示す)と終端との交点24aの座標である。
【0027】図2に戻り、ステップS16に続いて、ス
テップS14で決定された配線経路にしたがって配線が
行われる。その際、配線22の終端部分22aに対し
て、その配線幅を補正するための付加配線データが生成
され、その付加配線データも同時に配線される(ステッ
プS17)。図3に示すように、その付加配線データに
よる付加配線部23aは、配線22の終端部分22aを
囲むように配置される。
【0028】実施の形態1によれば、配線22の終端部
分22aの配線幅を補正するための付加配線データが、
自動配置配線装置により生成され、配線されるため、半
導体集積回路装置の実際の製造プロセスにおいて、光近
接効果により配線22の終端部分22aの配線幅が狭く
なるのを防ぐための付加配線データをレイアウト検証装
置を用いずに生成させることができるので、半導体集積
回路装置の開発工期を短縮させることができる。
【0029】なお、本実施の形態の自動配置配線装置
は、図1に示す構成に限らず、種々設計変更可能である
のは勿論である。また、付加配線データ配線部47は、
付加配線データのレイヤ番号を、その付加配線データが
配線される配線22のレイヤ番号と異なる番号に設定す
る構成となっていていもよい。そうすれば、配線22の
レイヤ番号と、その配線22に対する付加配線データの
レイヤ番号とが異なるため、付加配線データを配線した
全体のレイアウトパターンに対してレイアウト検証装置
によりレイアウト検証を行った場合、レイアウト検証装
置により、付加配線データが配線された配線22の終端
部分22aと、その終端部分22aに隣接する配線との
間隔が、デザインルールの間隔よりも狭いと判断される
のを回避することができる。
【0030】実施の形態2.つぎに、本発明の実施の形
態2について説明するが、自動配置配線装置の構成は、
図1に示す実施の形態1の装置と同じであるため、説明
を省略する。実施の形態2は、配線の折曲部分を特定部
分とする点で、配線の終端部分を特定部分とした実施の
形態1と異なる。
【0031】図4は、実施の形態2の手順の一例を示す
フローチャートである。自動配置配線が開始されると、
まず、ルールファイル52のコンパイルおよびセルライ
ブラリ53の参照により、初期設定が行われ(ステップ
S21)、フロアプランの実施後(ステップS22)、
セルが配置される(ステップS23)。
【0032】続いて、配置されたセル間の配線経路が決
定され(ステップS24)、全配線経路について、座
標、配線名およびレイヤ番号等の情報が抽出される(ス
テップS25)。その抽出された情報に基づいて、配線
の折曲部分の座標、配線名およびレイヤ番号の認識が行
われる(ステップS26)。ここで、図5に示すよう
に、配線22の折曲部分22bの座標は、配線22の2
方向の中心線C1,C2(図5に一点鎖線で示す)の交
点24bの座標である。
【0033】図4に戻り、ステップS26に続いて、ス
テップS24で決定された配線経路にしたがって配線が
行われる。その際、配線22の折曲部分22bに対し
て、その配線幅を補正するための付加配線データが生成
され、その付加配線データも同時に配線される(ステッ
プS27)。図5に示すように、その付加配線データに
よる付加配線部23bは、配線22の折曲部分22bを
囲むように配置される。
【0034】実施の形態2によれば、配線22の折曲部
分22bの配線幅を補正するための付加配線データが、
自動配置配線装置により生成され、配線されるため、半
導体集積回路装置の実際の製造プロセスにおいて、光近
接効果により配線22の折曲部分22bの配線幅が狭く
なるのを防ぐための付加配線データをレイアウト検証装
置を用いずに生成させることができるので、半導体集積
回路装置の開発工期を短縮させることができる。
【0035】なお、実施の形態2においても、実施の形
態1と同様に、付加配線データ配線部47は、付加配線
データのレイヤ番号を、その付加配線データが配線され
る配線22のレイヤ番号と異なる番号に設定する構成と
なっていていもよい。そうすれば、配線22のレイヤ番
号と、その配線22に対する付加配線データのレイヤ番
号とが異なるため、付加配線データを配線した全体のレ
イアウトパターンに対してレイアウト検証装置によりレ
イアウト検証を行った場合、レイアウト検証装置によ
り、付加配線データが配線された配線22の折曲部分2
2bと、その折曲部分22bに隣接する配線との間隔
が、デザインルールの間隔よりも狭いと判断されるのを
回避することができる。
【0036】実施の形態3.つぎに、本発明の実施の形
態3について説明するが、自動配置配線装置の構成は、
図1に示す実施の形態1の装置と同じであるため、説明
を省略する。実施の形態3は、配線の終端部分と折曲部
分とで付加配線部のサイズを異ならせるようにしたもの
である。
【0037】図6は、実施の形態3の手順の一例を示す
フローチャートである。自動配置配線が開始されると、
まず、ルールファイル52のコンパイルおよびセルライ
ブラリ53の参照により、初期設定が行われ(ステップ
S31)、フロアプランの実施後(ステップS32)、
セルが配置される(ステップS33)。
【0038】続いて、配置されたセル間の配線経路が決
定され(ステップS34)、全配線経路について、座
標、配線名およびレイヤ番号等の情報が抽出される(ス
テップS35)。その抽出された情報に基づいて、配線
の終端部分と折曲部分の両方について座標、配線名およ
びレイヤ番号の認識が行われる(ステップS36)。そ
して、ステップS34で決定された配線経路にしたがっ
て配線が行われるとともに、配線の終端部分と折曲部分
に対して、その配線幅を補正するための付加配線データ
が生成され、その付加配線データも同時に配線される
(ステップS37)。その際、配線の終端部分と折れ曲
がり部分とでは、実際の製造プロセスにおけるエッチン
グ処理において配線幅が狭くなる割合が異なるため、そ
の割合に応じて、図7に示すように、配線22の終端部
分22aに対する付加配線データによる付加配線部23
aと、折曲部分22bに対する付加配線データによる付
加配線部23bとのサイズを異ならせる。
【0039】実施の形態3によれば、配線22の終端部
分22aと折曲部分22bに対して、それぞれ適切なサ
イズの付加配線部23a,23bが配線されるように付
加配線データが生成されるため、製造して得られた半導
体集積回路装置の品質が向上する。
【0040】
【発明の効果】以上、説明したとおり、本発明にかかる
自動配置配線装置によれば、セル配置部は、回路データ
に基づいてセルの配置を自動的に行い、配線経路決定部
は、配置されたセル間の配線経路を自動的に決定し、配
線情報抽出部は、決定された配線経路に関する情報を抽
出し、特定情報認識部は、抽出された情報に基づいて、
配線の特定部分の情報を認識し、付加配線データ生成部
は、認識された配線の特定部分に対して、配線幅を補正
するための付加配線データを生成し、付加配線データ配
線部は、生成された付加配線データを前記配線の特定部
分に配線する。したがって、レイアウト検証装置を用い
ることなく、自動配置配線装置を用いて配線の特定個所
に対する付加配線データを生成し、配線することができ
るので、半導体集積回路装置の開発工期を短縮させるこ
とができる。
【0041】つぎの発明によれば、特定情報認識部は、
配線の特定部分として終端部分または折曲部分の情報を
認識し、付加配線データ生成部は、認識された配線の終
端部分または折曲部分に対して、配線幅を補正するため
の付加配線データを生成し、付加配線データ配線部は、
生成された付加配線データを前記配線の終端部分または
折曲部分に配線する。したがって、レイアウト検証装置
を用いることなく、自動配置配線装置を用いて配線の終
端部分または折曲部分に対する付加配線データを生成
し、配線することができるので、半導体集積回路装置の
開発工期を短縮させることができる。
【0042】つぎの発明によれば、配線の特定部分のレ
イヤ番号と、その特定部分に対応する付加配線データの
レイヤ番号とが、異なる番号となるため、付加配線デー
タを配線した全体のレイアウトパターンに対してレイア
ウト検証装置によりレイアウト検証を行った場合、レイ
アウト検証装置により、付加配線データが配線された配
線の特定部分と、その特定部分に隣接する配線との間隔
が、デザインルールの間隔よりも狭いと判断されるのを
回避することができる。
【0043】つぎの発明によれば、配線の特定部分が終
端部分の場合と折曲部分の場合とで、異なる大きさの付
加配線が配線されるような付加配線データが生成される
ため、付加配線データを配線する個所に応じて適切な付
加配線データを配線させることができるので、半導体集
積回路装置の品質が向上する。
【0044】本発明にかかる自動配置配線方法によれ
ば、セル配置工程では、回路データに基づいて、セルの
配置が自動的に行われ、配線経路決定工程では、配置さ
れたセル間の配線経路が自動的に決定され、配線情報抽
出工程では、決定された配線経路に関する情報が抽出さ
れ、特定情報認識工程では、抽出された情報に基づい
て、配線の特定部分の情報が認識され、付加配線データ
生成工程では、認識された配線の特定部分に対して、配
線幅を補正するための付加配線データが生成され、付加
配線データ配線工程では、生成された付加配線データが
前記配線の特定部分に配線される。したがって、途中で
レイアウト検証を行わなくても、配線の特定個所に対す
る付加配線データが生成され、配線されるので、半導体
集積回路装置の開発工期を短縮させることができる。
【0045】つぎの発明によれば、特定情報認識工程で
は、配線の特定部分として終端部分または折曲部分の情
報が認識され、付加配線データ生成工程では、認識され
た配線の終端部分または折曲部分に対して、配線幅を補
正するための付加配線データが生成され、付加配線デー
タ配線工程では、生成された付加配線データが前記配線
の終端部分または折曲部分に配線される。したがって、
途中でレイアウト検証を行わなくても、配線の終端部分
または折曲部分に対する付加配線データが生成され、配
線されるので、半導体集積回路装置の開発工期を短縮さ
せることができる。
【0046】つぎの発明によれば、配線の特定部分のレ
イヤ番号と、その特定部分に対応する付加配線データの
レイヤ番号とが、異なる番号となるため、付加配線デー
タを配線した全体のレイアウトパターンに対してレイア
ウト検証装置によりレイアウト検証を行った場合、レイ
アウト検証装置により、付加配線データが配線された配
線の特定部分と、その特定部分に隣接する配線との間隔
が、デザインルールの間隔よりも狭いと判断されるのを
回避することができる。
【0047】つぎの発明によれば、配線の特定部分が終
端部分の場合と折曲部分の場合とで、異なる大きさの付
加配線が配線されるような付加配線データが生成される
ため、付加配線データを配線する個所に応じて適切な付
加配線データが配線されるので、半導体集積回路装置の
品質が向上する。
【図面の簡単な説明】
【図1】 本発明にかかる自動配置配線装置の一構成例
を示すブロック図である。
【図2】 本発明にかかる自動配置配線方法の実施の形
態1を示すフローチャートである。
【図3】 実施の形態1において配線の終端部分の座標
を特定する特定点を説明するための模式図である。
【図4】 本発明にかかる自動配置配線方法の実施の形
態2を示すフローチャートである。
【図5】 実施の形態2において配線の折曲部分の座標
を特定する特定点を説明するための模式図である。
【図6】 本発明にかかる自動配置配線方法の実施の形
態3を示すフローチャートである。
【図7】 実施の形態3において配線の終端部分と折曲
部分の付加配線部のサイズが異なる様子を示す模式図で
ある。
【図8】 フォトリソグラフィ工程により半導体集積回
路装置の金属配線を形成する様子を示す縦断面図であ
る。
【図9】 フォトリソグラフィ工程により半導体集積回
路装置の金属配線を形成する様子を示す縦断面図であ
る。
【図10】 自動配置配線装置を使用したレイアウトパ
ターンの一部を示す模式図である。
【図11】 光近接効果により、配線終端部分において
発生する配線幅の狭小化現象の様子を示す模式図であ
る。
【図12】 光近接効果により、配線折曲部分において
発生する配線幅の狭小化現象の様子を示す模式図であ
る。
【図13】 配線終端部分や折曲部分の配線データに付
加配線データを付加した状態を説明するための模式図で
ある。
【図14】 付加配線データを作成するための従来のシ
ステムを、付加配線データの作成手順に沿って示す機能
ブロック図である。
【符号の説明】
41 回路データ入力部、42 セル配置部、43 配
線経路決定部、44配線情報抽出部、45 特定情報認
識部、46 付加配線データ生成部、47付加配線デー
タ配線部、48 パターンデータ出力部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/82 C (72)発明者 中井 亮 兵庫県伊丹市中央三丁目1番17号 三菱電 機システムエル・エス・アイ・デザイン株 式会社内 Fターム(参考) 2H095 BB01 5B046 AA08 BA05 BA06 GA06 5F064 AA04 DD02 EE02 EE09 EE16 EE17 EE20 GG10 HH10 HH11 HH12

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 回路データに基づいて、セルの配置を自
    動的に行うセル配置部と、 前記セル配置部により配置されたセル間の配線経路を自
    動的に決定する配線経路決定部と、 前記配線経路決定部により決定された配線経路に関する
    情報を抽出する配線情報抽出部と、 前記配線情報抽出部により抽出された情報に基づいて、
    配線の特定部分の情報を認識する特定情報認識部と、 前記特定情報認識部により認識された配線の特定部分に
    対して、配線幅を補正するための付加配線データを生成
    する付加配線データ生成部と、 前記付加配線データ生成部により生成された付加配線デ
    ータを前記配線の特定部分に配線する付加配線データ配
    線部と、 を具備することを特徴とする自動配置配線装置。
  2. 【請求項2】 前記配線の特定部分は、配線の終端部分
    または配線の折曲部分であることを特徴とする請求項1
    に記載の自動配置配線装置。
  3. 【請求項3】 前記付加配線データ配線部は、配線の特
    定部分のレイヤ番号と異なるレイヤ番号を、その特定部
    分に対応する付加配線データに付与することを特徴とす
    る請求項2に記載の自動配置配線装置。
  4. 【請求項4】 前記付加配線データ生成部は、配線の特
    定部分が終端部分の場合と折曲部分の場合とで、異なる
    大きさの付加配線が配線されるような付加配線データを
    生成することを特徴とする請求項2に記載の自動配置配
    線装置。
  5. 【請求項5】 回路データに基づいて、セルの配置を自
    動的に行うセル配置工程と、 前記セル配置工程により配置されたセル間の配線経路を
    自動的に決定する配線経路決定工程と、 前記配線経路決定工程により決定された配線経路に関す
    る情報を抽出する配線情報抽出工程と、 前記配線情報抽出工程により抽出された情報に基づい
    て、配線の特定部分の情報を認識する特定情報認識工程
    と、 前記特定情報認識工程により認識された配線の特定部分
    に対して、配線幅を補正するための付加配線データを生
    成する付加配線データ生成工程と、 前記付加配線データ生成工程により生成された付加配線
    データを前記配線の特定部分に配線する付加配線データ
    配線工程と、 を含むことを特徴とする自動配置配線方法。
  6. 【請求項6】 前記配線の特定部分は、配線の終端部分
    または配線の折曲部分であることを特徴とする請求項5
    に記載の自動配置配線方法。
  7. 【請求項7】 前記付加配線データ配線工程では、配線
    の特定部分のレイヤ番号と異なるレイヤ番号が、その特
    定部分に対応する付加配線データに付与されることを特
    徴とする請求項6に記載の自動配置配線方法。
  8. 【請求項8】 前記付加配線データ生成工程では、配線
    の特定部分が終端部分の場合と折曲部分の場合とで、異
    なる大きさの付加配線が配線されるような付加配線デー
    タが生成されることを特徴とする請求項6に記載の自動
    配置配線方法。
JP11162390A 1999-06-09 1999-06-09 自動配置配線装置および自動配置配線方法 Pending JP2000349162A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11162390A JP2000349162A (ja) 1999-06-09 1999-06-09 自動配置配線装置および自動配置配線方法
US09/413,479 US6449758B1 (en) 1999-06-09 1999-10-06 Apparatus for and method of automatically placing and routing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11162390A JP2000349162A (ja) 1999-06-09 1999-06-09 自動配置配線装置および自動配置配線方法

Publications (1)

Publication Number Publication Date
JP2000349162A true JP2000349162A (ja) 2000-12-15

Family

ID=15753681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11162390A Pending JP2000349162A (ja) 1999-06-09 1999-06-09 自動配置配線装置および自動配置配線方法

Country Status (2)

Country Link
US (1) US6449758B1 (ja)
JP (1) JP2000349162A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7389483B2 (en) * 2005-06-22 2008-06-17 Faraday Technology Corp. Method for auto enlarging bend portion width and computer readable recording medium for storing program thereof
US7526744B2 (en) * 2007-01-31 2009-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit design method for efficiently generating mask data

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08297692A (ja) 1994-09-16 1996-11-12 Mitsubishi Electric Corp 光近接補正装置及び方法並びにパタン形成方法
JPH096831A (ja) 1995-06-26 1997-01-10 Matsushita Electric Ind Co Ltd 半導体回路用パタンレイアウト生成方法および生成装置
JP2998651B2 (ja) * 1996-08-28 2000-01-11 日本電気株式会社 露光用設計パターンの修正方法
JPH1092938A (ja) * 1996-09-10 1998-04-10 Fujitsu Ltd レイアウト方法、レイアウト装置、及び、データベース
JP3406506B2 (ja) * 1997-03-24 2003-05-12 シャープ株式会社 フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置
JPH10282635A (ja) * 1997-04-09 1998-10-23 Sony Corp パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置
US6311319B1 (en) * 1998-05-22 2001-10-30 Taiwan Semiconductor Manufacturing Company Solving line-end shortening and corner rounding problems by using a simple checking rule
JP2000020564A (ja) * 1998-06-29 2000-01-21 Mitsubishi Electric Corp レイアウトパターンデータ補正装置、レイアウトパターンデータ補正方法、その補正方法を用いた半導体装置の製造方法、および、半導体装置の製造プログラムを記録した記録媒体
JP3751762B2 (ja) * 1998-12-08 2006-03-01 株式会社東芝 半導体装置の製造方法および原板

Also Published As

Publication number Publication date
US6449758B1 (en) 2002-09-10

Similar Documents

Publication Publication Date Title
JP3311244B2 (ja) 基本セルライブラリ及びその形成方法
US5936868A (en) Method for converting an integrated circuit design for an upgraded process
JP4218972B2 (ja) 集積回路の位相シフトおよびトリム・マスクを決定する方法および装置
TWI581053B (zh) 用於遮罩感知佈線之方法及裝置
US8381160B2 (en) Manufacturing method, manufacturing program and manufacturing system for semiconductor device
US6502229B2 (en) Method for inserting antenna diodes into an integrated circuit design
US20090031262A1 (en) Mask pattern formation method, mask pattern formation apparatus, and lithography mask
JP2005115785A (ja) 半導体装置の配線方法、半導体装置の製造方法及び半導体装置
JP2006053248A (ja) 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム
US7051311B2 (en) Semiconductor circuit designing method, semiconductor circuit designing apparatus, program, and semiconductor device
US8341560B2 (en) Method of designing semiconductor device including adjusting for gate antenna violation
US7958467B2 (en) Deterministic system and method for generating wiring layouts for integrated circuits
US20130072020A1 (en) Method For Ensuring DPT Compliance for Auto-Routed Via Layers
JP2000349162A (ja) 自動配置配線装置および自動配置配線方法
JP2009026045A (ja) 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法
JP2005235804A (ja) 半導体装置の設計方法及びプログラム
JP5035434B2 (ja) 半導体装置の設計支援プログラムおよび半導体装置の設計システム
JP4269559B2 (ja) 半導体装置及びその設計方法
JP3064925B2 (ja) レイアウト方法
JP2010135638A (ja) 電子線露光方法
US11092885B2 (en) Manufacturing methods of semiconductor devices
JPH10340959A (ja) レイアウト方法
JP2004111530A (ja) マスクデータ作成方法、マスク製造方法、半導体装置の製造方法及び半導体装置
JPH11145289A (ja) 半導体装置の自動配置配線方法
JP2003091564A (ja) 半導体装置のレイアウト方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees