JPH10282635A - パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置 - Google Patents

パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置

Info

Publication number
JPH10282635A
JPH10282635A JP9076797A JP9076797A JPH10282635A JP H10282635 A JPH10282635 A JP H10282635A JP 9076797 A JP9076797 A JP 9076797A JP 9076797 A JP9076797 A JP 9076797A JP H10282635 A JPH10282635 A JP H10282635A
Authority
JP
Japan
Prior art keywords
design pattern
grid size
data
bitmap
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9076797A
Other languages
English (en)
Inventor
Eiju Onuma
英寿 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9076797A priority Critical patent/JPH10282635A/ja
Priority to GB9807387A priority patent/GB2324169B/en
Priority to US09/056,955 priority patent/US6370441B1/en
Publication of JPH10282635A publication Critical patent/JPH10282635A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control
    • H01J37/3026—Patterning strategy
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31769—Proximity effect correction

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】設計パターンデータの近接効果及び／又は光近
接効果の補正のために、設計パターンの線幅と間隔を実
用的な速度で求め得る方法を含むパターンデータ補正方
法を提供する。 【解決手段】複数の設計パターンをデータ化した設計パ
ターンデータの補正方法は、（イ）設計パターンデータ
を階層領域ビットマップ化したビットマップデータを作
成する工程、（ロ）設計パターンの線幅、及び該設計パ
ターンに隣接する設計パターンとの間の間隔を該ビット
マップデータから求める工程、及び、（ハ）近接効果及
び／又は光近接効果の補正のために、求められた設計パ
ターンの線幅及び間隔に基づき設計パターンデータの補
正を行う工程を具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の設計パター
ンをデータ化した設計パターンデータの補正方法、かか
るパターンデータ補正方法を含む電子線描画方法、フォ
トマスク及びその作製方法、露光方法、半導体装置及び
その製造方法、並びにパターンデータ補正装置に関す
る。
【０００２】
【従来の技術】半導体装置のフォトリソグラフィ工程に
用いられるフォトマスクは、露光光に対して透明なガラ
ス基板等の基板上にパターニングされた遮光用薄層若し
くは半遮光用薄層が設けられた構造を有する。そして、
半導体装置の製造においては、フォトマスクに形成され
たパターンを、例えば半導体基板上に形成されたフォト
レジストに転写する必要がある。そのためには、ＣＡＤ
等を用いて設計された複数の設計パターンをデータ化
し、かかるデータから作成された電子線描画用パターン
データに基づいて、マスクブランクス上に形成された電
子線レジストに対して電子線描画を行い、設計パターン
に相当するパターンを電子線レジストに忠実に形成する
必要がある。尚、以下、フォトマスクに形成されたパタ
ーンをマスクパターンと呼び、複数の設計パターンがデ
ータ化されたものを設計パターンデータと呼び、電子線
描画用パターンデータを描画用パターンデータと呼び、
電子線レジストに形成されたパターンをレジストパター
ンと呼ぶ場合がある。例えばフォトマスクを作製するた
めの設計パターンデータは、例えば、設計パターンが多
角形で表現されたＧＤＳＩＩ／Ｓｔｒｅａｍとも呼ばれ
るストリームフォーマット、あるいは又、矩形と台形の
みで表現された描画フォーマットにて構成されている。
【０００３】ところで、電子線描画においては、近接効
果と呼ばれる現象がマスクパターンを形成する上での解
像度の限界を支配しており、微細加工を行うフォトマス
ク作製の際に大きな問題となっている。この近接効果
は、電子が固体内で散乱することによって生ずるが、形
成すべきマスクパターンの形状あるいは配置状態により
２種類に分類することができる。即ち、孤立した微小マ
スクパターンに発生する図形内近接効果と、隣接したマ
スクパターン間に発生する図形間近接効果である。図形
内近接効果とは、電子線レジストに入射した電子が、本
来レジストパターンを形成すべき電子線レジストの部分
以外の部分に散乱し、その結果、本来レジストパターン
を形成すべき電子線レジストの部分内における蓄積エネ
ルギーが所定の閾値に達することができず、レジストパ
ターンの寸法が設計パターンの寸法よりも小さくなった
り、レジストパターンのコーナー部が丸みを帯びる現象
である。一方、図形間近接効果とは、電子線レジストに
形成すべき或るレジストパターンにおける蓄積エネルギ
ーが、それに近接若しくは隣接するレジストパターンか
らの電子の散乱によって閾値に達してしまい、レジスト
パターンが設計パターンの寸法よりも大きくなったり、
最悪の場合、レジストパターン同士が接触する現象であ
る。尚、例えば半導体基板上に形成された電子線レジス
トへの電子ビームの直接描画においても、かかる近接効
果によって同様の問題が引き起こされる。
【０００４】近接効果を補正する方法として、可変成形
ビーム方式の電子線描画装置においては、電子線レジス
トに形成すべきレジストパターン毎に電子ビーム照射量
（以下、ドーズ量と呼ぶ）を変える方法が提案されてい
る。この方法は、図１０の（Ａ）に模式図を示すよう
に、設計パターンの縁部毎に評価点（黒点で表す）を設
け、それぞれの評価点において、T. H. P. Chang, J. V
ac. Soi. Technol. 12,1271 (1983) によって提案され
たＥＩＤ（Exposure Intensity Distribution）関数か
ら求めた蓄積エネルギーを計算し、レジストパターン形
成のための最適ドーズ量を決定する方法である。しかし
ながら、この方法では、隣接する設計パターンの幾何学
的配置がそれぞれの評価点の近傍において異なる場合、
得られた最適ドーズ量が評価点毎に異なり、結局、重み
付けした平均値を最適ドーズ量として決定するしかな
い。そのため、評価点毎に精度が異なり、あるいは又、
所望の精度を保証できない場合がある。これを防ぐため
には、図１０の（Ｂ）に示すように、設計パターンを分
割して評価点毎にドーズ量を制御する必要がある。尚、
図１０中、数字はドーズ量を例を示す。しかしながら、
全設計パターンを細かく分割すると、近接効果の補正計
算時間の増加、設計パターンデータのファイルサイズあ
るいは電子線描画時間の増加を招く結果、フォトマスク
作製に長時間を要するという問題が生じる。
【０００５】一方、近接効果を補正して設計パターンが
正確にフォトレジストに転写されるようにマスクパター
ンを形成したとしても、かかるフォトマスクに露光光を
照射することによって例えば半導体基板上に形成された
フォトレジストにマスクパターンを転写する際、光近接
効果が生じ、フォトレジストに形成されたパターンの形
状が設計パターンの形状と相違するといった問題があ
る。即ち、半導体装置の製造プロセスにおけるフォトリ
ソグラフィ工程において、露光光の波長程度の大きさを
有するマスクパターンをフォトレジストに転写する場
合、露光光の干渉現象が顕著となり、フォトレジストに
形成されたパターンの寸法と設計パターンの寸法との間
に差異が生じる光近接効果が問題となっている。光近接
効果は、孤立ラインと繰り返しラインの線幅差やライン
端部の縮み等の現象として現れ、ゲート線幅制御性の劣
化や合わせマージンの減少をもたらす。その結果、トラ
ンジスタ特性のばらつきが増大し、最終的にはチップ生
産歩留まりが低下し、半導体装置の生産効率に対して著
しい悪影響を与える。この問題は、繰り返しパターンを
多数有する高集積性が要求されるメモリセルにおいて特
に致命的になることから、デザインルール０．３５μｍ
世代以降のメモリセルに対応した光強度シミュレーショ
ンベースの高度な自動光近接効果補正（Optical Proxim
ity Effect Correction;ＯＰＣ）システムが開発されて
いる。
【０００６】尚、光近接効果も、図形内光近接効果と図
形間光近接効果に分類される。図形内光近接効果とは、
マスクパターンそれ自体において露光光が回折する結
果、フォトレジストに結像したパターンの寸法が設計パ
ターンの寸法と相違したり、例えば長方形のパターンに
おいて長辺と短辺の形成精度が大きく異なる現象であ
る。一方、図形間光近接効果とは、或るマスクパターン
に近接したマスクパターンから回折した露光光が、かか
る或るマスクパターンを通過した露光光と干渉する結
果、フォトレジストに形成されたこの或るパターンの寸
法が設計パターン寸法と相違する現象である。
【０００７】更には、光近接効果は、メモリ周辺回路領
域やＡＳＩＣ系半導体装置の１チップにおけるランダム
回路領域においても、孤立ラインの線幅ばらつきやライ
ン端部の縮みとなって現れ、その結果、トランジスタ特
性への悪影響や合わせマージンの減少による生産歩留ま
りの低下を引き起こしている。しかしながら、チップ規
模のランダムパターンに対する光近接効果の補正を光強
度シミュレーションベースのＯＰＣシステムを用いて行
う場合、膨大な計算時間を要し、チップ設計から半導体
装置の製造までのＴＡＴ（Turn Around Time）に影響を
及ぼす。即ち、数μｍ角程度のセル単位における光近接
効果の補正計算時間は十秒程度であるが、１チップ全体
の光近接効果の補正計算時間は数百日にも及ぶ。
【０００８】このような問題に対処するため、１チップ
レベルの光近接効果の補正を行う手法として、或る程度
限られた設計パターンの図形形状のみに対して、予め設
定されたルールに基づき高速で補正処理を行うルールベ
ース手法が提案されている。例えば、文献 "Automated
Optical Proximity Correction - a rule-based approa
ch", O.W.Otto, et al., Proc. SPIE, Vol.2197(1994)
pp274-290、あるいは又、文献 "Large Area Optical Pr
oximity Correction with a Combination ofRule-Based
and Simulation-Based Methods", S.Miyama, et al.,
Jpn. J. Appl. Phys. Vol.35(1996) pp6370-6773 を参
照のこと。
【０００９】設計パターンデータがストリームフォーマ
ットである場合の描画用パターンデータの作成フローの
一例を、図１１に示す。この例においては、設計パター
ンデータをビットマップ化し、次いで、かかるビットマ
ップ化されたデータに基づき光近接効果の補正を行い、
光近接効果補正がなされた設計パターンデータを得る。
尚、得られた設計パターンデータはストリームフォーマ
ットであり、かかるフォーマットの設計パターンデータ
を、例えば描画フォーマットに既知の方法で変換する。
そして、光近接効果補正後の描画フォーマットの設計パ
ターンデータから描画用パターンデータを作成する。
尚、ビットマップ化されたデータを、以下、ビットマッ
プデータと呼ぶ場合がある。
【００１０】光強度シミュレーションにて、設計パター
ンの疎密度に起因した光近接効果の影響を調べた結果
を、図１２の（Ａ）に示す。図１２の（Ａ）の上段は、
設計パターンの模式図であり、下段は、レジストパター
ンの模式図である。一方、光近接効果の補正を行った場
合の結果を図１２の（Ｂ）に示す。図１２の（Ｂ）の上
段は、光近接効果補正後の設計パターンの模式図であ
り、下段は、レジストパターンの模式図である。図１２
の（Ａ）及び（Ｂ）から、孤立ラインと密集ラインとの
間の線幅ばらつきが、光近接効果を補正することによっ
て小さくなっていることが判る。
【００１１】
【発明が解決しようとする課題】ところで、以上に説明
した近接効果や光近接効果を補正するためには、設計パ
ターンに対する最適ドーズ量を求め、あるいは又、設計
パターンの形状を補正する必要がある。より具体的に
は、例えば半導体装置の設計パターンデータから電子線
描画用パターンデータを作成する場合、設計パターンデ
ータに対して近接効果や光近接効果の補正を行う必要が
ある。そのためには、設計パターン同士が隣接した設計
パターンに関する設計パターンデータを検索し、かかる
検索された設計パターンデータの補正を行う必要があ
る。ここで、近接効果や光近接効果の補正を行う場合に
必要とされる情報は、補正が必要とされる設計パターン
の寸法、及び、かかる設計パターンと隣接する設計パタ
ーンとの間の間隔（スペース）である。
【００１２】また、設計パターンデータがストリームフ
ォーマットの場合、設計パターン同士に重なりが存在す
るので、何らかのデータ処理が必要とされる。一方、設
計パターンデータが描画フォーマットの場合、設計パタ
ーン同士に重なりは存在しないものの、電子線描画装置
に依存して、パターンフラクチャリングや描画フィール
ド分割が存在するため、上記の情報を得るためには何ら
かのデータ処理が必要とされる。尚、パターンフラクチ
ャリングとは、電子線描画装置に依存して、１つのマス
クパターンを形成するための１つの設計パターンが複数
の設計パターンに分割されてしまう状態を指す。それ
故、例えば、設計パターン同士の接触判定を行い、接触
している設計パターン同士を繋げてメモリに記憶し、最
終的に繋げられた設計パターンの寸法、及び、かかる繋
げられた設計パターンと隣接する設計パターンとの間隔
を求めなければならない。このような処理においては、
隣接する設計パターンを検索しなければならないため、
設計パターン数をｎとしたとき、最悪の場合、ｎ2のオ
ーダーで処理時間が増加する。
【００１３】あるいは又、図１１に示したように、従
来、設計パターンデータを最小グリッドサイズを単位と
してビットマップ化する。この状態を図１３の（Ａ）に
模式的に示すが、第１番目から第１２番目のビットマッ
プデータの内容は「０」であり、設計パターンＡを示す
第１３番目から第３２番目のビットマップデータの内容
は「１」であり、第３３番目から第５３番目のビットマ
ップデータの内容は「０」であり、設計パターンＢを示
す第５４番目から第６２番目のビットマップデータの内
容は「１」であり、第６３番目から第６４番目のビット
マップデータの内容は「０」である。そして、設計パタ
ーンの一方の縁部を表す座標値を示すビットマップデー
タから他方の縁部を表す座標値を示すビットマップデー
タを減算することによって、設計パターンの寸法を求め
ることができる。また、或る設計パターンの他方の縁部
を表す座標値を示すビットマップデータから、隣接する
設計パターンの一方の縁部を表す座標値を示すビットマ
ップデータを減算することによって、或る設計パターン
と隣接する設計パターンとの間の間隔（スペース）を求
めることができる。図１３の（Ｂ）に模式的に示すよう
に、例えば２つの設計パターンが重なり合っている場合
でも、得られたビットマップデータは、１つの設計パタ
ーンを表す。即ち、或る設計パターンの他方の縁部が、
隣接する設計パターンの一方の縁部と重なっておりある
いは連続している場合、これらの設計パターンは連続し
たビットマップデータとして表すことができる。尚、こ
のようなビットマップ化の方法は、領域ビットマップ法
と呼ばれている。従って、領域ビットマップ化にて得ら
れたビットマップデータにおいては、設計パターンの重
なりは除去される。即ち、領域ビットマップ法において
は設計パターンの重なり除去を行う必要がない。
【００１４】しかしながら、このような領域ビットマッ
プ法においては、全ての設計パターンに対して最小グリ
ッドサイズにてビットマップ化を行わなければならず、
ビットマップデータのサイズが膨大なものとなり、ま
た、設計パターンの検索もビットマップデータの全てに
対して行わなければならない。それ故、近接効果や光近
接効果の補正に長時間を要するし、使用するメモリも膨
大なものとなるという問題がある。
【００１５】従って、本発明の目的は、従来の領域ビッ
トマップ法を改善し、設計パターンデータの近接効果及
び／又は光近接効果の補正のために、設計パターンの線
幅と間隔を実用的な速度で求め得る方法を含むパターン
データ補正方法を提供することにある。更に、本発明の
目的は、かかるパターンデータ補正方法を含む電子線描
画方法、フォトマスク及びその作製方法、露光方法、半
導体装置及びその製造方法、並びにパターンデータ補正
装置を提供することにある。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のパターンデータ補正方法は、複数の設計パ
ターンをデータ化した設計パターンデータの補正方法で
あって、（イ）設計パターンデータを階層領域ビットマ
ップ化したビットマップデータを作成する工程、（ロ）
設計パターンの線幅、及び該設計パターンに隣接する設
計パターンとの間の間隔を該ビットマップデータから求
める工程、及び、（ハ）近接効果及び／又は光近接効果
の補正のために、求められた設計パターンの線幅及び間
隔に基づき設計パターンデータの補正を行う工程、を具
備することを特徴とする。
【００１７】上記の目的を達成するための本発明の電子
線描画方法は、複数の設計パターンをデータ化した設計
パターンデータを補正し、得られた補正後の設計パター
ンデータから作成された電子線描画用パターンデータに
基づき基体上に形成された電子線レジストに対して電子
線描画を行う電子線描画方法であって、前記設計パター
ンデータの補正には、（イ）設計パターンデータを階層
領域ビットマップ化したビットマップデータを作成する
工程、（ロ）設計パターンの線幅、及び該設計パターン
に隣接する設計パターンとの間の間隔を該ビットマップ
データから求める工程、及び、（ハ）近接効果及び／又
は光近接効果の補正のために、求められた設計パターン
の線幅及び間隔に基づき設計パターンデータの補正を行
う工程、が含まれることを特徴とする。
【００１８】上記の目的を達成するための本発明のフォ
トマスク作製方法は、複数の設計パターンをデータ化し
た設計パターンデータを補正し、得られた補正後の設計
パターンデータから作成された電子線描画用パターンデ
ータに基づきマスクブランクス上に形成された電子線レ
ジストに対して電子線描画を行った後、該電子線レジス
トを現像して得られたエッチング用マスクを用いてマス
クブランクスをエッチングする工程から成るフォトマス
クの作製方法であって、前記設計パターンデータの補正
には、（イ）設計パターンデータを階層領域ビットマッ
プ化したビットマップデータを作成する工程、（ロ）設
計パターンの線幅、及び該設計パターンに隣接する設計
パターンとの間の間隔を該ビットマップデータから求め
る工程、及び、（ハ）近接効果及び／又は光近接効果の
補正のために、求められた設計パターンの線幅及び間隔
に基づき設計パターンデータの補正を行う工程、が含ま
れることを特徴とする。
【００１９】上記の目的を達成するための本発明のフォ
トマスクは、複数の設計パターンをデータ化した設計パ
ターンデータを補正し、得られた補正後の設計パターン
データから作成された電子線描画用パターンデータに基
づきマスクブランクス上に形成された電子線レジストに
対して電子線描画を行った後、該電子線レジストを現像
して得られたエッチング用マスクを用いてマスクブラン
クスをエッチングすることで作製されたフォトマスクで
あって、前記設計パターンデータの補正には、（イ）設
計パターンデータを階層領域ビットマップ化したビット
マップデータを作成する工程、（ロ）設計パターンの線
幅、及び該設計パターンに隣接する設計パターンとの間
の間隔を該ビットマップデータから求める工程、及び、
（ハ）近接効果及び／又は光近接効果の補正のために、
求められた設計パターンの線幅及び間隔に基づき設計パ
ターンデータの補正を行う工程、が含まれることを特徴
とする。
【００２０】上記の目的を達成するための本発明の露光
方法は、複数の設計パターンをデータ化した設計パター
ンデータを補正し、得られた補正後の設計パターンデー
タから作成された電子線描画用パターンデータに基づき
マスクブランクス上に形成された電子線レジストに対し
て電子線描画を行った後、該電子線レジストを現像して
得られたエッチング用マスクを用いてマスクブランクス
をエッチングすることで作製されたフォトマスクを使用
し、該フォトマスクに露光光を照射し、フォトマスクに
形成されたパターンを基体上に形成されたフォトレジス
トに転写する露光方法であって、前記設計パターンデー
タの補正には、（イ）設計パターンデータを階層領域ビ
ットマップ化したビットマップデータを作成する工程、
（ロ）設計パターンの線幅、及び該設計パターンに隣接
する設計パターンとの間の間隔を該ビットマップデータ
から求める工程、及び、（ハ）近接効果及び／又は光近
接効果の補正のために、求められた設計パターンの線幅
及び間隔に基づき設計パターンデータの補正を行う工
程、が含まれることを特徴とする。
【００２１】上記の目的を達成するための本発明の半導
体装置の製造方法は、複数の設計パターンをデータ化し
た設計パターンデータを補正し、得られた補正後の設計
パターンデータから作成された電子線描画用パターンデ
ータに基づきマスクブランクス上に形成された電子線レ
ジストに対して電子線描画を行った後、該電子線レジス
トを現像して得られたエッチング用マスクを用いてマス
クブランクスをエッチングすることで作製されたフォト
マスクを使用し、該フォトマスクに露光光を照射し、フ
ォトマスクに形成されたパターンを基体上に形成された
フォトレジストに転写し、該フォトレジストを現像して
得られたエッチング用マスクを用いて基体をエッチング
する工程を含む半導体装置の製造方法であって、前記設
計パターンデータの補正には、（イ）設計パターンデー
タを階層領域ビットマップ化したビットマップデータを
作成する工程、（ロ）設計パターンの線幅、及び該設計
パターンに隣接する設計パターンとの間の間隔を該ビッ
トマップデータから求める工程、及び、（ハ）近接効果
及び／又は光近接効果の補正のために、求められた設計
パターンの線幅及び間隔に基づき設計パターンデータの
補正を行う工程、が含まれることを特徴とする。
【００２２】上記の目的を達成するための本発明の半導
体装置は、複数の設計パターンをデータ化した設計パタ
ーンデータを補正し、得られた補正後の設計パターンデ
ータから作成された電子線描画用パターンデータに基づ
きマスクブランクス上に形成された電子線レジストに対
して電子線描画を行った後、該電子線レジストを現像し
て得られたエッチング用マスクを用いてマスクブランク
スをエッチングすることで作製されたフォトマスクを使
用し、該フォトマスクに露光光を照射し、フォトマスク
に形成されたパターンを基体上に形成されたフォトレジ
ストに転写し、該フォトレジストを現像して得られたエ
ッチング用マスクを用いて基体をエッチングすることに
よって製造された半導体装置であって、前記設計パター
ンデータの補正には、（イ）設計パターンデータを階層
領域ビットマップ化したビットマップデータを作成する
工程、（ロ）設計パターンの線幅、及び該設計パターン
に隣接する設計パターンとの間の間隔を該ビットマップ
データから求める工程、及び、（ハ）近接効果及び／又
は光近接効果の補正のために、求められた設計パターン
の線幅及び間隔に基づき設計パターンデータの補正を行
う工程、が含まれることを特徴とする。
【００２３】尚、本発明の電子線描画方法における基体
として、露光光に対して透明なソーダライムガラス、低
膨張ガラス、合成石英ガラスといったガラス基板に、金
属あるいは金属酸化物から成る遮光用薄層あるいは半遮
光用薄層（これらの薄層は単層であってもよいし複層で
あってもよい）が形成されたマスクブランクスを例示す
ることができる。尚、近接効果の補正のために、あるい
は、光近接効果の補正のために、あるいは、近接効果及
び光近接効果の補正のために、設計パターンデータの補
正を行う。
【００２４】あるいは又、本発明の電子線描画方法、露
光方法、あるいは半導体装置若しくはその製造方法にお
ける基体として、半導体基板、半絶縁性基板や絶縁性基
板、若しくはこれらの基板上に形成された被処理層を例
示することができる。被処理層としては、具体的には、
不純物がドーピングされた多結晶シリコン層；アルミニ
ウム系合金、タングステン、銅、銀等の金属層：タング
ステンシリサイドやチタンシリサイド等の金属化合物
層；不純物がドーピングされた多結晶シリコン層とタン
グステンシリサイドやチタンシリサイド等の金属化合物
層の積層構造、不純物がドーピングされた多結晶シリコ
ン層とタングステンシリサイドやチタンシリサイド等の
金属化合物層と絶縁膜の積層構造；絶縁層を例示するこ
とができる。ここで、絶縁膜や絶縁層として、Ｓｉ
Ｏ2、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＳｂＳ
Ｇ、ＮＳＧ、ＳＯＧ、ＬＴＯ（Low Temperature Oxid
e、低温ＣＶＤ−ＳｉＯ2）、ＳｉＮ、ＳｉＯＮ等の公知
の絶縁材料、あるいはこれらの絶縁材料を積層したもの
挙げることができる。尚、近接効果の補正のために、あ
るいは、光近接効果の補正のために、あるいは、近接効
果及び光近接効果の補正のために、設計パターンデータ
の補正を行う。
【００２５】本発明のフォトマスク若しくはその作製方
法におけるフォトマスク、あるいは又、本発明の露光方
法、半導体装置若しくはその製造方法におけるフォトマ
スクとして、遮光用薄層から成るパターンが形成された
通常の露光用マスク、位相シフトマスク、半遮光用薄層
から成るパターンが形成されたハーフトーン方式位相シ
フトマスクを例示することができる。
【００２６】本発明の露光方法、半導体装置若しくはそ
の製造方法において、露光光を照射すべきフォトマスク
は、電子線レジストを現像して得られたエッチング用マ
スクを用いてマスクブランクスをエッチングすることで
作製されたフォトマスク（即ち、マスタマスク）と同一
のものであってもよいし、マスタマスクからコピーされ
たワーキングマスクであってもよい。
【００２７】本発明のパターンデータ補正方法、電子線
描画方法、フォトマスク若しくはその作製方法、露光方
法、並びに、半導体装置若しくはその製造方法において
は、前記階層領域ビットマップ化は、（Ａ）設計パター
ンを含む所定の領域に関する設計パターンデータを、第
１グリッドサイズに基づきビットマップ化し、第１グリ
ッドサイズに関するビットマップデータを作成する工程
と、（Ｂ）第ｍグリッドサイズ［但し、ｍ＝１，２，３
・・・Ｍであり、Ｍは座標値を表す最小グリッドサイズ
であり、第（ｍ＋１）グリッドサイズは第ｍグリッドサ
イズよりも小さい］に基づき得られたビットマップデー
タの内、設計パターンの縁部を含むビットマップデータ
に対して、第（ｍ＋１）グリッドサイズに基づくビット
マップデータを作成する工程、から成り、前記工程
（Ｂ）を、第（ｍ＋１）グリッドサイズに基づき得られ
たビットマップデータが設計パターンの縁部を表す座標
値を表現する迄、ｍを１ずつ増加させて繰り返すことか
ら構成されていることが好ましい。尚、第ｍグリッドサ
イズに基づき得られたビットマップデータが設計パター
ンの縁部を表す座標値を表現する場合には、第（ｍ＋
１）グリッドサイズに基づくビットマップデータを作成
する必要はない。尚、階層領域ビットマップ化の手法そ
れ自体に関しては、"Layout Design and Verificatio
n", T.Otsuki, er al., North Holland (1986), pp250-
251 に記載がある。
【００２８】上記の目的を達成するための本発明のパタ
ーンデータ補正装置は、複数の設計パターンをデータ化
した設計パターンデータを補正するためのパターンデー
タ補正装置であって、（ａ）設計パターンデータを入力
するための入力手段、（ｂ）ビットマップデータ作成手
段、（ｃ）設計パターンの線幅及び間隔決定手段、
（ｄ）近接効果及び／又は光近接効果の補正を行う補正
手段、及び、（ｅ）補正後の設計パターンデータを出力
するための出力手段、から構成され、前記ビットマップ
データ作成手段は、設計パターンデータを階層領域ビッ
トマップ化したビットマップデータを作成し、前記設計
パターンの線幅及び間隔決定手段は、設計パターンの線
幅、及び該設計パターンに隣接する設計パターンとの間
の間隔を該ビットマップデータから求め、前記補正手段
は、近接効果及び／又は光近接効果の補正のために、求
められた設計パターンの線幅及び間隔に基づき設計パタ
ーンデータの補正を行うことを特徴とする。
【００２９】本発明のパターンデータ補正装置において
は、前記ビットマップデータ作成手段は、（Ａ）設計パ
ターンを含む所定の領域に関する設計パターンデータ
を、第１グリッドサイズに基づきビットマップ化し、第
１グリッドサイズに関するビットマップデータを作成
し、（Ｂ）第ｍグリッドサイズ［但し、ｍ＝１，２，３
・・・Ｍであり、Ｍは座標値を表す最小グリッドサイズ
であり、第（ｍ＋１）グリッドサイズは第ｍグリッドサ
イズよりも小さい］に基づき得られたビットマップデー
タの内、設計パターンの縁部を含むビットマップデータ
に対して、第（ｍ＋１）グリッドサイズに基づくビット
マップデータを作成し、更に、第（ｍ＋１）グリッドサ
イズに基づき得られたビットマップデータが設計パター
ンの縁部を表す座標値を表現する迄、ｍを１ずつ増加さ
せて工程（Ｂ）を繰り返すことが好ましい。尚、第ｍグ
リッドサイズに基づき得られたビットマップデータが設
計パターンの縁部を表す座標値を表現する場合には、第
（ｍ＋１）グリッドサイズに基づくビットマップデータ
を作成する必要はない。
【００３０】本発明においては、例えば半導体装置の設
計パターンを１チップ分全部に対して検索するとき、設
計パターンデータを階層領域ビットマップ化したビット
マップデータを作成し、このビットマップデータから設
計パターンの線幅と間隔を求める。それ故、設計パター
ンデータとしてストリームフォーマットを用いる場合で
あっても、設計パターンの重なりあるいは接触の判定を
行う必要がない。一方、描画フォーマットを用いる場
合、パターンフラクチャリングや描画フィールド分割は
存在するが、設計パターンデータを階層領域ビットマッ
プ化することによってパターンフラクチャリングや描画
フィールド分割を考慮する必要が無くなり、しかも、従
来の技術のように全ての設計パターンに対して最小グリ
ッドサイズにてビットマップ化を行う必要がなく、階層
領域ビットマップ化によってビットマップデータのファ
イルサイズが小さくなる。以上の結果として、実用的な
速度でチップ全体の設計パターンを検索し、設計パター
ンの線幅と間隔を求めることが可能となる。
【００３１】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。
【００３２】（実施の形態１）実施の形態１は、例えば
半導体装置を製造するための複数の設計パターンをデー
タ化した設計パターンデータの補正方法に関し、（イ）
設計パターンデータを階層領域ビットマップ化したビッ
トマップデータを作成する工程、（ロ）設計パターンの
線幅、及び該設計パターンに隣接する設計パターンとの
間の間隔を該ビットマップデータから求める工程、及
び、（ハ）近接効果及び／又は光近接効果の補正のため
に、求められた設計パターンの線幅及び間隔に基づき設
計パターンデータの補正を行う工程を具備する。尚、パ
ターンデータ補正方法を含む、設計パターンデータから
電子線描画用パターンデータを作成するフローを、図１
のフローチャートに示す。
【００３３】以下、階層領域ビットマップ化の詳細を、
図２を参照して説明する。設計パターンＡ及び設計パタ
ーンＢの一方の縁部Ａ1及びＢ1は、図２の（Ａ）に示す
ように、最小グリッドサイズを単位としたビットマップ
データで表現したとき、第１２番目のビットマップデー
タと第１３番目のビットマップデータの間、及び第５３
番目のビットマップデータと第５４番目のビットマップ
データの間に位置するものとする。一方、設計パターン
Ａ及び設計パターンＢの他方の縁部Ａ2及びＢ2は、第３
２番目のビットマップデータと第３３番目のビットマッ
プデータの間、及び第６２番目のビットマップデータと
第６３番目のビットマップデータの間に位置するものと
する。即ち、最小グリッドサイズを単位としたとき、設
計パターンＡの端部Ａ1，Ａ2を表す座標値を示すビット
マップデータは、第１３番目のビットマップデータ及び
第３２番目のビットマップデータである。一方、設計パ
ターンＢの端部Ｂ1，Ｂ2を表す座標値を示すビットマッ
プデータは、第５４番目のビットマップデータ及び第６
２番目のビットマップデータである。尚、それぞれのビ
ットマップデータは、例えば２ビットバイトにて構成さ
れているとする。
【００３４】更には、設計パターンが存在しない領域の
みをビットマップデータが表現する場合には、ビットマ
ップデータの内容として「００」が書き込まれ、設計パ
ターンが存在する領域のみをビットマップデータが表現
する場合には、ビットマップデータの内容として「１
１」が書き込まれるとする。更には、階層が１つ下のビ
ットマップデータが存在する場合には、ビットマップデ
ータの内容として「１０」が書き込まれるとする。言い
換えれば、設計パターンの縁部の情報を含むビットマッ
プデータであるところの内容が「１０」のビットマップ
データに対して、１つ下の階層のビットマップデータの
作成、即ち、第（ｍ＋１）グリッドサイズに基づくビッ
トマップデータの作成を行う必要があることを意味す
る。一方、連続するビットマップデータの内容が「０
０」から「１１」若しくは「１１」から「００」に変わ
る場合には、「１１」を内容として有するビットマップ
データは、設計パターンの縁部を表す座標値を表現して
いる。ここで、以下の説明においては、第ｍグリッドサ
イズに基づき得られた第Ｎ番目のビットマップデータ
を、Ｄm_Nと表現する。また、添字中の「（）」内の数
字は、Ｄm_Nのビットマップデータが含まれる上位のビ
ットマップデータ［より小さい数（ｍ）のグリッドサイ
ズにおけるビットマップデータ］を表す。
【００３５】以下、実施の形態１の設計パターンデータ
の補正方法を説明する。
【００３６】［工程−１００］先ず、設計パターンデー
タの抽出を行う。そして、階層領域ビットマップ化にお
いては、先ず、設計パターンを含む所定の領域に関する
設計パターンデータを、第１グリッドサイズに基づきビ
ットマップ化し、第１グリッドサイズに関するビットマ
ップデータを作成する。このビットマップ化の処理は、
設計パターンに対して例えば１次元的に行う。即ち、設
計パターンデータの抽出を行い、抽出された設計パター
ンデータに対して、図２の（Ａ）に示した点線（この点
線は、例えば設計パターンの重心を通過する）に沿っ
て、設計パターンが存在するか否かの判定を行う。第１
グリッドサイズは、例えば、最小グリッドサイズの１６
倍に相当する。この第１グリッドサイズにおいては、図
２の（Ｂ）に示すように、第１番目のビットマップデー
タには「１０」が書き込まれ、第２番目のビットマップ
データには「１１」が書き込まれ、第３番目のビットマ
ップデータには「００」が書き込まれ、第４番目のビッ
トマップデータには「１０」が書き込まれる。即ち、以
下の表１に示すとうりとなる。尚、表の右側の数字は、
第ｍグリッドサイズのビットマップデータに含まれる、
最小グリッドサイズを単位としたときのビットマップデ
ータの番号を意味する。以下の表においても同様であ
る。
【００３７】
【表１】ビットマップデータ Ｄ1_1（１０） １〜１６ Ｄ1_2（１１） １７〜３２ Ｄ1_3（００） ３３〜４８ Ｄ1_4（１０） ４９〜６４
【００３８】［工程−１１０］次に、第ｍグリッドサイ
ズ［但し、ｍ＝１，２，３・・・Ｍであり、Ｍは座標値
を表す最小グリッドサイズであり、第（ｍ＋１）グリッ
ドサイズは第ｍグリッドサイズよりも小さい］に基づき
得られたビットマップデータの内、設計パターンの縁部
を含むビットマップデータに対して、第（ｍ＋１）グリ
ッドサイズに基づくビットマップデータを作成する。
尚、実施の形態１においては、Ｍ＝３としたが、本発明
のパターンデータ補正方法におけるＭの値はこれに限定
するものではない。
【００３９】具体的には、第１グリッドサイズに基づき
得られたビットマップデータの内、設計パターンの縁部
を含むビットマップデータに対して、第２グリッドサイ
ズに基づくビットマップデータを作成する。即ち、デー
タ内容が「１０」を有するビットマップデータである第
１番目のビットマップデータＤ1_1及び第４番目のビッ
トマップデータＤ1_4に対して、第２グリッドサイズに
基づくビットマップデータを作成する。第２グリッドサ
イズは、例えば、最小グリッドサイズの４倍に相当す
る。第１グリッドサイズに基づくビットマップデータに
対して、第２グリッドサイズに基づくビットマップデー
タを作成すると、以下の表２のとおりとなる。尚、第１
グリッドサイズに基づき得られたビットマップデータが
設計パターンの縁部を表す座標値を表現する場合、即
ち、第２番目のビットマップデータＤ1_2に関しては、
第２グリッドサイズに基づくビットマップデータを作成
する必要はない。
【００４０】
【表２】 Ｄ1_1（１０）に関して Ｄ2_1(1_1)（００） １〜 ４ Ｄ2_2(1_1)（００） ５〜 ８ Ｄ2_3(1_1)（００） ９〜１２ Ｄ2_4(1_1)（１１） １３〜１６ Ｄ1_4（１０）に関して Ｄ2_1(1_4)（００） ４９〜５２ Ｄ2_2(1_4)（１０） ５３〜５６ Ｄ2_3(1_4)（１１） ５７〜６０ Ｄ2_4(1_4)（１０） ６１〜６４
【００４１】更に、第（ｍ＋１）グリッドサイズに基づ
き得られたビットマップデータが設計パターンの縁部を
表す座標値を表現する迄、ｍを１ずつ増加させて繰り返
す。即ち、データ内容が「１０」であるビットマップデ
ータが存在する場合には、ｍを１つ増加させて［工程−
１１０］を繰り返す。具体的には、データ内容が「１
０」であるビットマップデータＤ2_2(1_4)（１０）及び
Ｄ2_4(1_4)（１０）に対して、第３グリッドサイズに基
づくビットマップデータを作成する。第３グリッドサイ
ズは、例えば、最小グリッドサイズである。第２グリッ
ドサイズに基づくビットマップデータに対して、第３グ
リッドサイズに基づくビットマップデータを作成する
と、以下の表３のとおりとなる。尚、第２グリッドサイ
ズに基づき得られたビットマップデータが設計パターン
の縁部を表す座標値を表現する場合、即ち、Ｄ1_1（１
０）に関する第４番目のビットマップデータＤ2_4(1_1)
に関しては、第３グリッドサイズに基づくビットマップ
データを作成する必要はない。
【００４２】
【表３】 Ｄ2_2(1_4)（１０）に関して Ｄ3_1(2_2)(1_4)（００） ５３ Ｄ3_2(2_2)(1_4)（１１） ５４ Ｄ3_3(2_2)(1_4)（１１） ５５ Ｄ3_4(2_2)(1_4)（１１） ５６ Ｄ2_4（１０）に関して Ｄ3_1(2_4)(1_4)（１１） ６１ Ｄ3_2(2_4)(1_4)（１１） ６２ Ｄ3_3(2_4)(1_4)（００） ６３ Ｄ3_4(2_4)(1_4)（００） ６４
【００４３】以上に説明した階層領域ビットマップ化に
よれば、最小グリッドサイズを単位としたときのビット
マップデータの番号が第１番目〜第６４番目内に対応す
る領域において、設計パターンが占める領域を表現する
ためのビットマップデータ数は２０でよい。一方、従来
の領域ビットマップ法によれば、ビットマップデータ数
は６４であり、設計パターンデータを階層領域ビットマ
ップ化したビットマップデータを作成することにより、
ビットマップデータのサイズを飛躍的に減少させること
ができる。その結果、データ検索の高速化を図ることが
でき、更には、使用するメモリや記憶媒体の容量を減少
させることができる。
【００４４】こうして得られたビットマップデータか
ら、設計パターンの線幅、及びこの設計パターンに隣接
する設計パターンとの間の間隔を容易に求めることがで
きる。例えば、図２の（Ａ）に示した設計パターンＡの
線幅は、Ｄ1_2及びＤ2_4(1_1)のビットマップデータに
基づく演算（グリッドサイズを考慮したビットマップデ
ータの減算）を行うことで求めることができる。また、
設計パターンＢの線幅は、Ｄ3_2(2_4)(1_4)及びＤ
3_2(2_2)(1_4)のビットマップデータに基づく演算を行
うことで求めることができる。更には、設計パターンＡ
に隣接する設計パターンＢとの間の間隔は、Ｄ
3_2(2_2)(1_4)及びＤ1_2のビットマップデータに基づく
演算を行うことで求めることができる。
【００４５】尚、階層領域ビットマップ化においては、
図３に示すように、設計パターンデータがストリームフ
ォーマットであって設計パターン同士に重なりが存在す
る場合でも、得られたビットマップデータは、１つのパ
ターンを表す。尚、図３においては、１次元的に、点線
に沿って設計パターンが存在するか否かの判定を行い、
第１グリッドサイズに基づきビットマップ化したビット
マップデータのみを示す。即ち、設計パターンデータが
ストリームフォーマットであっても、ビットマップデー
タにおいては、設計パターンの重なりは除去される。従
来の技術においては、例えば、設計パターンデータに対
して図形演算処理を施し、その後、描画用パターンデー
タを作成する。一方、本発明における階層領域ビットマ
ップ化にあっては、ビットマップデータ上で設計パター
ンの重なりを除去できるので、図形演算と近接効果ある
いは光近接効果の補正といった処理との間のオーバーヘ
ッドを減少させることが可能となる。
【００４６】［工程−１２０］そして、近接効果及び／
又は光近接効果の補正のために、求められた設計パター
ンの線幅及び間隔に基づき設計パターンデータの補正を
行う。即ち、設計パターンの線幅及び間隔に対応した近
接効果及び／又は光近接効果の補正ルールを予めシミュ
レーションや実験にて決定しておけば、求められた設計
パターンの線幅及び間隔に対して補正ルールを適用する
ことによって、当該設計パターンに対する近接効果及び
／又は光近接効果の補正を行い、補正後の設計パターン
データを得ることができる。あるいは又、求められた設
計パターンの線幅及び間隔に基づき光強度シミュレーシ
ョンを行うことによって、当該設計パターンに対する光
近接効果補正を行い、光近接効果補正後の設計パターン
データを得ることができる。
【００４７】近接効果の補正方法としては、例えば、設
計パターンの形状を修正する方法（設計パターンの縁部
を移動させる方法やダミーパターンを設ける方法を含
む）、あるいは、電子線描画にて描画する際のドーズ量
を制御する方法を例示することができる。また、光近接
効果の補正方法としては、例えば、設計パターンの形状
を修正する方法、あるいは、設計パターンの近傍にダミ
ーパターンを設ける方法を例示することができる。
【００４８】あるいは又、近接効果の補正方法として
は、例えば、平成７年８月１日出願の特願平７−１９６
８９８号（特開平９−４５６００号公報）に開示された
方法とすることもできる。この特許公開公報に開示され
た方法によれば、近接効果の補正のために、電子線描画
の際に電子が散乱する範囲の大きさのメッシュに基づき
設計パターンを分割し、メッシュデータをメッシュ登録
する。そして、ある中心のメッシュに着目し、そのメッ
シュの周辺を含むメッシュ内を検索し、中心のメッシュ
に登録された設計パターンの周辺に別の設計パターンが
登録されているかを判別する。そして、周辺に別の設計
パターンがある場合には、電子線描画の際に図形間近接
効果が生じると判断し、中心のメッシュに登録された設
計パターンの図形間近接効果が生じる部分を細分化し、
細分化された設計パターンの部分のそれぞれに最適ドー
ズ量を割り振る。一方、周辺に別の設計パターンがない
場合には、電子線描画の際に図形内近接効果が生じると
判断し、中心のメッシュに登録された設計パターンの図
形内近接効果が生じる部分を細分化し、細分化された設
計パターンの部分のそれぞれに最適ドーズ量を割り振
る。
【００４９】また、光近接効果を補正するために、露光
の際に生じる光近接効果を考慮した大きさのメッシュに
基づき設計パターンを分割し、メッシュデータをメッシ
ュ登録する。そして、ある中心のメッシュに着目し、そ
のメッシュの周辺を含むメッシュ内を検索し、中心のメ
ッシュに登録された設計パターンの周辺に別の設計パタ
ーンが登録されているかを判別する。そして、周辺に別
の設計パターンがある場合には、露光の際に図形間光近
接効果が生じると判断し、中心のメッシュに登録された
設計パターンの図形間光近接効果が生じる部分を細分化
し、細分化された設計パターンの部分を変形する。一
方、周辺に別の設計パターンがない場合には、露光の際
に図形内光近接効果が生じると判断し、中心のメッシュ
に登録された設計パターンの図形内光近接効果が生じる
部分を細分化し、細分化された設計パターンの部分を変
形する。尚、細分化された設計パターンの部分の変形
は、例えばレジストパターンの形状が設計パターンの形
状に近づくような変形とする。
【００５０】このように、設計パターンの一部分のみの
ドーズ量を変え、あるいは変形することによって、図形
数の増加や、計算時間、補正された設計パターンデータ
のファイルサイズの増加を抑制することが可能となる。
この特許公開公報に開示された方法において、例えば、
設計パターンを分割すべきメッシュの大きさを第ｍグリ
ッドサイズの大きさと一致させ、本発明における階層領
域ビットマップ化を施すことによって、ある中心のメッ
シュに着目し、そのメッシュの周辺を含むメッシュ内を
検索し、中心のメッシュに登録された設計パターンの周
辺に別の設計パターンが登録されているかを判別する工
程を高速にて実行することができる。そして、設計パタ
ーンの線幅及び間隔をビットマップデータから求め、間
隔が設計パターンを分割すべきメッシュの大きさよりも
小さい場合、近接効果及び／又は光近接効果の補正を行
う必要があるので、求められた設計パターンの線幅及び
間隔に基づき設計パターンデータの補正を行えばよい。
【００５１】［工程−１３０］そして、補正後の設計パ
ターンデータから電子線描画用パターンデータを作成す
る。電子線描画用パターンデータの作成方法は、ラスタ
走査方式あるいはベクタ走査方式といった如何なる電子
線描画装置を用いるかに依存するが、公知の方法にて行
うことができる。即ち、例えば、補正後の描画フォーマ
ットの設計パターンデータを電子線描画装置にて電子線
偏向用データ（電子線描画用パターンデータに相当す
る）に変換し、アパーチャーを変動させることで設計パ
ターンデータと同形状の電子線照射を行う。
【００５２】以上の実施の形態１のパターンデータ補正
方法によれば、例えば半導体装置の設計パターンを１チ
ップ分全部に対して検索するとき、設計パターンデータ
がストリームフォーマットであっても、設計パターンの
重なりあるいは接触の判定を行う必要がない。また、描
画フォーマットを用いる場合、パターンフラクチャリン
グや描画フィールド分割は存在するが、設計パターンデ
ータを階層領域ビットマップ化することによってパター
ンフラクチャリングや描画フィールド分割を考慮する必
要が無くなり、しかも、従来の技術のように全ての設計
パターンに対して最小グリッドサイズにてビットマップ
化を行う必要がない。それ故、ビットマップデータのフ
ァイルサイズが小さくなり、実用的な速度でチップ全体
の設計パターンを検索し、設計パターンの線幅と間隔を
求めることができる。また、図形演算と近接効果あるい
は光近接効果の補正といった処理との間のオーバーヘッ
ドを減少させることができる。
【００５３】図４に本発明のパターンデータ補正装置の
概念図を示す。このパターンデータ補正装置は、複数の
設計パターンをデータ化した設計パターンデータを補正
するためのパターンデータ補正装置である。そして、設
計パターンデータを入力するための入力手段、ビットマ
ップデータ作成手段、設計パターンの線幅及び間隔決定
手段、近接効果及び／又は光近接効果の補正を行う補正
手段、及び、補正後の設計パターンデータを出力するた
めの出力手段から構成されている。
【００５４】入力手段は、設計パターンデータをパター
ンデータ補正装置に対して指定あるいは入力できる手段
であれば、如何なる手段であってもよく、例えばキーボ
ードやタッチパネルを例示することができる。あるいは
又、フロッピーディスク等の記録媒体に記録された設計
パターンデータをパターンデータ補正装置に入力する場
合や、他のデータ処理装置に記録された設計パターンデ
ータをパターンデータ補正装置に入力する場合には、入
力手段は、これらの設計パターンデータを受け取りそし
て記憶するハードディスク等とすることもできる。更に
は、設計パターンデータが電気信号の形態で入力される
場合には、入力手段は入力端子とすることができる。出
力手段は、近接効果及び／又は光近接効果の補正が施さ
れた設計パターンデータを出力するための出力端子とす
ることができる。あるいは又、出力手段は、補正が施さ
れた設計パターンデータに基づき、補正された設計パタ
ーンを紙、フィルム等に記録することができるプリンタ
やＸＹプロッターとすることもできる。
【００５５】ビットマップデータ作成手段は、設計パタ
ーンデータを階層領域ビットマップ化したビットマップ
データを作成する。また、設計パターンの線幅及び間隔
決定手段は、設計パターンの線幅、及びこの設計パター
ンに隣接する設計パターンとの間の間隔をこのビットマ
ップデータから求める。更には、補正手段は、近接効果
及び／又は光近接効果の補正のために、求められた設計
パターンの線幅及び間隔に基づき設計パターンデータの
補正を行う。ビットマップデータ作成手段、設計パター
ンの線幅及び間隔決定手段、近接効果及び／又は光近接
効果の補正を行う補正手段のそれぞれは、ＲＡＭやＲＯ
Ｍ、光記憶媒体等の記憶手段とＣＰＵから構成すること
ができる。ここで、ビットマップデータ作成手段は、
（Ａ）設計パターンを含む所定の領域に関する設計パタ
ーンデータを、第１グリッドサイズに基づきビットマッ
プ化し、第１グリッドサイズに関するビットマップデー
タを作成し、（Ｂ）第ｍグリッドサイズ［但し、ｍ＝
１，２，３・・・Ｍであり、Ｍは座標値を表す最小グリ
ッドサイズであり、第（ｍ＋１）グリッドサイズは第ｍ
グリッドサイズよりも小さい］に基づき得られたビット
マップデータの内、設計パターンの縁部を含むビットマ
ップデータに対して、第（ｍ＋１）グリッドサイズに基
づくビットマップデータを作成し、更に、第（ｍ＋１）
グリッドサイズに基づき得られたビットマップデータが
設計パターンの縁部を表す座標値を表現する迄、ｍを１
ずつ増加させて工程（Ｂ）を繰り返す。これらの各手段
の行う動作は、実質的には、上述のパターンデータ補正
方法と同様であるため、詳細な説明は省略する。
【００５６】パターンデータ補正装置には、更に、記憶
手段が備えられていることが好ましい。この記憶手段に
は、ビットマップデータの作成プログラム、設計パター
ンの線幅及び間隔決定処理プログラム、近接効果及び／
又は光近接効果の補正処理プログラムや、各種テーブ
ル、ルールが記憶されている。また、パターンデータ補
正装置には、更に、入力された設計パターンデータを記
憶するための設計パターンデータ記憶手段、及び補正後
の設計パターンデータを記憶する補正後設計パターンデ
ータ記憶手段が備えられていてもよい。これらの設計パ
ターンデータ記憶手段、及び補正後の設計パターンデー
タを記憶する記憶手段は、例えばＲＡＭ等のメモリやハ
ードディスク等から構成することができる。尚、ＣＰＵ
等から構成された光強度シミュレーション手段を更に備
え、求められた設計パターンの線幅及び間隔に基づき設
計パターンに対する光近接効果補正を行い、光近接効果
補正後の設計パターンデータを得る構成としてもよい。
【００５７】このパターンデータ補正装置は、設計パタ
ーンデータを作成する装置、あるいは又、電子線描画装
置に組み込まれていてもよいし、これらの装置とは独立
した装置としてもよい。
【００５８】（実施の形態２）実施の形態２は、本発明
の電子線描画方法、並びに、フォトマスク及びその作製
方法に関する。即ち、電子線描画方法に関しては、例え
ば半導体装置を製造するための複数の設計パターンをデ
ータ化した設計パターンデータを補正し、得られた補正
後の設計パターンデータから作成された電子線描画用パ
ターンデータに基づき基体上に形成された電子線レジス
トに対して電子線描画を行う。実施の形態２における基
体はマスクブランクスである。そして、フォトマスク及
びその作製方法に関しては、その後、電子線レジストを
現像して得られたエッチング用マスクを用いてマスクブ
ランクスをエッチングする。尚、設計パターンデータの
補正は、実施の形態１にて説明した階層領域ビットマッ
プ化を含む本発明のパターンデータ補正方法に基づき行
う。
【００５９】実施の形態２においては、具体的には、図
５の（Ａ）に模式的な一部断面図を示すように、基体と
して、露光光に対して透明なガラス基板１０の表面に金
属から成る遮光用薄層１１を形成したマスクブランクス
を用いたが、このような構成のマスクブランクスに限定
するものではない。そして、遮光用薄層１１の上に、例
えばポジ型の電子線レジスト１２を塗布し、実施の形態
１と同様の方法にて作成された電子線描画用パターンデ
ータに基づき、電子線レジスト１２に対して電子線描画
を行う。この状態を図５の（Ｂ）に示すが、斜線を付し
た電子線レジスト１２の部分は電子ビームにて描画され
た部分である。
【００６０】次いで、電子線レジスト１２を現像した後
（図５の（Ｃ）参照）、パターニングされた電子線レジ
スト１２をエッチング用マスクとして、マスクブランク
ス、より具体的には遮光用薄層１１をエッチングする。
こうして、図５の（Ｄ）に示す構造を有するフォトマス
ク（マスタマスク）を作製することができる。
【００６１】（実施の形態３）実施の形態３も本発明の
電子線描画方法に関し、より詳しくは、半導体基板等の
基体上に形成された電子線レジストへ電子ビームを直接
描画する電子線描画方法に関する。実施の形態３におい
ては、図６の（Ａ）に模式的な一部断面図を示すよう
に、基体は、半導体基板２０の上方に形成されたアルミ
ニウム系合金から成る金属層２２から構成されている
が、このような構造に限定するものではない。尚、参照
番号２１は半導体基板２０上に形成された層間絶縁層で
ある。そして、実施の形態３における電子線描画方法に
関しては、例えば半導体装置を製造するための複数の設
計パターンをデータ化した設計パターンデータを補正
し、得られた補正後の設計パターンデータから作成され
た電子線描画用パターンデータに基づき基体である金属
層２２上に形成された電子線レジスト２３に対して電子
線描画を行う。この状態を図６の（Ｂ）に示すが、斜線
を付した電子線レジスト２３の部分は電子ビームにて描
画された部分である。尚、設計パターンデータの補正
は、実施の形態１にて説明した階層領域ビットマップ化
を含む本発明のパターンデータ補正方法に基づき行う。
【００６２】次いで、電子線レジスト２３を現像した後
（図６の（Ｃ）参照）、パターニングされた電子線レジ
スト２３をエッチング用マスクとして、基体、より具体
的には金属層２２をエッチングする。こうして、図６の
（Ｄ）に示す構造を作製することができる。
【００６３】（実施の形態４）実施の形態４は、本発明
の露光方法、並びに、半導体装置及びその製造方法に関
する。即ち、露光方法に関しては、例えば複数の設計パ
ターンをデータ化した設計パターンデータを補正し、得
られた補正後の設計パターンデータから作成された電子
線描画用パターンデータに基づきマスクブランクス上に
形成された電子線レジストに対して電子線描画を行う。
その後、この電子線レジストを現像して得られたエッチ
ング用マスクを用いてマスクブランクスをエッチングす
ることで作製されたフォトマスクを使用する。そして、
このフォトマスクに露光光を照射し、フォトマスクに形
成されたパターンを基体上に形成されたフォトレジスト
に転写する。半導体装置及びその製造方法に関しては、
フォトマスクに形成されたパターンを基体上に形成され
たフォトレジストに転写した後、このフォトレジストを
現像して得られたエッチング用マスクを用いて基体をエ
ッチングする。尚、設計パターンデータの補正は、実施
の形態１にて説明した階層領域ビットマップ化を含む本
発明のパターンデータ補正方法に基づき行う。
【００６４】実施の形態４においては、具体的には、図
７の（Ａ）に模式的な一部断面図を示すように、基体
は、半導体基板３０の上方に形成されたアルミニウム系
合金から成る金属層３２から構成されているが、これに
限定するものではない。尚、参照番号３１は半導体基板
３０上に形成された層間絶縁層である。そして、金属層
３２の上に、例えばポジ型のフォトレジスト３３を塗布
する。尚、実施の形態１と同様の方法にて作成された電
子線描画用パターンデータに基づき、マスクブランクス
上に形成された電子線レジストに対して電子線描画を行
った後、電子線レジストを現像して得られたエッチング
用マスクを用いてマスクブランクスをエッチングするこ
とで作製されたフォトマスク３４を使用する。そして、
フォトマスク３４に露光光を照射し、フォトマスク３４
に形成されたマスクパターンを基体である金属層３２上
に形成されたフォトレジスト３３に転写する。この状態
を図７の（Ｂ）に示すが、斜線を付したフォトレジスト
３３の部分がパターン転写部分である。
【００６５】次いで、フォトレジスト３３を現像した
後、パターニングされたフォトレジスト３３をエッチン
グ用マスクとして、基体、より具体的には金属層３２を
エッチングする。こうして、図７の（Ｃ）に示す構造を
有する半導体装置を製造することができる。
【００６６】以上、本発明を発明の実施の形態に基づき
説明したが、本発明はこれらに限定されるものではな
い。発明の実施の形態にて使用した材料や各種条件は例
示であり、適宜変更することができる。また、発明の実
施の形態１にて説明した本発明のパターンデータ補正方
法の各工程も変更することが可能である。例えば、図８
に示すように、先ず、設計パターンデータの抽出を行っ
て階層領域ビットマップ化を図り、全ての設計パターン
データに対して階層領域ビットマップ化を完了させる。
その後、再び、設計パターンデータの抽出を行い、この
とき、階層領域ビットマップ化によって得られたビット
マップデータを参照して設計パターンの線幅及び間隔
（スペース）を決定し、この結果を基に近接効果及び／
又は光近接効果の補正を行ってもよい。そして、得られ
た補正後の設計パターンデータから電子線描画用パター
ンデータを作成する。あるいは又、場合によっては、設
計パターンデータを補正しながら、かかる補正された設
計パターンデータから直ちに電子線描画用パターンデー
タを作成し、この電子線描画用パターンデータに基づき
電子線描画を行ってもよい。
【００６７】本発明の階層領域ビットマップ化において
は、本質的には如何なるアルゴリズムをも採用すること
ができる。要は、最終的に、設計パターンを含む所定の
領域に関する設計パターンデータをビットマップ化して
作成された第ｍグリッドサイズ［但し、ｍ＝１，２，３
・・・Ｍであり、Ｍは座標値を表す最小グリッドサイズ
であり、第（ｍ＋１）グリッドサイズは第ｍグリッドサ
イズよりも小さい］に基づき得られ、そして一部に設計
パターンの縁部を表す座標値を表現するビットマップデ
ータが含まれているビットマップデータから構成され
た、階層化された領域ビットマップを得ることができる
アルゴリズムであれば、如何なるアルゴリズムも本発明
の階層領域ビットマップ化に包含される。
【００６８】また、設計パターンの密度が低く、設計パ
ターン数ｎが非常に少ない場合には、単純に或る設計パ
ターンに隣接する設計パターンを検索し、この或る設計
パターンの線幅の演算、及び或る設計パターンに隣接す
る設計パターンとの間の間隔の演算を行った方が、近接
効果及び／又は光近接効果を補正すべき設計パターンの
検索処理時間が短い場合がある。尚、このような補正す
べき設計パターンの検索アルゴリズムを、便宜上、ｎ×
ｎアルゴリズムと呼ぶ。近接効果の補正のために設計パ
ターンを分割するメッシュサイズ（５倍フォトマスク
上）と近接効果の補正処理時間の関係を図９に示す。メ
ッシュサイズが小さくなるに従い、設計パターンは小さ
なメッシュにて分割されるために、メッシュ分割後の設
計パターン数ｎが増大する。従って、ｎ×ｎアルゴリズ
ムにおいては近接効果の補正処理時間が増加する。一
方、階層領域ビットマップ化を行う場合、メッシュサイ
ズが小さくなっても、近接効果の補正処理時間の増加割
合はｎ×ｎアルゴリズムよりも小さい。従って、実験や
シミュレーション等によって、設計パターン密度と、メ
ッシュサイズと、ｎ×ｎアルゴリズム及び階層領域ビッ
トマップ化における近接効果の補正処理時間との関係を
求めておき、設計パターン密度に基づき、どちらの方法
を採用するかを決定してもよい。この場合、１チップ内
の平均設計パターン密度に基づきどちらの方法を採用す
るかを決定してもよいし、１チップ内の設計パターン密
度が高い領域に対しては階層領域ビットマップ化を適用
し、設計パターン密度が低い領域に対してはｎ×ｎアル
ゴリズムを適用してもよい。
【００６９】発明の実施の形態１においては、Ｍ＝３の
例を説明したが、本発明はこのようなＭの値に限定され
ない。第Ｍグリッドサイズを、例えば１６ｎｍとし、
［第ｍグリッドサイズ］／［第（ｍ＋１）グリッドサイ
ズ］の値を１６とし、Ｍ＝６とすれば、各グリッドサイ
ズは以下の表４のとおりとなる。但し、本発明における
階層領域ビットマップ化における各グリッドサイズは表
４の値に限定されるものではない。
【００７０】
【表４】 第１グリッドサイズ：約１６ｍｍ（１６6ｎｍ） 第２グリッドサイズ：約１ｍｍ （１６5ｎｍ） 第３グリッドサイズ：約６５μｍ（１６4ｎｍ） 第４グリッドサイズ：約４μｍ （１６3ｎｍ） 第５グリッドサイズ：２５６ｎｍ（１６2ｎｍ） 第６グリッドサイズ：１６ｎｍ
【００７１】
【発明の効果】本発明によれば、例えば半導体装置の設
計パターンを１チップ分全部に対して検索するときにあ
っても、階層領域ビットマップ化によってビットマップ
データのファイルサイズが小さくなる結果として、実用
的な速度でチップ全体の設計パターンを検索し、設計パ
ターンの線幅と間隔を求めることが可能となる。それ
故、例えばフォトマスク作製や半導体装置の製造におけ
るスループットの低下を招くことなく、微細な加工を行
うことが可能となる。
【図面の簡単な説明】
【図１】パターンデータ補正方法を含む設計パターンデ
ータから電子線描画用パターンデータを作成する発明の
実施の形態１におけるフローチャートである。
【図２】階層領域ビットマップ化を説明するための設計
パターンの模式図及びビットマップデータの模式図であ
る。
【図３】設計パターンに重なりがある場合の、階層領域
ビットマップ化を説明するための図である。
【図４】本発明のパターンデータ補正装置の概念図であ
る。
【図５】発明の実施の形態２を説明するための、マスク
ブランクス等の模式的な一部断面図である。
【図６】発明の実施の形態３を説明するための、半導体
基板等の模式的な一部断面図である。
【図７】発明の実施の形態４を説明するための、半導体
基板等の模式的な一部断面図である。
【図８】本発明のパターンデータ補正方法を含む、設計
パターンデータから電子線描画用パターンデータを作成
するフローチャートである。
【図９】本発明における階層領域ビットマップ化及びｎ
×ｎアルゴリズムを採用したときの、５倍フォトマスク
上でのメッシュサイズと近接効果の補正処理時間の関係
を示すグラフである。
【図１０】従来の近接効果を補正する方法を説明するた
めの設計パターンの模式図である。
【図１１】設計パターンデータがストリームフォーマッ
トである場合の、従来の設計パターンデータの光近接効
果の補正を含む、設計パターンデータから電子線描画用
パターンデータを作成するフローチャートの一例であ
る。
【図１２】光強度シミュレーションにて、設計パターン
の疎密度に起因した光近接効果の影響を調べた結果を模
式的に示す図である。
【図１３】従来の領域ビットマップ法を説明するための
設計パターンの模式図及びビットマップデータの模式図
である。
【符号の説明】
１０・・・ガラス基板、１１・・・遮光用薄層、１２・
・・電子線レジスト、２０，３０・・・半導体基板、２
１，３１・・・層間絶縁層、２２，３２・・・金属層、
２３・・・電子線レジスト、３３・・・フォトレジスト

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】複数の設計パターンをデータ化した設計パ
    ターンデータの補正方法であって、 （イ）設計パターンデータを階層領域ビットマップ化し
    たビットマップデータを作成する工程、 （ロ）設計パターンの線幅、及び該設計パターンに隣接
    する設計パターンとの間の間隔を該ビットマップデータ
    から求める工程、及び、 （ハ）近接効果及び／又は光近接効果の補正のために、
    求められた設計パターンの線幅及び間隔に基づき設計パ
    ターンデータの補正を行う工程、を具備することを特徴
    とするパターンデータ補正方法。
  2. 【請求項２】前記階層領域ビットマップ化は、 （Ａ）設計パターンを含む所定の領域に関する設計パタ
    ーンデータを、第１グリッドサイズに基づきビットマッ
    プ化し、第１グリッドサイズに関するビットマップデー
    タを作成する工程と、 （Ｂ）第ｍグリッドサイズ［但し、ｍ＝１，２，３・・
    ・Ｍであり、Ｍは座標値を表す最小グリッドサイズであ
    り、第（ｍ＋１）グリッドサイズは第ｍグリッドサイズ
    よりも小さい］に基づき得られたビットマップデータの
    内、設計パターンの縁部を含むビットマップデータに対
    して、第（ｍ＋１）グリッドサイズに基づくビットマッ
    プデータを作成する工程、から成り、前記工程（Ｂ）
    を、第（ｍ＋１）グリッドサイズに基づき得られたビッ
    トマップデータが設計パターンの縁部を表す座標値を表
    現する迄、ｍを１ずつ増加させて繰り返すことを特徴と
    する請求項１に記載のパターンデータ補正方法。
  3. 【請求項３】複数の設計パターンをデータ化した設計パ
    ターンデータを補正し、得られた補正後の設計パターン
    データから作成された電子線描画用パターンデータに基
    づき基体上に形成された電子線レジストに対して電子線
    描画を行う電子線描画方法であって、 前記設計パターンデータの補正には、 （イ）設計パターンデータを階層領域ビットマップ化し
    たビットマップデータを作成する工程、 （ロ）設計パターンの線幅、及び該設計パターンに隣接
    する設計パターンとの間の間隔を該ビットマップデータ
    から求める工程、及び、 （ハ）近接効果及び／又は光近接効果の補正のために、
    求められた設計パターンの線幅及び間隔に基づき設計パ
    ターンデータの補正を行う工程、が含まれることを特徴
    とする電子線描画方法。
  4. 【請求項４】前記階層領域ビットマップ化は、 （Ａ）設計パターンを含む所定の領域に関する設計パタ
    ーンデータを、第１グリッドサイズに基づきビットマッ
    プ化し、第１グリッドサイズに関するビットマップデー
    タを作成する工程と、 （Ｂ）第ｍグリッドサイズ［但し、ｍ＝１，２，３・・
    ・Ｍであり、Ｍは座標値を表す最小グリッドサイズであ
    り、第（ｍ＋１）グリッドサイズは第ｍグリッドサイズ
    よりも小さい］に基づき得られたビットマップデータの
    内、設計パターンの縁部を含むビットマップデータに対
    して、第（ｍ＋１）グリッドサイズに基づくビットマッ
    プデータを作成する工程、から成り、前記工程（Ｂ）
    を、第（ｍ＋１）グリッドサイズに基づき得られたビッ
    トマップデータが設計パターンの縁部を表す座標値を表
    現する迄、ｍを１ずつ増加させて繰り返すことを特徴と
    する請求項３に記載の電子線描画方法。
  5. 【請求項５】複数の設計パターンをデータ化した設計パ
    ターンデータを補正し、得られた補正後の設計パターン
    データから作成された電子線描画用パターンデータに基
    づきマスクブランクス上に形成された電子線レジストに
    対して電子線描画を行った後、該電子線レジストを現像
    して得られたエッチング用マスクを用いてマスクブラン
    クスをエッチングする工程から成るフォトマスクの作製
    方法であって、 前記設計パターンデータの補正には、 （イ）設計パターンデータを階層領域ビットマップ化し
    たビットマップデータを作成する工程、 （ロ）設計パターンの線幅、及び該設計パターンに隣接
    する設計パターンとの間の間隔を該ビットマップデータ
    から求める工程、及び、 （ハ）近接効果及び／又は光近接効果の補正のために、
    求められた設計パターンの線幅及び間隔に基づき設計パ
    ターンデータの補正を行う工程、が含まれることを特徴
    とするフォトマスク作製方法。
  6. 【請求項６】前記階層領域ビットマップ化は、 （Ａ）設計パターンを含む所定の領域に関する設計パタ
    ーンデータを、第１グリッドサイズに基づきビットマッ
    プ化し、第１グリッドサイズに関するビットマップデー
    タを作成する工程と、 （Ｂ）第ｍグリッドサイズ［但し、ｍ＝１，２，３・・
    ・Ｍであり、Ｍは座標値を表す最小グリッドサイズであ
    り、第（ｍ＋１）グリッドサイズは第ｍグリッドサイズ
    よりも小さい］に基づき得られたビットマップデータの
    内、設計パターンの縁部を含むビットマップデータに対
    して、第（ｍ＋１）グリッドサイズに基づくビットマッ
    プデータを作成する工程、から成り、前記工程（Ｂ）
    を、第（ｍ＋１）グリッドサイズに基づき得られたビッ
    トマップデータが設計パターンの縁部を表す座標値を表
    現する迄、ｍを１ずつ増加させて繰り返すことを特徴と
    する請求項５に記載のフォトマスク作製方法。
  7. 【請求項７】複数の設計パターンをデータ化した設計パ
    ターンデータを補正し、得られた補正後の設計パターン
    データから作成された電子線描画用パターンデータに基
    づきマスクブランクス上に形成された電子線レジストに
    対して電子線描画を行った後、該電子線レジストを現像
    して得られたエッチング用マスクを用いてマスクブラン
    クスをエッチングすることで作製されたフォトマスクで
    あって、 前記設計パターンデータの補正には、 （イ）設計パターンデータを階層領域ビットマップ化し
    たビットマップデータを作成する工程、 （ロ）設計パターンの線幅、及び該設計パターンに隣接
    する設計パターンとの間の間隔を該ビットマップデータ
    から求める工程、及び、 （ハ）近接効果及び／又は光近接効果の補正のために、
    求められた設計パターンの線幅及び間隔に基づき設計パ
    ターンデータの補正を行う工程、が含まれることを特徴
    とするフォトマスク。
  8. 【請求項８】前記階層領域ビットマップ化は、 （Ａ）設計パターンを含む所定の領域に関する設計パタ
    ーンデータを、第１グリッドサイズに基づきビットマッ
    プ化し、第１グリッドサイズに関するビットマップデー
    タを作成する工程と、 （Ｂ）第ｍグリッドサイズ［但し、ｍ＝１，２，３・・
    ・Ｍであり、Ｍは座標値を表す最小グリッドサイズであ
    り、第（ｍ＋１）グリッドサイズは第ｍグリッドサイズ
    よりも小さい］に基づき得られたビットマップデータの
    内、設計パターンの縁部を含むビットマップデータに対
    して、第（ｍ＋１）グリッドサイズに基づくビットマッ
    プデータを作成する工程、から成り、前記工程（Ｂ）
    を、第（ｍ＋１）グリッドサイズに基づき得られたビッ
    トマップデータが設計パターンの縁部を表す座標値を表
    現する迄、ｍを１ずつ増加させて繰り返すことを特徴と
    する請求項７に記載のフォトマスク。
  9. 【請求項９】複数の設計パターンをデータ化した設計パ
    ターンデータを補正し、得られた補正後の設計パターン
    データから作成された電子線描画用パターンデータに基
    づきマスクブランクス上に形成された電子線レジストに
    対して電子線描画を行った後、該電子線レジストを現像
    して得られたエッチング用マスクを用いてマスクブラン
    クスをエッチングすることで作製されたフォトマスクを
    使用し、該フォトマスクに露光光を照射し、フォトマス
    クに形成されたパターンを基体上に形成されたフォトレ
    ジストに転写する露光方法であって、 前記設計パターンデータの補正には、 （イ）設計パターンデータを階層領域ビットマップ化し
    たビットマップデータを作成する工程、 （ロ）設計パターンの線幅、及び該設計パターンに隣接
    する設計パターンとの間の間隔を該ビットマップデータ
    から求める工程、及び、 （ハ）近接効果及び／又は光近接効果の補正のために、
    求められた設計パターンの線幅及び間隔に基づき設計パ
    ターンデータの補正を行う工程、が含まれることを特徴
    とする露光方法。
  10. 【請求項１０】前記階層領域ビットマップ化は、 （Ａ）設計パターンを含む所定の領域に関する設計パタ
    ーンデータを、第１グリッドサイズに基づきビットマッ
    プ化し、第１グリッドサイズに関するビットマップデー
    タを作成する工程と、 （Ｂ）第ｍグリッドサイズ［但し、ｍ＝１，２，３・・
    ・Ｍであり、Ｍは座標値を表す最小グリッドサイズであ
    り、第（ｍ＋１）グリッドサイズは第ｍグリッドサイズ
    よりも小さい］に基づき得られたビットマップデータの
    内、設計パターンの縁部を含むビットマップデータに対
    して、第（ｍ＋１）グリッドサイズに基づくビットマッ
    プデータを作成する工程、から成り、前記工程（Ｂ）
    を、第（ｍ＋１）グリッドサイズに基づき得られたビッ
    トマップデータが設計パターンの縁部を表す座標値を表
    現する迄、ｍを１ずつ増加させて繰り返すことを特徴と
    する請求項９に記載の露光方法。
  11. 【請求項１１】複数の設計パターンをデータ化した設計
    パターンデータを補正し、得られた補正後の設計パター
    ンデータから作成された電子線描画用パターンデータに
    基づきマスクブランクス上に形成された電子線レジスト
    に対して電子線描画を行った後、該電子線レジストを現
    像して得られたエッチング用マスクを用いてマスクブラ
    ンクスをエッチングすることで作製されたフォトマスク
    を使用し、該フォトマスクに露光光を照射し、フォトマ
    スクに形成されたパターンを基体上に形成されたフォト
    レジストに転写し、該フォトレジストを現像して得られ
    たエッチング用マスクを用いて基体をエッチングする工
    程を含む半導体装置の製造方法であって、 前記設計パターンデータの補正には、 （イ）設計パターンデータを階層領域ビットマップ化し
    たビットマップデータを作成する工程、 （ロ）設計パターンの線幅、及び該設計パターンに隣接
    する設計パターンとの間の間隔を該ビットマップデータ
    から求める工程、及び、 （ハ）近接効果及び／又は光近接効果の補正のために、
    求められた設計パターンの線幅及び間隔に基づき設計パ
    ターンデータの補正を行う工程、が含まれることを特徴
    とする半導体装置の製造方法。
  12. 【請求項１２】前記階層領域ビットマップ化は、 （Ａ）設計パターンを含む所定の領域に関する設計パタ
    ーンデータを、第１グリッドサイズに基づきビットマッ
    プ化し、第１グリッドサイズに関するビットマップデー
    タを作成する工程と、 （Ｂ）第ｍグリッドサイズ［但し、ｍ＝１，２，３・・
    ・Ｍであり、Ｍは座標値を表す最小グリッドサイズであ
    り、第（ｍ＋１）グリッドサイズは第ｍグリッドサイズ
    よりも小さい］に基づき得られたビットマップデータの
    内、設計パターンの縁部を含むビットマップデータに対
    して、第（ｍ＋１）グリッドサイズに基づくビットマッ
    プデータを作成する工程、から成り、前記工程（Ｂ）
    を、第（ｍ＋１）グリッドサイズに基づき得られたビッ
    トマップデータが設計パターンの縁部を表す座標値を表
    現する迄、ｍを１ずつ増加させて繰り返すことを特徴と
    する請求項１１に記載の半導体装置の製造方法。
  13. 【請求項１３】複数の設計パターンをデータ化した設計
    パターンデータを補正し、得られた補正後の設計パター
    ンデータから作成された電子線描画用パターンデータに
    基づきマスクブランクス上に形成された電子線レジスト
    に対して電子線描画を行った後、該電子線レジストを現
    像して得られたエッチング用マスクを用いてマスクブラ
    ンクスをエッチングすることで作製されたフォトマスク
    を使用し、該フォトマスクに露光光を照射し、フォトマ
    スクに形成されたパターンを基体上に形成されたフォト
    レジストに転写し、該フォトレジストを現像して得られ
    たエッチング用マスクを用いて基体をエッチングするこ
    とによって製造された半導体装置であって、 前記設計パターンデータの補正には、 （イ）設計パターンデータを階層領域ビットマップ化し
    たビットマップデータを作成する工程、 （ロ）設計パターンの線幅、及び該設計パターンに隣接
    する設計パターンとの間の間隔を該ビットマップデータ
    から求める工程、及び、 （ハ）近接効果及び／又は光近接効果の補正のために、
    求められた設計パターンの線幅及び間隔に基づき設計パ
    ターンデータの補正を行う工程、が含まれることを特徴
    とする半導体装置。
  14. 【請求項１４】前記階層領域ビットマップ化は、 （Ａ）設計パターンを含む所定の領域に関する設計パタ
    ーンデータを、第１グリッドサイズに基づきビットマッ
    プ化し、第１グリッドサイズに関するビットマップデー
    タを作成する工程と、 （Ｂ）第ｍグリッドサイズ［但し、ｍ＝１，２，３・・
    ・Ｍであり、Ｍは座標値を表す最小グリッドサイズであ
    り、第（ｍ＋１）グリッドサイズは第ｍグリッドサイズ
    よりも小さい］に基づき得られたビットマップデータの
    内、設計パターンの縁部を含むビットマップデータに対
    して、第（ｍ＋１）グリッドサイズに基づくビットマッ
    プデータを作成する工程、から成り、前記工程（Ｂ）
    を、第（ｍ＋１）グリッドサイズに基づき得られたビッ
    トマップデータが設計パターンの縁部を表す座標値を表
    現する迄、ｍを１ずつ増加させて繰り返すことを特徴と
    する請求項１３に記載の半導体装置。
  15. 【請求項１５】複数の設計パターンをデータ化した設計
    パターンデータを補正するためのパターンデータ補正装
    置であって、 （ａ）設計パターンデータを入力するための入力手段、 （ｂ）ビットマップデータ作成手段、 （ｃ）設計パターンの線幅及び間隔決定手段、 （ｄ）近接効果及び／又は光近接効果の補正を行う補正
    手段、及び、 （ｅ）補正後の設計パターンデータを出力するための出
    力手段、 から構成され、 前記ビットマップデータ作成手段は、設計パターンデー
    タを階層領域ビットマップ化したビットマップデータを
    作成し、 前記設計パターンの線幅及び間隔決定手段は、設計パタ
    ーンの線幅、及び該設計パターンに隣接する設計パター
    ンとの間の間隔を該ビットマップデータから求め、 前記補正手段は、近接効果及び／又は光近接効果の補正
    のために、求められた設計パターンの線幅及び間隔に基
    づき設計パターンデータの補正を行うことを特徴とする
    パターンデータ補正装置。
  16. 【請求項１６】前記ビットマップデータ作成手段は、 （Ａ）設計パターンを含む所定の領域に関する設計パタ
    ーンデータを、第１グリッドサイズに基づきビットマッ
    プ化し、第１グリッドサイズに関するビットマップデー
    タを作成し、 （Ｂ）第ｍグリッドサイズ［但し、ｍ＝１，２，３・・
    ・Ｍであり、Ｍは座標値を表す最小グリッドサイズであ
    り、第（ｍ＋１）グリッドサイズは第ｍグリッドサイズ
    よりも小さい］に基づき得られたビットマップデータの
    内、設計パターンの縁部を含むビットマップデータに対
    して、第（ｍ＋１）グリッドサイズに基づくビットマッ
    プデータを作成し、 更に、第（ｍ＋１）グリッドサイズに基づき得られたビ
    ットマップデータが設計パターンの縁部を表す座標値を
    表現する迄、ｍを１ずつ増加させて工程（Ｂ）を繰り返
    すことを特徴とする請求項１５に記載のパターンデータ
    補正装置。
JP9076797A 1997-04-09 1997-04-09 パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置 Pending JPH10282635A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9076797A JPH10282635A (ja) 1997-04-09 1997-04-09 パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置
GB9807387A GB2324169B (en) 1997-04-09 1998-04-06 Method of correcting data for use in producing masks used in semiconductor production
US09/056,955 US6370441B1 (en) 1997-04-09 1998-04-08 Method and apparatus of correcting design-patterned data, method of electron beam and optical exposure, method of fabricating semiconductor and photomask devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9076797A JPH10282635A (ja) 1997-04-09 1997-04-09 パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置

Publications (1)

Publication Number Publication Date
JPH10282635A true JPH10282635A (ja) 1998-10-23

Family

ID=14007767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9076797A Pending JPH10282635A (ja) 1997-04-09 1997-04-09 パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置

Country Status (3)

Country Link
US (1) US6370441B1 (ja)
JP (1) JPH10282635A (ja)
GB (1) GB2324169B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019271A1 (fr) * 1998-09-30 2000-04-06 Nikon Corporation Photomasque et procede d'exposition
KR20010051225A (ko) * 1999-10-25 2001-06-25 가네꼬 히사시 광근접효과 보정방법
JP2002031882A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp マスクデータ補正装置、フーリエ変換装置、アップサンプリング装置、ダウンサンプリング装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法
US6449387B1 (en) 1998-06-15 2002-09-10 Nec Corporation Method for analyzing light intensity distribution
KR100618847B1 (ko) 2004-01-08 2006-09-01 삼성전자주식회사 패턴의 임계치수를 보정하는 방법
JP2008053565A (ja) * 2006-08-25 2008-03-06 Fujitsu Ltd 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム
KR100809705B1 (ko) 2006-09-26 2008-03-06 삼성전자주식회사 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법
JP4947533B2 (ja) * 2000-02-28 2012-06-06 シノプシイス インコーポレイテッド 混合モード光近接効果補正のための方法及び装置

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453452B1 (en) * 1997-12-12 2002-09-17 Numerical Technologies, Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
US6467076B1 (en) 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
JP2000349162A (ja) * 1999-06-09 2000-12-15 Mitsubishi Electric Corp 自動配置配線装置および自動配置配線方法
US6507944B1 (en) * 1999-07-30 2003-01-14 Fujitsu Limited Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
DE19946753B4 (de) * 1999-09-29 2005-10-06 Siemens Ag Verfahren zur Erkennung und Vermeidung von ätzkritischen Bereichen
US6523162B1 (en) 2000-08-02 2003-02-18 Numerical Technologies, Inc. General purpose shape-based layout processing scheme for IC layout modifications
US6625801B1 (en) 2000-09-29 2003-09-23 Numerical Technologies, Inc. Dissection of printed edges from a fabrication layout for correcting proximity effects
US6557162B1 (en) 2000-09-29 2003-04-29 Numerical Technologies, Inc. Method for high yield reticle formation
US6792590B1 (en) 2000-09-29 2004-09-14 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6539521B1 (en) 2000-09-29 2003-03-25 Numerical Technologies, Inc. Dissection of corners in a fabrication layout for correcting proximity effects
US6453457B1 (en) 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
KR100669862B1 (ko) * 2000-11-13 2007-01-17 삼성전자주식회사 반도체 장치의 미세패턴 형성방법
US6665856B1 (en) 2000-12-01 2003-12-16 Numerical Technologies, Inc. Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects
US6653026B2 (en) 2000-12-20 2003-11-25 Numerical Technologies, Inc. Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask
JP2002221801A (ja) * 2001-01-29 2002-08-09 Hitachi Ltd 配線基板の製造方法
JP2003022952A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 描画データ作成システム、描画データ作成方法、描画データ作成プログラム、レチクルの製造方法及び半導体装置の製造方法
US6539321B2 (en) * 2001-07-17 2003-03-25 International Business Machines Corporation Method for edge bias correction of topography-induced linewidth variation
US6684382B2 (en) 2001-08-31 2004-01-27 Numerical Technologies, Inc. Microloading effect correction
US6670082B2 (en) 2001-10-09 2003-12-30 Numerical Technologies, Inc. System and method for correcting 3D effects in an alternating phase-shifting mask
US6880135B2 (en) 2001-11-07 2005-04-12 Synopsys, Inc. Method of incorporating lens aberration information into various process flows
JP3686367B2 (ja) * 2001-11-15 2005-08-24 株式会社ルネサステクノロジ パターン形成方法および半導体装置の製造方法
US6763514B2 (en) 2001-12-12 2004-07-13 Numerical Technologies, Inc. Method and apparatus for controlling rippling during optical proximity correction
US6753115B2 (en) 2001-12-20 2004-06-22 Numerical Technologies, Inc. Facilitating minimum spacing and/or width control optical proximity correction
US7386433B2 (en) 2002-03-15 2008-06-10 Synopsys, Inc. Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout
US6687895B2 (en) 2002-07-03 2004-02-03 Numerical Technologies Inc. Method and apparatus for reducing optical proximity correction output file size
US7000208B2 (en) 2002-07-29 2006-02-14 Synopsys,Inc. Repetition recognition using segments
US6792592B2 (en) 2002-08-30 2004-09-14 Numerical Technologies, Inc. Considering mask writer properties during the optical proximity correction process
US6807663B2 (en) 2002-09-23 2004-10-19 Numerical Technologies, Inc. Accelerated layout processing using OPC pre-processing
US6928635B2 (en) 2002-09-25 2005-08-09 Numerical Technologies, Inc. Selectively applying resolution enhancement techniques to improve performance and manufacturing cost of integrated circuits
US7172838B2 (en) 2002-09-27 2007-02-06 Wilhelm Maurer Chromeless phase mask layout generation
US6794096B2 (en) 2002-10-09 2004-09-21 Numerical Technologies, Inc. Phase shifting mask topography effect correction based on near-field image properties
JP2004145152A (ja) * 2002-10-25 2004-05-20 Sharp Corp マスク欠陥検査方法、マスク製作方法及び半導体集積回路の製造方法
EP1732107A4 (en) * 2004-03-30 2009-05-13 Fujitsu Microelectronics Ltd METHOD FOR CORRECTING EXPOSURE DATA TO AN ELECTRON BEAM
JP4787488B2 (ja) * 2004-11-19 2011-10-05 独立行政法人理化学研究所 直鎖状鋳型ｄｎａを用いた無細胞タンパク質合成方法及びそのための細胞抽出液
US20060139784A1 (en) * 2004-12-28 2006-06-29 Asml Holding N.V. Uniformity correction system having light leak compensation
US7088527B2 (en) 2004-12-28 2006-08-08 Asml Holding N.V. Uniformity correction system having light leak and shadow compensation
JP2006318978A (ja) * 2005-05-10 2006-11-24 Toshiba Corp パターン設計方法
US7395516B2 (en) 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
WO2006127538A2 (en) 2005-05-20 2006-11-30 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US7650588B2 (en) * 2005-09-26 2010-01-19 Micronic Laser Systems Ab Methods and systems for pattern generation based on multiple forms of design data
US7902528B2 (en) * 2006-11-21 2011-03-08 Cadence Design Systems, Inc. Method and system for proximity effect and dose correction for a particle beam writing device
US7824828B2 (en) * 2007-02-22 2010-11-02 Cadence Design Systems, Inc. Method and system for improvement of dose correction for particle beam writers
WO2009002644A2 (en) * 2007-06-21 2008-12-31 3M Innovative Properties Company Methods of making hierarchical articles
JP5205983B2 (ja) * 2008-01-18 2013-06-05 富士通セミコンダクター株式会社 半導体装置のデータ作成方法、および電子線露光システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046012A (en) * 1988-06-17 1991-09-03 Fujitsu Limited Pattern data processing method
JPH02210814A (ja) * 1989-02-10 1990-08-22 Fujitsu Ltd 半導体装置の製造方法
US5182718A (en) * 1989-04-04 1993-01-26 Matsushita Electric Industrial Co., Ltd. Method and apparatus for writing a pattern on a semiconductor sample based on a resist pattern corrected for proximity effects resulting from direct exposure of the sample by a charged-particle beam or light
US5253182A (en) * 1990-02-20 1993-10-12 Hitachi, Ltd. Method of and apparatus for converting design pattern data to exposure data
EP0529971B1 (en) * 1991-08-22 2003-07-23 Nikon Corporation High resolution printing technique by using a mask pattern adapted to the technique
JP3328323B2 (ja) * 1992-07-20 2002-09-24 株式会社日立製作所 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
JP3409493B2 (ja) * 1995-03-13 2003-05-26 ソニー株式会社 マスクパターンの補正方法および補正装置
JP3512954B2 (ja) * 1996-03-06 2004-03-31 富士通株式会社 パターン近接効果補正方法、プログラム、及び装置
US5862058A (en) * 1996-05-16 1999-01-19 International Business Machines Corporation Optical proximity correction method and system
US5885734A (en) * 1996-08-15 1999-03-23 Micron Technology, Inc. Process for modifying a hierarchical mask layout

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449387B1 (en) 1998-06-15 2002-09-10 Nec Corporation Method for analyzing light intensity distribution
WO2000019271A1 (fr) * 1998-09-30 2000-04-06 Nikon Corporation Photomasque et procede d'exposition
US6727025B1 (en) 1998-09-30 2004-04-27 Nikon Corporation Photomask and exposure method
KR20010051225A (ko) * 1999-10-25 2001-06-25 가네꼬 히사시 광근접효과 보정방법
JP4947533B2 (ja) * 2000-02-28 2012-06-06 シノプシイス インコーポレイテッド 混合モード光近接効果補正のための方法及び装置
JP2002031882A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp マスクデータ補正装置、フーリエ変換装置、アップサンプリング装置、ダウンサンプリング装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法
JP4671473B2 (ja) * 2000-07-14 2011-04-20 ルネサスエレクトロニクス株式会社 マスクデータ補正装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法
KR100618847B1 (ko) 2004-01-08 2006-09-01 삼성전자주식회사 패턴의 임계치수를 보정하는 방법
JP2008053565A (ja) * 2006-08-25 2008-03-06 Fujitsu Ltd 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム
KR100809705B1 (ko) 2006-09-26 2008-03-06 삼성전자주식회사 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법

Also Published As

Publication number Publication date
US6370441B1 (en) 2002-04-09
GB9807387D0 (en) 1998-06-03
GB2324169A (en) 1998-10-14
GB2324169B (en) 1999-07-07

Similar Documents

Publication Publication Date Title
JPH10282635A (ja) パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置
US7252909B2 (en) Method to reduce CD non-uniformity in IC manufacturing
US7205077B2 (en) Method for producing photomask and method for producing photomask pattern layout
TWI437382B (zh) 用以改善產能之電子束微影系統和方法
US7465525B2 (en) Reticle alignment and overlay for multiple reticle process
US9990460B2 (en) Source beam optimization method for improving lithography printability
JPH0945600A (ja) フォトマスク描画用パターンデータ補正方法と補正装置
JP2004031836A (ja) 電子ビーム露光の近接効果補正方法、露光方法、半導体装置の製造方法及び近接効果補正モジュール
US7767364B2 (en) Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device
US20230401371A1 (en) Reduced area standard cell abutment configurations
US20230288813A1 (en) Method of manufacturing photo masks
US8492054B2 (en) Mechanisms for patterning fine features
JP2010145800A (ja) 位相シフトマスクおよびその製造方法、ならびに集積回路の製造方法
JP5104000B2 (ja) インプリントモールドの製造方法
JP2004040039A (ja) 露光方法の選択方法
US7229724B2 (en) Reticles and methods of forming and using the same
JP2002303966A (ja) マスクの製造方法
JP2006156864A (ja) レジストパターン・ライン幅の算出方法、マスクパターン・ライン幅の補正方法、光近接効果補正方法、露光用マスクの作製方法、露光用マスクを作製するための電子線描画方法、露光方法、及び、半導体装置の製造方法
JP4840517B2 (ja) 露光方法、並びに、半導体装置及びその製造方法
JP3592098B2 (ja) マスクパターン作成方法および装置
CN117008410A (zh) 半导体器件和光掩模的制造方法
JP2008131024A (ja) 近接場露光によるレジストパターンの形成方法
JP2005227689A (ja) フォトマスク、パターン形成方法、パターンデータ処理方法およびプログラム
JPH10312948A (ja) 描画パターンデータ作成方法、電子線描画方法、基体加工方法、露光方法及び描画パターンデータ作成装置
KR20100055093A (ko) 반도체 제조용 레티클 제작 방법